TW465061B - Method for avoiding protrusion on the gate side wall of metal silicide layer - Google Patents

Method for avoiding protrusion on the gate side wall of metal silicide layer Download PDF

Info

Publication number
TW465061B
TW465061B TW089124304A TW89124304A TW465061B TW 465061 B TW465061 B TW 465061B TW 089124304 A TW089124304 A TW 089124304A TW 89124304 A TW89124304 A TW 89124304A TW 465061 B TW465061 B TW 465061B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
rapid thermal
layer
item
Prior art date
Application number
TW089124304A
Other languages
English (en)
Inventor
Kuen-You Sung
Heng-Kai Shiu
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to TW089124304A priority Critical patent/TW465061B/zh
Priority to US09/817,934 priority patent/US20020058410A1/en
Application granted granted Critical
Publication of TW465061B publication Critical patent/TW465061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

4650 6 1 五、發明說明α) 發明領域： 本案係關於一種避免於一石夕化金屬層侧壁產生突出物 的方法，特別是指應用於避免於一閘極之一矽化金屬層侧 壁產生突出物的方法。 發明背景：
I 隨著半導體元件的漸趨縮小化，半導體製程中所衍生 的問題常影響著半導體元件良率的高低，尤其對於一應用 於記憶體單元之閘極而言’其是否存有缺陷脩關著半導體 元件之品質與效能甚巨。為瞭解習知技術，請參閱第一圖 I ( a) -(g) ’其係為習知製作一應用於記憶體單元之金 I氧半場效應電晶體（Metal-Oxide-Semiconductor Field I Effect Oxide’ M0SFET)的製程示意圖，於其中： 如第一圖（a)所示，以一熱氧化法（Thermal Oxidation)形成一閘氧化層（Gate Oxide Layer) 11於 一妙基板（Silicon Substrate) 10上方。 如第一圖（b)所示，以一化學氣相沈積法 (Chemical Vapor Deposition，CVD)形成一多晶石夕層 (Polysilicon Layer) 12於該閘氧化層（Gate Oxide Layer) 11上方，然後再以熱擴散法或離子植入（Ion
Implantation) 121的方式，將高濃度的雜質元素，例如 碗或砷摻入剛沈積的多晶矽層（Polysilicon Layer) 12
I
第5頁 4 6 5 0 6 1 五、發明說明（2) 裡，以降低這層將用來做為部份閘極導電層用的電阻率 (Resistivity) 〇 如第一圖（c)所示，再以化學氣相沈積法 (Chemical Vapor Deposition’ CVD)先後沈積一砂化鎢 層（Tungsten Silicide Layer，WSix) 13與一氮化石夕層 (Silicon Nitride Layer) 1 4於該經摻雜的多晶石夕層 (Polysilicon Layer) 12上方，其中該氮化石夕層 (Silicon Nitride Layer) 14係用以做為罩幕層（Mask
Layer) 〇 如第一圖（d)所示，以一微影製程 (photolithography)與一乾蝕刻步驟圖案化該氮化矽層 (Silicon Nitride Layer) 14以定義出一閘極區域。 如第一圖（e)所示，以該氮化矽層（Si 1 icon Nitride Layer) 14做為罩幕層（Mask Layer)進行一乾 蝕刻（D r y E t c h i n g)步驟，以形成一閘極結構1 6。當 然，該閘極結構1 6係包含有一氮化矽層（S i 1 i con
Nitride Layer) 14、一矽化鎢層（Tungsten Silicide Layer’ WSix) 13、一多晶石夕層（Polysilicon Layer) 12 與一閘氧化層（Gate Oxide Layer) 11。 如第一圖（f)所示，因為沈積後的石夕化鶴層 (Tungsten Silicide Layer，WSix) 13的電阻率還很 高，為了降低其阻值’在乾蝕刻步驟後，得藉由通入氮氣 (Nitrogen Gas，Ng)於反應室（Chamber)中進行一快 速熱退火（Rapid Thermal Anneal’ RTA)步驟，以降低
第6頁 46SZSI . 五、發明說明（3) 石夕化嫣層1 3的電阻率’同時藉由該快速熱退火（Rap i d Thermal Anneal’ RTA)步驟亦可修復先前乾蝕刻步驟對 閘極1 6或矽基板1 〇之結構所造成的損壞。另外，由於閘氧 化層（Gate Oxide Layer) 11容易因其尖角放電而產生閘 乳化層漏電流’進而會致使閘極1 6崩潰電壓（Breakdown Voltage)降低’所以在快速熱退火（Rapid Thermal Anneal’ RTA)之後得藉由通入氧氣（〇xygen，00於同 一反應室（Chamber)中進行一快速熱氧化（Rapid Thermal Oxidation，RT0)步驟以於閘極結構16外圍形成 一熱氧化層15而將閘氧化層（Gate Oxide Layer) 11之尖 角圓滑化（Rounding) ’而藉由圓滑化後之閘氧化層顯可 避免漏電流的發生。 如第一圖（g)所示，於該閘極結構1 6完成後， 接著進行後續之間隙壁（Spacer) 17'源極（Source) 18 與汲極（Dr a i η) 1 9製作，俾以完成整個金氧半場效應電 晶體（Metal-Oxide-Semiconductor Field Effect Oxide，M0SFET)的結構。 然而，習知技術之缺失在於： 第一圖（f)中’先藉由通入氮氣（Nitrogen Gas，Nj 於反應室（Chamber)中進行一快速熱退火（Rapid Thermal Anneal，RTA)步驟，同時於其後在同一反應室 (Chamber)進行一快速熱氧化（Rapid Thermal Ox i dat i on ’ RT0)步驟。然而，根據習知技術，在快速熱 氧化（Rapid Thermal Oxidation，RT0)過程中容易於石夕 4 6 t： 1 丨； 五、發明說明（4) 化鶴層（Tungsten Silicide Layer，WSix) 13側壁產生 一突出物21(如第二圖（a)所示之習知技術製作之一閘 極結構截面圖，與第二圖（b)所示之習知技術製作之一 閘極結構俯視圖）。該突出物 次所進行之快速熱氧化步驟會 使於目前進行快速熱退火與快 於矽化鎢層1 3側壁產生一突出 化物與二氧化矽所組成之氧化 半導體元件良率降低。 職是之故，本發明鑑於習 試驗，並一本鍥而不捨之研究 種避免於閘極之矽化金屬層侧 發明簡述： 2 1之成因係因為先前晶圓批 殘留氧氣於該反應室中，致 速熱氧化步驟之晶圓批次會 物21丄該突出物係為鎢的氧 物，嚴重時會造成短路而使 知技術之缺失，乃經悉心地 精神，終發展出本案之『一 壁產生突出物的方法 本案之主要目的，即在於提供一種 一矽化金屬層側壁產生突出物的方法。 光；-閘極之 本案之次要目的，即在於提供一 良率的方法。 了提升半導體元件 本案之又一目的，即在於提供一 品質與效能的方法。 J提升半導體元件 根據上述目的，本案一方面提供〜 一矽化金屬層側壁產生突出物的方法。=避免於〜閘極之 (a)提供一位於一半導體基板上方 該方法包含步驟： 〜閘極結構；（b)
第8頁 五、發明說明（5) 提供一含氮氣與氫氣之混合氣體以對該閘極結構進行一快 速熱退火（Rapid Thermal Anneal，RTA)步驟；以及（c )對該閘極結構進行一快速熱氧化（Rapid Thermal Oxidation，RTO)步驟。 依據上述構想，其中該半導體基板係為一矽基板 (Silicon Substrate) 〇 依據上述構想，其中該矽化金屬層係為一矽化鎢層 (Tungsten Silicide Layer) 〇 依據上述構想，其中該閘極結構係包含有一閘氧化層 (Gate Oxide Layer)、一多晶矽層（Polysilicon Layer)與該矽化金屬層。 依據上述構想，其中該閘極結構更包含有一氮化矽層 (Silicon Nitride Layer)。 依據上述構想，其中含氮氣與氫氣之該混合氣體中之 氫氣莫耳濃度係佔該混合氣體5〜50%之間。 依據上述構想，其中該快速熱退火（Rapid Thermal Anneal > RTA)步驟係控制於 7 0 0 ~ 9 5 0°C。 依據上述構想，其中該怏速熱退火（Rapid Thermal Anneal，RTA)步驟係進行0.5〜4分鐘。 依據上述構想，其中該快速熱氧化（Rapid Thermal
Oxidation’ RTO)步驟係控制於 9 5 0 〜1 2 00°C。 依據上述構想，其中該快速熱氧化（Rap i d Therma 1 Oxidation’ RT〇)步驟係進行1〜5分鐘。 根據上述目的，.本案另一方面提供一種製造閘極的方 五、發明說明（6) 法。該方法包含步驟：（a)提供一半導體基板；（b)形 成一閘氧化層（Gate Ox i de Lay er)於該半導體基板上 方；（c)形成一多晶石夕層（Polysilicon Layer)於該閘 氧化層（Gate Oxide Layer)上方；（d)形成一矽化金 屬層於該多晶矽層（Polysilicon Layer)上方；（e)圖 案化該石夕化金屬層、該多晶碎層（Polysilicon Layer) 與該閘氧化層（Gate Oxide Layer)以形成一閘極結構； (f)提供一含氮氣與氫氣之混合氣體以對該閘極結構進 行一快速熱退火（Rapid Thermal Anneal，RTA)步驟； 以及（g)對該閘極結構進行一快速熱氧化（Rapid
Thermal Oxidation，RT0)步驟。 依據上述構想，其中該步驟（c)更包含有步驟： (cl)以離子植入（i〇n impianta1:i〇n)方式摻雜5诚離 子於該多晶碎層（p〇lySiHcon Layer)中。 依據上述構想，其中該步驟（e)係包含步驟：（el )形成—罩幕層（Mask Layer)於該碎化金屬層上方；· (e2)以微影與蝕刻方式圖案化該罩幕層（jjask Layer) 以定義出該閘極區域；以及（e3)進行一乾蝕刻（Dry Etching)步驟以形成該閘極結構。 依據上述構想，其中該罩幕層（Mask Layer)係為一 氣化梦層（SiiiCOI1 Nitride Layer)。 p 述構想，其中含氮氣與氫氣之該混合氣體中之 負1氣莫耳濃度係佔該混合氣體5〜5 0 %之間。 依'據上逑構想，其中該快速熱退火（Rapid Thermal
4 6 5 0 6 1 五、發明說明（7)
Anneal’ RTA)步驟係控制於7〇〇〜g5〇°c。 依據上述構想其中該快速熱退火（Rapid Thermal Anneal , RTA)步驟係進行g· 5〜4分鐘。 根據上述目的，本案又一方面提供—種避免於一閘極 之一矽化金β屬層側壁產生突出物的方法。該方法包含步 驟：（a)提供一反應室與一位於一半導體基板上方之一 閘極結構；（b)將該閘極結構裝載於該反應室中，並對 該反應室進行一清除氧氣步驟；（c)對該閘極結構進行 一快速熱退火（Rapid Thermal Anneal，RTA)步驟；以 及（d)對該閘極結構進行一快速熱氧化（Rapid Oxidation，RT0)步称。 依據上述構想，其中該半導體基板係為一矽基板 (Silicon Substrate) 〇 矽化鎢層 依據上述構想，其中該梦化金屬層係為 (Tungsten Silicide Layer) 〇 依據上述構想，其十該閘極結構係包含有一閘氧化層 (Gate Oxide Layer)、一多晶矽層 r ρ ι ^ r〇iysiilc〇n
Layer)與該石夕化金屬層。 . 依據上述構想’其中該閘極結構更白人 娜尺包含有—氮化矽層 (Silicon Nitride Layer)。 依據上述構想， 該反應室中而完成。 依據上述構想， 抽真空而完成。
其中該清除氧翁I 机乳步驟係由通入氮氣於 其中該清除氣裔 乳乳步驟係由對該反應室
I 465061 ----'——---〜〜〜 ______________________ 五、發明說明（8) ' — 依據上述構想，其中該清除氧氣步騍係將氧氣清除至 5 〇 〇 p p m以下。 依據上述構想，其中該反應室係為一次處理單一晶圓 之進行快速熱退火（Rapid Thermal Anneal，RTA)與快 速熱氧化（Rapid Thermal Oxidation，βΤΟ)步驟之反應 室。 依據上述構想，其中該反應室係為一次處理一批次晶 圓之進行快速熱退火（Rapid Thermal Anneal，RTA)與 快速熱氧化（Rapid Thermal Oxidation，RT0)步驟之反 應室。 依據上述構想，其中於該步驟（c)之後更包含有一 步驟（cl):提供一第二反應室。 依據上述構想，其中該快速熱氧化（Rapid Thermal Oxidation，RT0)步驟係於該第二反應室中進行。 本案以及其進一步目的與功效，將參閱一較佳實施例 之詳細說明與所附之圖示’俾得一更深入之瞭解。 j i 較佳實施例說明： 如前所述，根據習知製作金氧半場效應電晶體 (Metal-Oxide-Semiconductor Field Effect Oxide， MOSFET)之方法，於快速熱退火與快速熱氧化步驟之晶圓 批次會於閘極之矽化鎢層側壁產生一突出物，因此本發明 係用以避免此突出物之產生，而不致使半導體元件良率因
第12頁 4 6 5 0 8 1 五、發明說明（9) 而降低’以提升半導體元件之品質與效能。請參閱以下之 實例’以詳加瞭解本案應用於製作金氧半場效應電晶體 (Metal-Oxide-Semiconductor Field Effect Oxide’ MOSFET)之發明。 實例一 根據本發明，於第一圖（f)之於反應室（Chamber) 中進行—快速熱退火（Rapid Thermal Annea卜RTA)步 驟時’係通入含有氮氣（Nitrogen Gas，N0與氫氣 (Hydrogen Gas，HJ之混合氣體，其中氫氣含量（莫耳 濃度）佔該混合氣體5〜5 0 %之間，較佳者係為1 〇 %，快速熱 退火係於7 0 0〜9 5 (TC進行0 · 5〜4分鐘，較佳者係於8 3 (TC進 行1分鐘。其後’再於同一反應室（Chamber)中通入氧氣 進行快速熱氧化（Rapid Thermal Oxidation，RT0)步 驟’快速熱氧化係於9 5 0 ~ 1 2 0 0°C進行1〜5分鐘，較佳者係 於1 0 8 0°C進行2 _ 5分鐘。如前所述，雖然先前晶圓批次所 進行之快速熱氧化步驟會殘留氧氣於該反應室中，然而根 據本發明之於快速熱退火（Rapid Thermal Anneal，RTA )步驟通入含有氤氣與氫氣之混合氣體，氫氣係可於快速 熱退火過程中於閘極側壁形成一氫氣薄膜3 1並且穩定化該 閘極1 6側壁（如第三圖所示之氫氣薄膜穩定化一閘極侧壁 之示意圖），因此於後續之快速熱氧化（Rapid Thermal Oxidation’ RT0)過程中並不會於珍化鶏層（Tungsten
五、發明說明（10)
Silicide Layer，WSix) 13側壁產生一突出物（如第四圖 所示之本發明製作之一閘極結構俯視圖）。 實例二 根據習知技術’進行快速熱退火（Rapid Thermal
Annea 卜 RTA)與快速熱氧化（Rapid Thermal
Oxidation’ RTO)步驟係於同一反應室中進行，因此先前 晶圓批次所進行之快速熱氧化步驟會殘留氧氣於該反應室 中’致使於矽化鎢層（Tungsten Silicide Layer，WSix )側壁產生一突出物。因此本發明係於進行快速熱退火 (Rapid Thermal Anneal，RTA)步驟前先藉由一通入氮 氣或是一抽真空步驟以清除反應室中之殘留氧氣至500ppm 以下’然後才接續進行快速熱退火（Rapid Thermal
Anneal，RTA)與快速熱氧化（Rapid Thermal
Oxidation’ RTO)步驟’其不需於快速熱退火（Rapid Thermal Anneal’ RTA)步驟時額外通入氫氣即可避免於 石夕化鶴層（Tungsten Silicide Layer，WSix)側壁產生 一突出物。當然’根據本發明，對於一次處理單一晶圓或 |一批次晶圓之進行快速熱退火（Rapid Thermal Anneal， |RTA)與快速熱氧化（Rapid Thermal Oxidation，RTO) 步驟之反應室皆可避免於矽化鎢層（Tungsten Si 1 icide Layer，WSix)侧壁產生一突出物。
第14頁 五、發明說明（11) 本案係應用於避免於一閘極之一石夕化鎢層（Tungsten S i 1 i c i d e L a y e r，W S i X)側壁產生一突出物，當然亦可應 用於避免於一閘極之一矽化金屬層側壁產生一突出物，藉 由本發明，確實可提高半導體元件的良率，亦可提升半導 體元件之品質與效能，本案顯較各種習知技術為優，且為 一極具產業價值之作。 本案得由熟悉本技藝之人士任施匠思而為諸般修飾， 然皆不脫如附申請專利範圍所欲保護者。
4 6 5 6 圖式簡單說明 圖示說明： 之金 Field 第一圖（a)〜（g):習知製作一應用於記憶體單3 氧半場效應電晶體（Metal-Oxide-Semiconductor Effect Oxide， M0SFET)的製程示意圖； 及 第二圖（a):習知技術製作之一閘極結構裁面圖； 第二圖（b):習知技術製作之一閘極結構俯視圖； 丨第三圖：氫氣薄膜穩定化一閘極側壁之示意圖；以 第四圖：本發明製作之一閘極結構俯視圖。
I 圖號說明：
10 矽 基 板 11: 閘 氧 化 層 12 多 晶 矽 層 121 離子植入 13 矽 化 鎢 層 14： 氮 化 矽 層 15 熱 氧 化 層 16: 閘 極 結 構 17 間 隙 壁 18： 源 極 19 汲 極 21 ： 突 出 物 31 氫 氣 薄 膜 第16頁

Claims (1)

  1. ㊇正 46506 1 號89124幽_四-年9月川日 倐正__ 六、申請專利範圍 I —種避免於一閘極之一矽化金屬層側壁產生突出物的方 法，其包含下列步驟： (a )提供一位於一半導體基板上方之一閘極結構； (b )提供一含氮氣與氫氣之混合氣體以對該閘極結 構進行一快速熱退火（Rapid Thermal Anneal，RTA)步 驟；以及 (c )對該閛極結構進行一快速熱氧化（Rap i d Thermal Oxidation，RTO )步驟。 2. 如申請專利範圍第1項所述之方法，其中該半導體基板 係為一石夕基板（Silicon Substrate)。 3. 如申請專利範圍第1項所述之方法，其中該石夕化金屬層 係為一石夕化鶴層（Tungsten Silicide Layer)。 4. 如申請專利範圍第1項所述之方法，其中該閘極結構係 包含有一閘氧化層（Gate Oxide Layer)、一多晶石夕層 (Polysilicon Layer)與該石夕化金屬層。 5. 如申請專利範圍第4項所述之方法，其中該閘極結構更 包含有一氮化矽層（Silicon Nitride Layer)。 6. 如申請專利範圍第1項所述之方法，其中含氮氣與氫氣 之該混合氣體中之氫氣莫耳濃度係佔該混合氣體5〜5 0 %之 間。 7 ·如申請專利範圍第1項所述之方法’其中該快速熱退火 (Rapid Thermal Anneal ’RTA)步驟係控制於 t。 8.如申請專利範圍第6項所述之方法，其中該快速熱退火
    修正 465061 ^ 號 89124304 车9月.21曰 修正 六、申請專利範圍 (Rapid Thermal Anneal，RTA)步驟係進行〇,5〜4 分鐘。 9.如申請專利範圍第1項所述之方法，其中該快速熱氧化 (Rapid Thermal Oxidation，RTO)步驟係控制於 950 〜1 20 0 〇C。 1 〇.如申請專利範圍第9項所述之方法，其中該快速熱氧化 (Rapid Thermal Oxidation ’ RT0)步驟係進行卜5 分 鐘。 11. 一種製造閘極的方法，其包含下列步驟： (a )提供一半導體基板； (b)形成一閘氧化層（Gate Oxide Layer)於該半 導體基板上方； (c )形成一多晶矽層（Polys i 1 icon Lay er )於該閘 氧化層（Gate Oxide Layer)上方； (d )形成一矽化金屬層於該多晶矽層（P〇 1 ys i 1 i con Layer )上方； (e )圖案化該矽化金屬層、該多晶矽層 (Polysilicon Layer )與該開氧化層（Gate 〇xide Layer )以形成一閘極結構； (f )提供一含氮氣與氫氣之混合氣體以對該閘極結 構進行一快速熱退火（Rapid Thermal Anneal，RTA)步 驟；以及 (g)對該閘極結構進行一快速熱氧化（Rapld Thermal Oxidation，RT0 )少離。 12. 如申請專利範圍第丨1項所述之方法’其中該步驟（c)
    第18頁
    οη·^ 9 月 21 曰. 修正 〒、申請專利範I 更包含有步驟：（cl)以離子植入（ion ImPlantation) 方式摻雜5A族離子於該多晶矽層（Pobsilicon Layer) 中。 13.如申請專利範圍第11項所述之方法’其中該步驟（e) 係包含下列步驟： (el )形成一罩幕層（Mask Layer )於該矽化金屬層 上方； (e 2 )以微影與姓刻方式圖案化§玄罩幕層（M a s k Layer )以定義出該閘極區域；以及 (e3 )進行一乾蚀刻（Dry Etching )步驟以形成該 閘極結構。 1 4.如申請專利範圍第1 3項所述之方法，其中該罩幕層 (Mask Layer ) 4系為一氮 4匕石夕層(Silicon Nitride Layer ) ° 1 5.如申請專利範圍第11項所述之方法，其中含氮氣與氫 氣之該混合氣體中之氫氣莫耳濃度係佔該混合氣體5〜50% 之間。 1 6.如申請專利範圍第1 1項所述之方法’其中該快速熱退 火（Rapid Thermal Anneal，RTA)步驟係控制於700〜950 〇C。 1 7 ·如申請專利範圍第丨6項所述之方法，其中該快速熱退 火（Rapid Thermal Anneal，KTA)步驟係進行0.5〜4 分 鐘0 1 8 _ —種避免於—閘極之一矽化金屬層側壁產生突出物的
    第19頁 修平 d6506 1 號89124304 90年9月21曰 條正 方法，其包含下列步驟： (a)提供一反應室與一位於一半導體基板上方之一 閘極結構； (b )將該閘極結構裝載於該反應室中，並對該反應 室進行一清除氧氣步驟； (c )對該閘極結構進行一快速熱退火（Rapid Thermal Anneal，RTA)步驟；以及 (d )對該閘極結構進行一快速熱氧化（Rap i d Thermal Oxidation，RTO)步驟。 1 9.如申請專利範圍第i 8項所述之方法，其中該半導體基 板係為一矽基板（Silicon Substrate)。 2 0,如申請專利範圍第1 8項所述之方法，其中該矽化金屬 層係為一石夕化鎢層(Tungsten Silicide Layer ) 0 21.如申請專利範圍第1 8項所述之方法’其中該閘極結構 係包含有一閘氧化層（Gate Oxide Layer )、一多晶矽層 (Polysilicon Layer)與該珍化金屬層。 2 2.如申請專利範圍第21項所述之方法，其中該閘極結構 更包含有一氮化矽層（SiliCOn Nitride Layer)。 2 3.如申請專利範圍第i §項所述之方法’其中該清除氧氣 步驟係由通入氮氣於該反應室中而完成。 24.如申請專利範圍第項所述之方法，其中該清除氧氣 步驟係由對該反應室抽真空而完成。 2 5.如中請專利範圍第23或24項所述之方法’其中該清除 氧氣步驟係將氧氣清除至5〇 〇ppm以下。
    第20頁 號 89124304__90年 9 月 21 日___ 六、申請專利範圍 2 6.如申請專利範圍第1 8項所述之方法，其中該反應室係 為一次處理單一晶圓之進行快速熱退火（Rap i d Therma 1 Anneal，RTA)與快速熱氧化（Rapid Thermal 0 x i d a t i ο η，ϋ T 0 )步驟之反應室。 2 7.如申請專利範圍第1 8項所述之方法，其中該反應室係 為一次處理一批次晶圓之進行快速熱退火（Rap id Thermal Anneal，RTA)與快速熱氧化（Rapid Thermal Oxidation，RTO)步驟之反應室。 2 8.如申請專利範圍第1 8項所述之方法’其中於該步驟（c )之後更包含有一步驟（cl):提供一第二反應室。 2 9.如申請專利範圍第2 8項所述之方法’其中該快速熱氧 化（Rapid Thermal Oxidation ’RT〇)步驟係於該第二反 應室中進行。
TW089124304A 2000-11-16 2000-11-16 Method for avoiding protrusion on the gate side wall of metal silicide layer TW465061B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089124304A TW465061B (en) 2000-11-16 2000-11-16 Method for avoiding protrusion on the gate side wall of metal silicide layer
US09/817,934 US20020058410A1 (en) 2000-11-16 2001-03-27 Method of prohibiting from producing protrusion alongside silicide layer of gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089124304A TW465061B (en) 2000-11-16 2000-11-16 Method for avoiding protrusion on the gate side wall of metal silicide layer

Publications (1)

Publication Number Publication Date
TW465061B true TW465061B (en) 2001-11-21

Family

ID=21661968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089124304A TW465061B (en) 2000-11-16 2000-11-16 Method for avoiding protrusion on the gate side wall of metal silicide layer

Country Status (2)

Country Link
US (1) US20020058410A1 (zh)
TW (1) TW465061B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132698B2 (en) * 2002-01-25 2006-11-07 International Rectifier Corporation Compression assembled electronic package having a plastic molded insulation ring
US7151048B1 (en) * 2002-03-14 2006-12-19 Cypress Semiconductor Corporation Poly/silicide stack and method of forming the same
US8080453B1 (en) 2002-06-28 2011-12-20 Cypress Semiconductor Corporation Gate stack having nitride layer
KR100447256B1 (ko) * 2002-06-29 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7189652B1 (en) 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US6734072B1 (en) * 2003-03-05 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a MOSFET device using a spike rapid thermal oxidation procedure
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US20050124127A1 (en) * 2003-12-04 2005-06-09 Tzu-En Ho Method for manufacturing gate structure for use in semiconductor device
KR100645196B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US8008731B2 (en) 2005-10-12 2011-08-30 Acco IGFET device having a RF capability
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US8928410B2 (en) * 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
CN103730344B (zh) * 2012-10-12 2016-10-26 上海华虹宏力半导体制造有限公司 形成金属硅化钨栅极的氧化硅侧墙的方法
US9548377B2 (en) * 2013-09-16 2017-01-17 Texas Instruments Incorporated Thermal treatment for reducing transistor performance variation in ferroelectric memories

Also Published As

Publication number Publication date
US20020058410A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
US6849516B2 (en) Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer
TW465061B (en) Method for avoiding protrusion on the gate side wall of metal silicide layer
EP0606114A1 (en) Method of producing field effect transistor
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2877104B2 (ja) 半導体装置の製造方法
KR20030053313A (ko) 플래쉬 메모리 셀의 제조 방법
US7160818B2 (en) Semiconductor device and method for fabricating same
EP1565934A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN112151367B (zh) 半导体器件及其形成方法
US7358198B2 (en) Semiconductor device and method for fabricating same
JPH0277162A (ja) 半導体装置の製造方法
KR100529675B1 (ko) 반도체 소자의 제조 방법
KR100628225B1 (ko) 반도체 소자의 제조방법
JPH10125919A (ja) 半導体素子の電極形成方法
JP3116163B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP3033525B2 (ja) 半導体装置の製造方法
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
US6211024B1 (en) Method for forming a semiconductor device by using multiple ion implantation sequence to reduce crystal defects and to allow the reduction of the temperature used for a subsequent rapid thermal anneal procedure
KR100433054B1 (ko) 반도체소자의 제조방법
KR100486825B1 (ko) 반도체 소자의 제조방법
JPH07142447A (ja) 半導体装置の製造方法
JP3765968B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
CN106856172A (zh) 鳍式场效应晶体管的形成方法
JP5121142B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees