TW460770B - Measuring signals in a tester system - Google Patents

Measuring signals in a tester system Download PDF

Info

Publication number
TW460770B
TW460770B TW087116966A TW87116966A TW460770B TW 460770 B TW460770 B TW 460770B TW 087116966 A TW087116966 A TW 087116966A TW 87116966 A TW87116966 A TW 87116966A TW 460770 B TW460770 B TW 460770B
Authority
TW
Taiwan
Prior art keywords
event
main
fine
counter
tuning
Prior art date
Application number
TW087116966A
Other languages
English (en)
Inventor
Burnell G West
Original Assignee
Schlumberger Technolgies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technolgies Inc filed Critical Schlumberger Technolgies Inc
Application granted granted Critical
Publication of TW460770B publication Critical patent/TW460770B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

46〇77q 五、發明說明（1) 發明背景 本發明係關於在一測試系統中的測量信號。 Z甩以測量高速度裝置（如微處理器和微控制器）的測試器 ，統因為高速的要求而漸漸變得更為複雜，參考圖i所 7 ’ 一習知的計時測量單元（TMU) 2 〇係使用於一測試器系 統8 中，如由Schlumberger 所製作的 ITS 9 0 0 0 0GX系統，在測試下之裝置（DUT) 1〇被連接至測 =^統8内的一接腳電子（pE)卡12上，此pE卡可翻譯測試 益糸統8内所接收的信號以成為卯丁邏輯位準，並使由DUT 1 〇接收的信號轉換成測試系統信號，.如格式化.的ECL·波形 形式。來自該PE卡12的信號被送至接腳薄形電子卡14上， 忒卡1>4接著會驅動被傳送到對應之高速度.介面卡1 6上之信 號。f一南速介面卡16會輸出一對信號HSPATHA和HSPATHB 至丄夕工§§18上’此多工器選擇來自該高速度介靣卡之一 的輸出，以作為信號MA和Μβ的方式輸出。 >違每疋的#號ΜΑ和MB對被路由至丁丨⑶20上，此TMU測量 號MA和MB之間的時間差’或是來自其他源21的對應之信 號對之間的時間差（如在測試器系統8校準期間使同的信 號）。 參考圖2不口3所不，在所選定的輸入TRiGA *TRIGB㈠系對 應於要被測量的如ΜΑ和MB之事件）之間的粗略差是以一粗 略計數器11 0測量之，此粗略計數器1! 〇係由一其頻率約為 62.b MHz的除以四之時序0(：(：1^予以時序化，而該cccLKs 由一可程式化的分頻器丨16之以四除之時序⑶“緩衝而
C:\Program Files\Patent\55126.ptd 第6頁 111· 4 6〇77〇 η 开A β修五/史上/核充 -— ^號87116966 年泠^>日 铬心__ 五、發明說明（2) 得。此粗略計數器110在TRIGA致動以後在CCCLK的第一前 緣處開始計數，並且在TRIGB致動以後停止在CCCLK的第一 前緣處停止計數，因而可測量TRIGA和TRIGB之間的CCCLK 時序數目。 T R I G A和T R I G B之間的1 p s時間測量解析度是由測量在所 選定的輸入TRIGA和TRIGB之邊緣以及使用其解析度為1 ps 的内插器102和104的分除時序CCCLK之間的時間差（分別是 圖2之粗細差TFA和TFB)的方式達成。 為控制該内插器1 0 2和1 0 4，一事件誤差偵測器1 〇 〇接收 信號TRIGA和TRIGB以及皆以約62. 5 MHz的頻率運作的分除 時序CCLK和DCLK。來自可程式化分頻器116的信號CCLK和 DCLK係由一 312.5-MHz的主時序PFDCK分除而得。 事件誤差偵測器100輸出INTERP一A(響應於TRIGA之致動） 和I NTERP_B (響應於TR I GB之致動），這些信號係分別被供 至該内插器102和104中。如圖2所示，信號INTERP_A在信 號TRIGA的升緣時為高，此信號INTERP_A被維持為高，直 到DCLK的第二升緣出現在INTERP一A的升緣以後為止。信號 INTERP一B在TRIGB的前緣處被生效為高，且此intERP B在 INTERP_B的前緣後之DCLK的第二升緣處降為低。如此可保 證信號INTERP_A *INTERP_B的寬度介於16奈秒（ns)和32 ' ns之間。 該兩内插器102和104響應於信號INTERPj和INTERP_B之 發出而分別產生AEN和BEN，以致能精調計數器114和112。 該精調§十數^§114和112各以A C L K時序化，此a c l }(係以夺统
O:\55\55126.ptc 第7頁
2001.08.28. 006 460770 五、發明說明（3) ' : 的振盈時序頻率312.5 M Hz運作。該内插器1〇2和1〇4可有 效地以3200之因素展延信和⑺^卯』，以當精 細計數器致能信號AEN和BEN輸出，以得到1 ps的精細解析 度。 如圖4所不，每一内插器包含一斜坡電路丨2〇和一比較器 122 ’以比較斜坡電路120的輸出和一參寺電壓，該比較器 122輸出該致能信號AEN和BEN至該精調計數器Π4或112 上。 該斜坡電路120包括顯示於圖4B中的電路，此電路包括 輸出一微小電流（例如1 〇 # A)的第一電流源1 4 2和一可暴 生相當大電流（如3 2 mA)的第二、、較大之電流源144。此較 大之電流源1 44由一開關146連接.到一電容器140的一節 點，該電流源係可響應於INTERP_A*INTERP_B之生效而致 動，以使斜坡電路120向上斜坡。在INTERP_A(B)生效時， 該大電流源會供速地充電電容器1 40，當I NTERP_A( B)到達 一預設值時，A(B)EN會被致動。電容140繼續充電直到信 號INTERP_A(B)呈負值為止，此時，斜玻電路120向下斜 坡。該充電週期如圖4 A的週期TQ所示。 在斜坡向下時，電容器14 0會由該微小之電流源1 4 2以相 當慢的速度放電，比較器122繼續驅動信號A(B)EN為高， 直到電容1 4 0已.被放電到一預設的電壓為止，此時，比較 器1 2 2驅動其輸出信號A ( B) E II為低，該放電週期如圖4 A之 週期所示。 藉由使闬大的32 mA電流源和一 1 〇 # A之微小胃電流源的
C:\Program Files\Patent\55126. ptd 第 8 頁 460770 五、發明說明（4). = 斜坡電路丨20可有效地以因素320 0延展輸入信號 1 ~A(B) ’既然精調計數器114和112以312. 5 MHz運 解析度為i ps(或是i/(3i2.5 Mz * ο ώ U 1) ) ) ° 完成測量以德，a 化的精調計^112#二回邏，區塊118取還以ACLK時序 拉以丄士 3 1 2不口114以及以分除信號CCCLK時序化的 精略計數器110之内衮。古址
秒护栌τ另丨\』 ，件Α和Β之間的時間差TIMEAtoB 係根據下列公式計算之： TIMEAtoB = (C0UNTA ^ 1 ps) -(C0UHTB ^ 1 ps) + (C0UTC * 16 ns)- 八彳 M、 其中C0UTA為精調計蚪吳！ ^ j七； 么式（1) 112内的值，且C〇UNT(： ^ ,的值’ C〇UNTB為精調計數器 / 為粗略計數器110内的值。 声-際上，内插器102與精調計數 入 測量INTERP—A的前缘ίσ八a成—4如。以1 ps^析度 粗略計數器"◦被致動）二^二士 的下，前緣（其上之 1 14和精調計數器丨丨？ p 曰％間差，同极地，内插器 下一前緣（其上之粗略計叙 RP-B之則緣和CCCU的 發明概要 十从益110被停止_)之間的時間差。 本發明的諸多優點中，可 . 一粗略計數器和一内插哭 ，， 獨立的測量電路（例如 以測量每一個計時事〜風改良的叮4洌量正確度， 量測而非測試系統内的—八 > 考主時序的時間 内的相位誤差之可能性。刀，τ、7序之方式厥少在時間量測
460770 五、發明說明（5) 通常本發明一方面之特徵在於一具有一主時序的測量器 系統、一以主時序時序化且在第一事件發生時被達接以停 止計數的第一粗略計數器、和一以主時序時序化且在一第 二事件發生時被連接以停止計數的第二粗略計數器。一由 該主時序時序化的精調計數器係周以因響應於主時序之邊 緣而發生由第一和苐二事件的方式測量時間間隔。 通常在本發明另一方面之特徵在於一用以測量第一事件 和第二事件之間的時間差之方法。在第一和第二事件之間 的抓取窗内的主時序數目被確認。一第一精調時間間隔係 在該抓取窗的第一邊緣和主時序的一邊緣之間決定，第二 精調時間間隔則在抓取窗的第二邊緣和主時序的第二邊緣 之間決定之。接著，使用在第一，和第二精調時間間隔内的 主時序數目計算時間間隔。 通常本發明另一方面之特徵在於一用以測量在一用以測 量一電路的測試器系統内的第一事件和第二事件之間的時 間間隔之裝置，此裝置包括一響應於一主時序且被連接以 測量在一啟始事件和第一事件之間的時間之第一測量電 路，和一響應於該主時序且被連接以測量在啟始事件和第 二事件之間的時間之第二測量電路。一由該主時序時序化 的精調量測電路係用以由第一和第二事件發生在主時序的 對應邊緣的方式測量時間間隔。 通常本發明另一方面之特徵在於一用以測量在一第一事 件和第二事件之間的時間間隔之方法，計算在第一事件發 生和第二事件發生之間的主時序數目，由主時序時序化的
C:\Program Files\Patent\55126. ptd 第10頁 χ4^(Ι77〇 五、發明說明（6) 第一精調計數器被用來計數表示發生第一事件和主時序的 第一前緣之間的時間間隔之值，由主時序時序化的第二精 調計數器則被用來計數一表示發生第二事件和主時序的第 二前緣之間的時間間隔之值。 通常本發明另一方面之特徵在於一用以測量在一測量器 系統内之第一事件和苐二事件之間的時間間隔之裝置，此 裝置包括一由主時序時序化的粗略計數裝置、被連接以測 量發生第一事件和發生第二事件之間的主時序數目，該第 一和第二精調計數器皆以主時序予以時序化。第一内插器 具有一延遲元件，它產生第一停止輸出，此輸出係較苐一 事件之發生延遲一預設數目的主時序。該第一内插器響應 於該第一事件和該第一停止輸出：而產生一第一致能信號， 以致能第1 一精調計數器。此外，第二内插器具有一延遲元 件，它可產生第二停止輸出，此輸出會較第二事件之發生 延遲預設數目的主時序。該第二内插器響應於第二事件和 該第二停止輸出而產生一第二致能信號以致能該第二精調 計數器。 通常本發明一方面之特徵在於使用於一測量器系統中之 以一主時序時序化的計數器的内插電路，此内插電路包括 一由主時序時序化的移位暫存器，此移位暫存器具有一輸 入和一輸出。該輸入被輕合於一致動信號，而輸出被輕合 於一停止信號，一斜坡電路具有一電容，此斜坡電路因響 應於收到該致能信號而充電電容器，該斜坡電路亦響應於 收到停止信號而放電電容。一信號驅動器與該斜坡電路連
C:\Program Files\Patent\55126.ptd 第 11 頁 460770 五、發明說明（7) 接，當電容被充電到一預設電壓時，該信號驅動器會致動 一致能信號至該計數器上。 其他特徵和優點將可由下列說明和申請專利範圍而變為 明顯。 圖式之簡述 圖1所示為一習知測量器系統的方境圖。 圖2所示為顯示在該習知測量系統内的信號時序圖。 圖3所示為使用於一習知測量系統内以做時間測量之元 件方塊圖。 圖4A和4B所示為使用於習知測量器系統的時間測量單元 内之内.插器操作圖。 _ 圖5 A所示為根據本發明之時間：測量單元之方塊圖。 圖5 B所示為根據本發明之時間測量單元的信號時序圖。 圖6所示為使用於根據本發明的時間測量單元的内插器 方塊圖。 圖7所示使用於根據本發明的時間測量單元之内插器中 的延遲電路邏輯系統圖。 較佳實施例之据述 在下列說明中，除非另有說明者，所有的參考信號皆為 微分型式。 參考圖5 A所示，該圖顯示一使用於測試器系統中的改良 式時間測量單元（TMU) 20’（如圖1所示的測試器系統），若 使用於圖1的測試器系統，則可以TMU 20’取代TMU 20。在 此TMU 20’内的粗略時間量測是由參考一全球啟始事件
C:\Prograni Fi les\Patent\55126. ptd 第12頁 460770 五、發明說明（8) RUN —TMU的方式測量而得，而該全球啟始事件係發生於一 測試開㈣或是發生於某些其他的選定時間時。兩個皆是 由一主時序MCLK時序化的粗略計數器2〇2和2〇4在該信號. RULTMU致動時開始計數。此信號RUN_TMU被供至每—^ρ 閘^52。和2〇6的一輪入端’而該AND閘的輸出則分別與叙略 f，2 〇 和2 〇 4的致能輸入連接。此粗略計數器2 0 2和2 0 4 持續計數直到事件A和B分別發生為止。實質上，每一粗略 汁數态（與一内插2 0 6或2 0 8配合）形成用於每一計時事件 的獨立時間量測電路。 當MA發生時，粗略計數器2〇2即會停止計數，且當肌發 生時，該钽略計數器2 04停止計％，信號^被供至一ΝΑ_ 閘2 5 0的輸入上，而該NAND閘的輸出被連接至AND閘2 5 2的 另一個輸入上’同樣地’信號M B被供至N A N D閘2 5 4的一輸 入上’且这N A N D閘的輸出被連接至另一個輸入2 5 6上。該 N A N D閘2 5 0和2 b 4亦分別接收信號r £ A d γ A和R E A D γ B，此信號 RE AD YA和REA DYB(它們是非微分的信號）分別指示當致動高 時’粗略計數器2 0 2和2 0 4已準備好測.量在事件μ A和Μ B之間 的s守間間5¾。5玄κ號μα、；v[b、.和ruN — TMU亦皆為非微分 的。 為導出兩個事件之間的粗略時間（對應於兩事件之間的 MCLK的前緣數目），計數器内所記錄之用於第一事件的計 數以用於第二事件的記錄相減，其計數差乘以主時序^ c L K 的週期（如2. 5 n s )，以導出事件Α和Β之間的粗，略時間差。 除了使用粗略計數器2 0 2和2 0 4粗略測量時間以外，亦使
__案號 87116966 车$ 月 >/曰 你 π：__— 五、發明說明（9) 用兩個以主時序M CLK時序化的精調計數器214和216來決定 粗略計數器邊界和事件Α和Β的前緣之間的時間週期（圖5 β 内的Tfinea和ΤρΙΝΕΒ)(實.際上為MA和MB的延遲形式之INTERPA和 INTERPB) ’該時間差tfinea和TFINEB可以由内插器2〇6和208使 用以決定一精調解析度，如〇. 4到0. 5 ps ^該内插器20 6和 208是由主時序MCLK和TCLK控制，而非由一分除時序控 制’因而它可避免和分除時序相關的相位誤差。 事件A和B之間的時間差因而可以公式2.計算之。
Time A to B = (Tper *C-C0UNTA - Tper *C-C0UNTB) _(C0NV_FACT0R * FCOUNTA —CONV一FACTOR * FCOUNTB)， 公式(2) 其中000111^人和00011!^6分別是在粗略計數器2〇2和20 4. 内的計數值；FCOUNTA和FCOUNTB分別是在精調計數器214 和216内的s十數值’Tper是主時序的週期（如2..5 ns)，·和 C0NV — FACT0R是由内插器206和208所提供的解析度（如〇. 4 到0.5 ps)。時間差TFINEA和TFINEB之計算分別為（c〇NV_FACTOR * FC0UNTA)和（CONV—FACTOR * FC0UNTB)。 主時序MCLK和TCLK分別是由以一主時序產生器2〇〇所驅 動的主時序缓衝器201提供之，一用於來自主時序產圭器 2 0 0之輸出信號的例示頻率範圍是3 94到4 0 0 MHz。來自該 產生器20 0的輸出時序被供至主時序緩衝器2〇1上，以產生 以相同頻率運作的多個主時序。 接收來自多工器18的信號MA和MA1以及MB和Μ B1的邊緣維 持關閉（edge holdof f )電路210和212被用來決定測量ΜΑ和
O:\55\55126.PTC 第14頁 2001.-08.28.013 4 6〇 77ο --案號 87116966 五、發明說明（1〇) MB中的那一個ejjA和MB為MA1和MB1的非微分型式，邊緣維 持關閉電路210和212產生信號READYA和INTERPA(邊緣維持 關閉電路21 〇)和READ YB及INTER PB(邊緣維持關閉電路 2 1 2 )’如圖5B所示。每一邊緣維持關閉電路各包括一其啟 始為一可程式化的預設值之延遲計數器，當延遲計數器到 達一終端計數時（如零），則致能信號READYA(B)使其生 效’.該延遲計數器的啟始值可決定在測量Μ A和Μ B的時間間 隔以則發生了多少次事件Μ Α和Μ Β。例如，若粗略計數器 2 0 2和2 0 4内的延遲計數器之啟始值為十時，則可在第十個 Μ Α和第十個Μ Β之間進行時間量測。在該兩個.邊緣維持關閉 電路2 10和212内的延遲計數器之啟始值可以不同。 當READYA(B)被致動以後，内插器206或208即準備好接 收來自邊緣維持關閉電路210或212的事件INTERPA(B)，同 樣地’粗略計數器2 0 2或2 04只有在READYA和READYB生效以 後才會因響應MA或MB的致動而被致能以停止計數。 每一内插器206和208的内部電路如圖6所示不像圖3所 示内插器102和104(它們是由一分除時序DCLK經由來自事 件誤差偵測器1 00的INTERP — A和INTERP一Β控制之），在TMU 20内的内插器206或208係使用未分除的系統主時序mclk 和TCLK。在READYA(B)生效以後，開始事件I NTERPA(B)(來 自邊緣锥持關閉電路2 1 0或2 1 2 )即啟始一包括d型正反器 300A-F且每一正反器皆由主時序MCLK時序之的7級式移位 暫存器。一D型正反器302包括一時序輸入，以接收被定時 的事件INTERP A (B)，此正反器3 0 2的資料輸入被連接至一
Η
O:\55\55126.PTC 第15頁 2001.08.28.014 4 60 770 案號 87116966 五、發明說明（11) 0R閘3 04上，此0R閘接收一信號A(B)TRIPPED和信號 READYA(B)。因此，當信號READYA(B)為高時，INTERPA(B) 的升緣將使正反器3 0 2負載一 ” 1 "，以輸出至缓衝器3 0 6 上，該緩衝器306驅動兩個信號，一至一内插器斜坡電路 3 0 8的開始輸入，另一個則如同信號A(B)TRIPPED。斜坡電 路308係類似於圖4A和4B的斜坡電路120，除了斜坡向上和 斜坡向下是以不同的方式控制的以外。斜坡電路308使用 分開的開始和停止輸入信號（StartA(B)和StopA(B))，信 號1^人0丫八和1^10¥6分別響應於1『£1^人和11^£1^6之致動而 經由正反器302和缓衝器306而被驅動為高，如圖5B所示。 信號A (B) TRIPPED的生效使"1 "問鎖至該正反器3 0 2上， 藉此使内插器斜坡電路308的Star tA(B)輸入維持被致能為 高。開始輸入的致動導使内插器斜坡電路3〇8開始斜坡向 上（亦即使用其大電流源充電其電容）。 一程式化的MCLK時序數目之後（如該移位暫存器3〇〇a-F 和一 4 : 1多工器3 1 0所決定者），被輸入至内插器斜坡電路 308的StopA(B)乃由一 D型正反器312予以致動，該正反器 以TCLK時序化’它與MCLK相同，除了以一不同的緩衝器提 供以做輸出（f an-out)的目的不同以外。該St〇pA(B)輸入 的致動可使斜坡電路3 0 8斜坡向下（亦即以其微小的電流源 放電其電容）。 ' 正反器312的輸入被連接到該4 :1多工器3 1〇的輸出上， 由該多工器310選擇正反器300C、3001)、30〇e和300F其中 之一的輸出。在測試操作期間，多工器3 〇 〇 D的輸出係由多
O:\55\55126.PTC
第16頁 2001.08. 28.015 460770 .五、發明說明（12) 口 °310選擇，因此，如圖5B所示，S^oidA李StartA以後上 升一I鱼M—C丄1慶歹，.同樣地，stopB在StartB之後上升四個 MCLK時序。 其他的正反器3 0 0C、30〇E和3 0 0F的輸出被選擇以執行〜 4步帮故農準量、測（如.下所描述者）。在内插器2 0 6或2 0 8内 的正反器乃由一IMTERPRESET脈波予以重設（一非微分的传 r> 卜·1 \ * Ό 言泥）〇 - - 因此内播器電路308的斜坡向上和斜坡向下是由一對 #號St art A ( B )色s t〇£A別 是一程式的 延遲部份（如多工器3 1 〇所設定者）。為得到約〇.立到〇. 一5 一 ρ § 的時iitJl负度’斜坡電路3 0 8以一約為5，0 0!盈L』00 的Ί素—.趙_屋.._.强…餘-停止信.號―對_的週期。 參考圖7所示’該圖係顯示邊緣維持關閉電路2丨〇。一延 遲汁數荔3J 4一偷鱼’且以一預言矣值啟始化， 以-參於在-預.設-數—J的事件MA發生以後會發生哼間量測。當 延遲s十數裔3.0 4到達其終端計數值T C時.（如零），它會輸出 一问值到具三輸入的AND閘3 0 6的二輸入上。此a⑽閘30 6亦 接收TCADLY(— 一.煞雜jt..j$)和一具兩輸入的AND网3 0 2的輸出 上。AND閘3.02接收一信號ARM A(由測試系m—為高，以 致jLJiiiJ:—測）以及一具兩輸入的OR閘3 0 0之輸出，該〇R閘 3 0 0^^二俊輩A L A S1-(被致動為低以指示事件A是最後發 生的事件）’和信號BTRIPPED(由内插器2 0 8致動為高，尽 •ί曰示它已被抓住）。因此’ R E A D Υ A不被敢動，除非它是第 一個發生的事件（A LAST—為高）或事件B已抓隹内插器208。
4 60 7 70 ^ _ 案號 87116966 4 if 月 日 倏正_ . 五、發明說明（13) 該邊緣維持關閉電路2 1 2與2 1 0相同，除了其信號 ALAST_ 、BTRIPPED 、ARMA 、MA 、MA1 、READYA 和INTERPRA 已分別以BLAST_、ATR I PPED、ARMB、MB、MB 1、READYB 和 INTERPRB 取代。 信號MAI係通過一延遲元件309，以作為INTERPA的方式 輸出’延遲長度（以圖5B的TDELAYA表示）被調整以允許來自内 插器2 0 6的信號AT RI PPED及時地致能邊緣維持關閉電路 2 1 2，以允許在事件A發生後一 n s或多個n s後測量到事件 Β，反之亦然；也就是說，在邊緣維持關閉電路内的延遲 元件3 0 9使來自MB 1的I NTERPB延遲TDELAYB，以允許來自内插 器2 0 8的信號BTRI PPED及時地致能邊緣維持關閉電路2 1 〇， 以允許在事件B以後的一個n s或是多個n s後測量到事件A。 再參考圖6所示，該圖使用該4 : 1多工器3 1 〇選擇四個開 始·停止時間間隔之一，以校準内插器斜坡電路3 〇 8。假設 有一 40Q MHz主時序MCLK ’則選擇輸出信號ES4可產生一 7.5 ns + Toffset開始-停止時間間隔。該T〇ffset是由 INTERPA(B)的前緣到MCLK的下一前緣的一額外時間。在 校準期間’事件ΜA和MB係以和MCLK的前緣有相同的時間關 係的方式發生，因為它們皆是由相同的時序產生之故。當 測量器系統測量在兩事件之間的差時，即可省略該 Toff set，並可假設它為零。 同樣地’輸出信號ES5、ES6、和ES7的選擇分別可產生 10 ns + Toffset 、 12.5 ns + Toffset 和15 ns+ Toffset 的開始-停止期間。不同的開始-停止期間將導致A (β) ΕΝ的
O:\55\55126.PTC 第18頁 2001.08. 28.017 46〇77〇 五、發明說明（14) ，計數器21 4和2 15—趵計數變 長度變化，接著亦因而 化。 旦，叩藉由校準内插器斜蜂電務3 〇 8的方式，可產生一測 ^1、丞’以將五個計數值蛛射至對應的時間i上。既然信號 S 5 (圖6之正反器3 0 0 D之輸出）係在正常的測試搡作時還出 '文而該測量表可以對應於0 5 E S 6之點建構 之°公式2中所用的轉換因素c〇Ny_FACT〇R可選擇在〇. 4 和〇· 5 PS/計數之間，其方式是調整#姑雷H08 和―的相對值為^一。一旦在正常的測試操 ^間自一精^器中取出計數值，則測試器系統可以 以決定對應於所取還的計數值之時 虬週―期。 -1 其他的㈣例亦在下列巾請專利範圍内，例如，也可以 改變内插器㈣斜坡f路之元件得到其他的量測解析 =時Γ]ΐ單ί可以在任何其他的系統内！施(如其他 土式的./則5式器糸統、測眷梦$、+日κ< / y、 &衣l、冤恥糸統），其中要測量 在爭件之間的時間差。此认 .^ 旦命 外，右·^要，也可加入額外的測 罜电路（包括一粗略計數哭 _ 00 . 外的事件。 。。和一内插态），以獨立地測量額
C:\Program Files\Patent\55l26.ptd 第丨9頁

Claims (1)

  1. 4 60 770 :號 87116966 修正 六、申請專利範圍 1 . 一種測試器 一主時序； 一第一粗略 在發生第一事件 一第二粗略 在發生第二事件 系統，包含： 量由發生第 隔。 _ 2 .如申請 量電路包括 第一精調計 計數器 時停止 計數器 時停止 精調測量電路， 第二事 的下 表示 之值3. 量電 一内 和該 器。4. 第二 序予 生和 個邊緣 由第二 0 如申請 路尚包 插器產 第二插 如申請 内插器 以時序 其中該 其延遲 一和 專利 由該 數器 的時 事件 專利 括由 生第 器產 專利 各包 化， 第一 形式 ，係由該主時序時序化且被連接以 計數； ，係由該主時序時.序化且被連接以 計數；和 由該主時序時序化，其結構用以測 件到主時序的對應邊緣的時間間 範圍第1項之測試器系統，其中該精調測 主時序.B寺序化的第一和第二精調計數器， 表示由第一事件致動開始到主時序 之值，和該第二精調計數器產生一 始到主時序的下個邊緣的時間間隔 產生一 間間隔 致動開 範圍第2項之測試器系統，其中該精調測 該主時序所控制的第一和第二内插器，第 一致能信號，以致能該第一精調計數器， 生第二致能信號，以致能該第二精調計數 範圍第3項之測試器系統，其中該第一和 括一移位暫存器，該移位暫存器係由主時 以產生第一或第二事件的延遲形式； 和第二致能信號是由第一和第二事件之發 控制之。
    O:\55\55126.ptc 第1頁 2000.12.12.019 460 770 _案號 87116966_年 θ 月 Θ 曰_||i_ 六、申請專利範圍 5 . —種用以測量第一事件和第二事件之時間間隔的方 法，包含： 辨識在第一和第二事件之間的一抓取窗内的主時序數 目； 決定在該抓取窗的第一邊緣和主時序的第一邊緣之間 的第一精調時間間隔； 決定在該抓取窗的第二邊緣和主時序的第二邊緣之間 的第二精調時間間隔；和 使用主時序數目和第一及第二精調時間間隔計算時間 間隔。胃 6 .如申請專利範圍第5項之方法，其中.該辨識步驟包 括： 使用一以主時序時序化的第一粗略計數器由一開始事 件計數到第一事件；和 使用一以主時序時序化的第二粗略計數器由一開始事 件計數到第二事件。 7 .如申請專利範圍第5項之方法，其中該第一精調時間 間隔係由使用一由主時序所時序化的第一精調計數器決定 之；和 其中第二精調時間間隔是由使用由該主時序所時序化 的第二精調計數器決定之。 8 . —使用於一用以測量一電路的測試器系統中的裝置， 用以測量在一測試系統内的第一事件和第二事件之間的時 間間隔，該裝置包含： 一第一測量電路，係響應於一主時序且被連接以測量
    O:\55\55126.ptc 第2頁 2000.12.12.020 460 770 _案號 87116966_^年 # 月 /彡日_i±i-_ 六、申請專利範圍 在一啟始事件和第一事件之間的時間； 一第二測量電路，係響應於該主時序且被連接以測量 在該啟始事件和該第二事件之間的時間；和 一精調測量電路，由該主時序時序化，其結構用以測 量由發生第一和第二事件到主時序的對應邊緣的時間間 隔。 9 .如申請專利範圍第8項之裝置，其中該第一測量電路 包括一由該主時序所時序化且由該啟始事件致動的第一粗 略計數器，該第一粗略計數器係被連接以在第一事件致動 時停止計數，和一第二粗略計數器，係由該主時序時序化 且由該啟始事件致動，其中該第二粗略計數器被連接以在 發生第二事件時停止計數。 1 0.如申請專利範圍第8項之裝置，其中該精調測量電路 包括由該主時序所控制的第一和第二精調計數器，第一精 調計數器產生表示為第一和第二事件以及主時序的對應前 緣之間的時間間隔之計數值。 1 1.如申請專利範圍第1 0項之裝置，尚包含： 第一内插器，用以響應於該第一事件之致動而產生 一第一擴展的致能信號至第一計數器上；和 第二内插器，用以響應於第二事件之致動而產生一 第二擴展的致能信號至第二計數器上。 1 2.如申請專利範圍第1 1項之裝置，其中該第一内插器 包括一由主時序時序化的移位暫存器，以產生第一事件的 延遲形式，和該第二内插器包括一由該主時序時序化的移 位暫存器，以產生第二事件的延遲形式；
    O:\55\55126.ptc 第3頁 2000.12.12.021 460770 _案號 87116966_衫7年/上月/3日__ 六、申請專利範圍 其中該第一致能信號因響應於第一事件的延遲形式 而被抑能，和該第二致能信號因響應於第二事件的延遲形 式而被抑能。 1 3.如申請專利範圍第1 2項之裝置，其中第一内插器包 括第一斜坡電路，此電路響應於第一事件和該第一事件的 延遲形式，該斜坡電路產生第一致能信號和擴展該第一致 能信號，使其有一較發生第一事件和發生第一事件的延遲 形式之間的時間間隔大的時間間隔，和 其中第二内插器包括第二斜坡電路，此電路響應於 第二事件和該第二事件的延遲形式，該斜坡電路產生第二 致能信號和擴展該第二致能信號，使其有一較發生第二事 件和發生第二事件的延遲形式之間的時間間隔大的時間間 隔。 1 4. 一種用以測量在一第一事件和第二事件之間的時間 間隔之方法，該方法包含： 計算在發生第一事件和發生第二事件之間的主時序 數目； 使用以主時序時序化的一第一精調計數器計數一表 示為發生第一事件和主時序的第一前緣之間的時間間隔； 和 使用以主時序時序化的一第二精調計數器計數一表 示為發生第二事件和主時序的第二前緣之間的時間間隔。 1 5.如申請專利範圍第1 4項之方法，其中該計數步驟包 括： 因為一啟始測試信號之致動而開始第一和第二粗略
    O:\55\55126.ptc 第4頁 2000.12. 12. 022 460770 _案號87116966_^年/j月曰__ 六、申請專利範圍. 計數器； 因為發生第一事件而停止該第——粗略計數器；和 因為發生第二事件而停止該第二粗略計數器。 1 6.如申請專利範圍第1 4項之方法，尚包含： 致能該第一精調計數器以利用一第一致能信號計 數； 致能該第二精調計數器以利用一第二致能信號計 數； 使用該第一内插器擴展第一致能信號，以提供發生 第一事件和主時序的第一前緣之間的時間間隔之測量的精 調解析度；和 使用該第二内插器擴展第二致能信號，以提供發生 第二事件和主時序的第二前緣之間的時間間隔之測量的精 調解析度。 1 7. —種用以測量在一測試器系統中之第一事件和第二 事件之間的時間間隔之裝置，該裝置包含： 一由一主時序時序化的粗略計數元件，此粗略計數. 元件被連接以測量在發生第一事件和發生第二事件之間的 主時序之數目； 第一和第二由該主時序時序化的精調計數器； 第一内插器，具有一延遲時間並產生一第一停止輸 出，該停止輸出較第一事件之發生延遲預設數目的主時 序，此第一内插器產生響應於第一事件的第一致能信號， 以及第一停止輸出，以致能該第一精調計數器；和 第二内插器，具有一延遲時間並產生一第二停止輸
    O:\55\55126.ptc 第5頁 2000.12.12.023 460770 _案號87116966 年A月β日 修正__ 六、申請專利範圍 出，該停止輸出較第二事件之發生延遲預設數目的主時 序，此第二内插器產生響應於第二事件的第二致能信號， 以及第二停止輸出，以致能該第二精調計數器。 1 8.如申請專利範圍第1 7項之裝置，其中每一内插器皆 包含一斜坡電路，該電路擴充第一或第二致能信號，以具 有一大於在發生第一或第二事件和發生第一或第二停止輸 出之間隔的時間間隔。 1 9.如申請專利範圍第1 8項之裝置，其中該第一延遲元 件包括一由該主時序時序化的第一移位暫存器，該第一移 位暫存器具有多個可選擇性與第一停止輸出耦合的輸出； 和 其中該第二延遲元件包括一由該主時序時序化的第 二移位暫存器，該第二移位暫存器具有多個可選擇性與第 二停止輸出耦合的輸出。 2 0.如申請專利範圍第1 9項之裝置，其中因響應於使該 第一和第二停止輸出耦合於第一和第二移位暫存器之對應 的多個輸出，可於該第一和第二精調計數器内產生不同的 值，藉此，可使用不同的計數值校準該斜坡電路。 2 1. —種用於一測試器系統中之由一主時序予以時序化 的計數器之内插電路，該内插電路包含： 一由該主時序時序化的移位暫存器，此移位暫存器 具有一輸入和一輸出，該輸入被耦合至一致動信號，和該 輸出被耦合至停止信號； 一具有一電容的斜坡電路，該斜坡電路因響應收到 該致動信號而充電該電容，和此斜坡電路因響應於收到該
    O:\55\55126.ptc 第6頁 2000.12.12. 024 460770 _案號 87116966_年 ^ 月 Θ 曰__ 六、申請專利範圍 停止信號而放電該電容，和 一與該斜坡電路連接的信號驅動器，當該電容被充 電至一預設電壓時，此信號驅動器將驅動一致能信號至該 計數器上。 2 2.如申請專利範圍第2 1項之内插電路，其中該移位暫 存器具有一可選擇性地與該停止信號耦合的多個輸出，以 校準該斜坡電路。 2 3.如申請專利範圍第2 1項之内插電路，其中使該停止 信號與移位暫存器的不同輸出耦合可於計數器中產生不同 的計數值。 2 4.如申請專利範圍第2 1項之内插電路，其中該移位暫 存器包括依序連接的正反器，該正反器係連接以驅動多個 輸出。
    O:\55\55126.ptc 第7頁 2000.12.12. 025
TW087116966A 1997-10-14 1998-10-13 Measuring signals in a tester system TW460770B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/949,747 US6081484A (en) 1997-10-14 1997-10-14 Measuring signals in a tester system

Publications (1)

Publication Number Publication Date
TW460770B true TW460770B (en) 2001-10-21

Family

ID=25489502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116966A TW460770B (en) 1997-10-14 1998-10-13 Measuring signals in a tester system

Country Status (6)

Country Link
US (2) US6081484A (zh)
EP (1) EP0909957B1 (zh)
JP (1) JPH11190766A (zh)
KR (1) KR19990037034A (zh)
DE (1) DE69830453D1 (zh)
TW (1) TW460770B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081484A (en) * 1997-10-14 2000-06-27 Schlumberger Technologies, Inc. Measuring signals in a tester system
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Ｎｅｃエレクトロニクス株式会社 クロック制御方法及び回路
US6501706B1 (en) * 2000-08-22 2002-12-31 Burnell G. West Time-to-digital converter
US6678594B2 (en) 2001-02-02 2004-01-13 Delphi Technologies, Inc. User-configurable steering control for steer-by-wire systems
US6817437B2 (en) 2001-06-19 2004-11-16 Delphi Technologies, Inc. Steer-by wire handwheel actuator
EP1429940A4 (en) 2001-09-14 2007-06-06 Delphi Tech Inc COMPENSATION USING POSITION DATA TO PROVIDE INCREASED TOUCH RESTITUTION AND STABILITY IN A STEERING SYSTEM
US6868047B2 (en) 2001-12-12 2005-03-15 Teradyne, Inc. Compact ATE with time stamp system
US7109412B2 (en) 2002-03-08 2006-09-19 Smc Kabushiki Kaisha Cable structure
JP3937067B2 (ja) 2002-03-18 2007-06-27 Ｓｍｃ株式会社 電動アクチュエータおよびその組み付け方法
US20050222789A1 (en) * 2004-03-31 2005-10-06 West Burnell G Automatic test system
US6944099B1 (en) * 2004-06-10 2005-09-13 International Business Machines Corporation Precise time period measurement
US20060129350A1 (en) * 2004-12-14 2006-06-15 West Burnell G Biphase vernier time code generator
US7453347B1 (en) * 2005-02-15 2008-11-18 Ncr Corporation System for displaying an information package
US7761751B1 (en) 2006-05-12 2010-07-20 Credence Systems Corporation Test and diagnosis of semiconductors
US7734976B2 (en) * 2006-11-30 2010-06-08 Electro Scientific Industries, Inc. Synchronizing control of test instruments
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US7658114B1 (en) 2008-11-17 2010-02-09 General Electric Company Ultrasonic flow meter
US8422340B2 (en) * 2008-12-08 2013-04-16 General Electric Company Methods for determining the frequency or period of a signal
US8938370B2 (en) * 2010-07-12 2015-01-20 Advantest Corporation Method and apparatus for complex time measurements
EP2533423B1 (en) 2011-06-06 2015-03-04 Thales Italia S.p.A. Method for detecting with a high temporal accuracy a threshold crossing instant by a signal
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613950A (en) * 1983-09-22 1986-09-23 Tektronix, Inc. Self-calibrating time interval meter
US4772843A (en) * 1986-06-06 1988-09-20 Yokogawa Electric Corporation Time measuring apparatus
US4792932A (en) * 1987-01-16 1988-12-20 Teradyne, Inc. Time measurement in automatic test equipment
US4764694A (en) * 1987-04-22 1988-08-16 Genrad, Inc. Interpolating time-measurement apparatus
US5268760A (en) * 1991-06-07 1993-12-07 Clarion Co., Ltd. Motion adaptive impulse noise reduction circuit
US5428648A (en) * 1992-09-18 1995-06-27 Sony Corporation Digital PLL circuit having signal edge position measurement
US5444695A (en) * 1993-01-11 1995-08-22 Forte Networks, Inc. Token ring local area network testing apparatus providing station history information
US5333162A (en) * 1993-02-23 1994-07-26 The United States Of America As Represented By The United States Department Of Energy High resolution time interval counter
US5717704A (en) * 1996-04-16 1998-02-10 Ltx Corporation Test system including a local trigger signal generator for each of a plurality of test instruments
US6081484A (en) * 1997-10-14 2000-06-27 Schlumberger Technologies, Inc. Measuring signals in a tester system

Also Published As

Publication number Publication date
US6285963B1 (en) 2001-09-04
EP0909957A3 (en) 1999-07-14
US6081484A (en) 2000-06-27
KR19990037034A (ko) 1999-05-25
JPH11190766A (ja) 1999-07-13
DE69830453D1 (de) 2005-07-14
EP0909957A2 (en) 1999-04-21
EP0909957B1 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
TW460770B (en) Measuring signals in a tester system
US4908784A (en) Method and apparatus for asynchronous time measurement
US5923676A (en) Bist architecture for measurement of integrated circuit delays
JP5559142B2 (ja) 位相測定装置、および周波数測定装置
US6668346B1 (en) Digital process monitor
US6661266B1 (en) All digital built-in self-test circuit for phase-locked loops
JP4649480B2 (ja) 試験装置、クロック発生装置、及び電子デバイス
US20060002239A1 (en) Precise time measurement apparatus and method
JP3196254B2 (ja) 微小時間計測方法及び微小時間計測装置
CN106443184B (zh) 一种相位检测装置及相位检测方法
US4736351A (en) Precision semiconductor device timer
US20120197570A1 (en) Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe
US7363551B2 (en) Systems and methods for measuring signal propagation delay between circuits
US4168467A (en) Measurement of pulse duration
US7400130B2 (en) Integrated circuit device
US7495429B2 (en) Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines
EP1148340A2 (en) All digital built-in self-test circuit for phase-locked loops
TWI330260B (en) Test apparatus for testing electronic device with different working frequencies
TW200842388A (en) Test apparatus and electronic device
US4580281A (en) Self-arming, prescaling frequency counter system
US6944099B1 (en) Precise time period measurement
JP2622845B2 (ja) 遅延時間測定回路
TWM334368U (en) Framework of FPGA-based time-to-digital converter with pico-second resolution
EP0122984B1 (en) Time measuring circuit
JP2947178B2 (ja) クロックスキュー判定回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees