TW456000B - Method for making an 8-shaped storage node DRAM cell - Google Patents
Method for making an 8-shaped storage node DRAM cell Download PDFInfo
- Publication number
- TW456000B TW456000B TW088106107A TW88106107A TW456000B TW 456000 B TW456000 B TW 456000B TW 088106107 A TW088106107 A TW 088106107A TW 88106107 A TW88106107 A TW 88106107A TW 456000 B TW456000 B TW 456000B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- layer
- forming
- dielectric layer
- storage node
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 239000004576 sand Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 206010061218 Inflammation Diseases 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
*456〇〇〇 經濟部智慧財產局員JL消費合作社印製 B7 五、發明説明(I ) 本發明是有關於一種動態隨機存取記憶體(dynamic random access memory, DRAM)的製造方法,且特別是有關 於·種具有8-形狀儲存節點之動態隨機存取記憶體的製造 方法_。 縮小記憶胞尺寸以增加元件積極度與增加DRAM記 憶胞之電容量已是Η前的趨勢。然而,DRAM的尺寸逐漸 縮小,DRAM電容器之電容値也因而減少。 通常DRAM記憶胞包括…儲存電容器與一存取之電 晶體。隨著卨積極度DRAM元件的發展,元件的尺寸亦 愈來愈小,亦即單一記憶胞所能提供之表面積亦隨之減 少。如此將導致電容器面積減少與可儲存之記憶胞電容値 降低。 習知增加電容器表面積之方法包括形成堆疊之電容器 與皇冠形狀之電容器。然而發展具有更大表面積且比習知 之皇冠狀電容器更爲穩固之電容器結構仍是因應目前需要 的主要課題。 因此木發明的主要目的就是在提供.·種具有8-形狀儲 存節點之動態隨機存取記億體的製造方法,此動態隨機存 取記憶體形成於一半導體基·底上,該方法包_括:(1)形成一 第一介電層於該基底上;(2)形成,第一導電層於該第一介 電層丨·.;(3)以該第-介電餍爲終點,圖案化與蝕刻該第一 介電層與該第·導電層,以形成一位元線接觸窗與一儲存 節點接觸窗;(4)於該第一介電層與該第一導電層側壁形成 .第一間隙壁;(5)以該第·間隙壁與該第一導電層爲罩 :---J--ίι----t.------π--------ii (請先聞讀背面之注意事項-r%寫本頁) 本紙乐尺度適用中國國家標準(CNS ) Λ4規格(21〇Χ2<>7公聲) 5 60 00 4572t'',d^,H); A7 _____B7 五、發明説明(> ) (請先聞讀背面之注意事項,彳填寫本1) 幕,蝕刻該第一介電層以形成一位元線接觸窗開口與一儲 存節點接觸窗開「;_」;(6)去除該第一間隙壁與該第一導電 層;(7)形成-第二導電層於該第一介電層上與該位元線接 觸窗開U及該儲存節點開LJ中;(8)形成.第三導電層於該 第導電層上;(9)形成一第二介電層於該第四導電層上; (1〇)圖案化與鈾刻該第二導電層 '該第三導電層與該第二 介電層以於該節點接觸窗開U中形成..插塞,而於該位元 線接觸窗開口上形成··中間結構;(11)於該中間結構側壁 形成一第二間隙壁;(12)於該第二介電層、該第二間隙壁、 該插塞與該第.-介電層之上形成·.-第四導電層;(13)以該 第四導電層爲終點,圖案化與蝕刻該位元線接觸窗開U與 炎儲存節點h之部份該第四導電層;(14)於該第四導電層 側壁形成一第三間隙壁;(15)以該第三間隙爲罩幕,並以 該中問結構爲終點,蝕刻該第四導電層;以及(16)去除該 第.(間隙壁。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 經濟部智慧財產局員工消費合作社印製 _式之簡單說明: 第1至第10圖繪示依照本發明一較佳實施例的一種 於半導體基底h形成動態隨機#取記憶體妃憶胞的製造方 法。 第11A圖繪示依照本發明較佳實施例之下電極儲存節 點的透試。 本紙張尺度適用中國國家標準(CNS )八4規格(2丨ϋ X 29?公釐} 4 5 7 2t wf. do c 〇{j: A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明()) 第1 1B與1】C圖繪示習知一種堆疊儲存節點與種皇 冠儲存節點之透試圖。 圖式之標記說明: 100 :甚底 :場氧化層 1〇4 :源/汲極區 1 0 6 :閘極 K) 8 :絕緣氣化砂層 120、134 :多晶矽層 126、〗36 :光阻層 光阻位元線開口 光阻儲存節點開U 多晶矽間隙壁 位元線接觸窗開口 儲存節點接觸窗開口 矽化鎢層 氣化矽層或氣化砂層 多晶矽插塞 屮間結構 Μ化矽或氧化矽問隙喷 氣化矽間隙壁 110 112 1 14 115 116 1 18 119 ]22 124 128 130 1 3 2 138 寶施例 Μ參照第1圖,提供一單晶ρ型半導體基底1〇〇,並 於堪底1 00上形成..一曆場氣化層(field oxide region, 本纸張尺度適用中國國家榡準(CMS ) A4規格(210X297公釐) (請先閲讀背面之注意事項/填寫本頁) •率·
Jv° Γ 456000 4 5 7 21 w ί. ιΐ 〇 l (J 0 5 A7 B7 經濟部智慧財產局員工消費合作社印繁 五、發明説明(y) FOX)102以作爲隔絕用。其形成方法例如使用習知方法形 成’包括微影、蝕刻氮化矽氧化矽層,並利用濕式去 光阻法去除光阻’之後,於充滿氧氣環境中進行熱氣化法 (thermal oxidation)以形成場氧化層1〇2。場氧化層1〇2厚 度較佳約爲3000-8000埃(Angstrom)。接著,於基底1〇〇 上形成·閘極]06,並於閘極1〇6兩旁之基底100中形成 一源/汲極區104。閘極丨06與源/汲極區104之形成方法 均以習知方法形成,因此在此並不多作說明。 仍請參照第1圖,接著,形成一絕緣氧化矽層108覆 蓋閘極1〇6,其形成方法例如使用低壓化學氣相沈積法 (LPCVD)。之後,於絕緣層1〇8上形成…多晶矽層1】〇, 其形成方法例如使用習知之化學氣相沈積法(C V D)形成, 其厚度較佳約爲500-2000埃。接著,於多晶矽層110上 形成一光阻層Π2。圖案化光阻層110,形成…光阻位元 線開口 114與一光阻儲存節點開u 115 i其後,對多晶矽 層110與氧化層108進行非等向性蝕刻步驟,並控制蝕 刻氧化層108深度約爲300-1000埃。之後,去除光阻112, 形成如第2圖所示之結構。 請參照第3圖,於基底100上形成另…層多晶矽層, 其形成方法係以涔知之化學氣相沈積法形成。接著,非等 向性蝕刻此多晶矽層,於多晶矽層110與氧化層108的側 壻形成多晶矽間隙壁116。 請參照第4圖,以多晶矽間隙壁116與多晶矽層丨10 爲罩幕,蝕刻氣化層108以形成…位元線接觸窗開口 118 8 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) ---------^----^------ΐτ------^ (請先閱讀背面之注意事項-¾填寫本頁) 45 60 00 4572tw >ι; 00: A7 B7 經濟部智慧財產局員工消費合作社印紫 五、發明説明(f) 與--儲存節點接觸窗開口 |〗9,暴露出部份基底100。 請參照第5圖’接著,去除多晶矽層n()與多晶矽間 隙壁Π6 ’其去除力法例如以習知之乾蝕刻或濕蝕刻方法 進行。 請參照第6圖’接著,於氣化層1〇8上形成一多晶矽 層120塡滿位兀:線接觸窗開Π U8與儲存節點接觸窗開口 119。多晶矽層120之形成方法較佳以CVD法形成,其厚 度較佳爲1000-2000埃。之後,於多晶矽層no上形成-矽化鎢層122 ’其形成方法例如以CVD形成,其厚度較佳 爲1000-2000埃。其後,於矽化鎢層122上形成…-層氮化 矽層或氣化矽層124,其形成方法例如爲LPCVD法,其 厚度較佳爲1000-3000埃。之後,於氮化矽或氧化矽層124 h形成一光阻層126。接著,圖案化光阻層126,形成如 第6圖所不之結構。 請參照第7圖,以圖案化之光阻層126爲罩幕,對氮 化矽或氧化矽層124、矽化鎢層122與多晶矽層120進行 •蝕刻步驟,暴露出氧化矽層]08,以於光阻儲存節點開 口 119屮形成·多晶矽插塞(plUg)128,而於光阻位元線開 Π ] 18 h形成-中間結構130。 請參照第8圖,進行微影、非等向性蝕刻方法(例如 反應性離_/·蝕刻法),於中間結構130側壁形成氮化矽或 氣化矽間隙埤132。接著,以CVD法形成·多晶矽層134, K厚度較伴約爲6000-10000埃。接著’於多晶矽層U4 上形成...光阻厨!36,之後,圖案化光阻層Π6,形成如 本纸張尺度適用中國國家標準(CNS ) Λ4規格(2iOX297公釐) I-------,----裝------訂------線 (請先閱讀背面之注意事項异填寫本頁) 456000 4 5 72lul' dv 0 0 5 A7 B7 五、發明説明(() 第8圖所不之結構。 請參照第9圖,以光阻層136爲罩幕,蝕刻多晶矽膺 134,且控制多晶矽層134之蝕刻深度約爲500-3000埃。 去除光阻層136。之後,形成一氧化矽層,蝕刻氧化矽層 以於多晶矽屑134側壁形成…氧化矽間隙壁138。 請參照第10圖,以氧化矽間隙壁138爲硬罩幕,並 以氧化矽或氮化矽層124作爲蝕刻終點,蝕刻多晶矽層 134。之後,去除氧化矽間隙壁U8。利用上述之方法,完 成了一具有S-形狀儲#節點之動態隨機存取記憶體。 請參照第:MA圏,本發明之8-形狀儲存節點的動態隨 機存取記憶體具有較大的表面積以儲存電荷,如第11A圖 所示之8-形狀之儲#節點比習知第11B與11C圖中之堆 疊與皇冠形狀之儲存節點具有較大之表面積。此外,本發 明之8-形狀儲#節點結構亦比習知之堆疊與皇冠形狀之儲 存節點結構較爲穩固。 最後,於下儲存節點上形成一較薄的介電層,之後, 再於其上形成·多晶矽層以作爲亀容器之上儲存節點。形 成介電層與上儲存節點之形成方式均以習知方法形成,在 此便+甩贅述。 雖然木發明巳以…較佳實施例揭露如上,然其並非用 以限定本發明,仟何熟習此技藝者,在不脫離本發明之精 神和範圍内,當町作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X 297公釐) I I IJ.4 I I —I I i^i — - I (讀先閱讀背面之注意事項?填寫本頁) '訂_ 經濟部智慧財產局8工消費合作社印製
Claims (1)
- 5 4 οο ο 6 8 8 8 8 ABCD 經濟部中央標準局員工消費合作社印裝 六、申請專利範圍 〗.-·種具有8-形狀儲存節點之動態隨機存取記憶體 的製造方法,形成於一半導體基底上,該方法包括: 形成一第-介電層於該基底上; 形成一第…導電層於該第一介電層上; 圖案化與蝕刻該第一介電層與該第一導電層,停止於 該第·導電層屮,以形成一位元線開Π與一儲存節點開 P ; 於該第一介遒層與該第一導電層側壁形成一第一間隙 壁; 以該第··間隙壁與該第一導電層爲罩幕,繼續蝕刻該 第一介電層以形成一位元線接觸窗開口與一儲存節點接觸 窗開口; 去除該第一間隙壁與該第-導電層; 形成·第二導電層於該第一介電層上與該位元線接觸 窗開Π及該儲存節點接觸窗開口中; 形成一第導電層於該第二導電層上; 形成一第二介電層於該第三導電層上; 圖案化與蝕刻該第二導電層、該第三導電層與該第二 介電層以於該儲存節點接觸窗開口中形成一插塞,而於該 位兀線接觸窗開丨」上形成一中間結構; 於該中間結構側壁形成一第二間隙璧; 於該第:介電屑、該第二間隙壁、該插塞與該第一介 電層之b形成-第1;4導電層; 圖案化與蝕刻該位元線接觸窗開口與該儲存節點上之 --Η------裝丨-----訂------線 (請先鬩讀背面之注意事項 4:寫本頁) 本紙張尺度適用十國國家樣準(CNS ) A4規格(210X297公釐) 5 經濟部中央標準局員工消費合作社印11 4 50 00 4 5 7 21 w /. (1 〇 c 〇 〇 5 A8 B8 C8 D8 六、申請專利範圍 部份該第四導電層,且停止於該第四導電層中; 於該第四導道層側壁形成…第三間隙壁; 以該第三間隙爲罩幕,並以該中間結構蝕刻爲終點, 蝕刻該第四導電層,;以及 丄除該第三間隙壁" 2. 如申請專利範圍第1項所述之方法,其中該第一介 電層材質包括氧化砂。 3. 如申請專利範圍第1項所述之方法,其中該第一 導電層、該第二導電層與該第四導電層材質爲多晶矽。 4. 如申請專利範圍第1項所述之方法,其中該第二 介電層爲氮化砂或氧化砂其中一種。 5·如申請專利範圍第]項所述之方法,其中該第三 導電層材質包括砍化鎢。 12 (請先W讀背面之注意事項ί填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0父297公瘦)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/189,066 US6033966A (en) | 1998-11-09 | 1998-11-09 | Method for making an 8-shaped storage node DRAM cell |
Publications (1)
Publication Number | Publication Date |
---|---|
TW456000B true TW456000B (en) | 2001-09-21 |
Family
ID=22695776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106107A TW456000B (en) | 1998-11-09 | 1999-04-16 | Method for making an 8-shaped storage node DRAM cell |
Country Status (2)
Country | Link |
---|---|
US (1) | US6033966A (zh) |
TW (1) | TW456000B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6103588A (en) * | 1998-07-24 | 2000-08-15 | Vanguard International Semiconductor Corporation | Method of forming a contact hole in a semiconductor device |
US6268246B1 (en) * | 1998-09-21 | 2001-07-31 | Texas Instruments Incorporated | Method for fabricating a memory cell |
US6335237B1 (en) | 2000-03-03 | 2002-01-01 | Micron Technology, Inc. | Methods of forming capacitor and bitline structures |
US20080113483A1 (en) * | 2006-11-15 | 2008-05-15 | Micron Technology, Inc. | Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003168B1 (ko) * | 1993-05-19 | 1997-03-14 | 삼성전자 주식회사 | 반도체 메모리장치의 커패시터 제조방법 |
US5712202A (en) * | 1995-12-27 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method for fabricating a multiple walled crown capacitor of a semiconductor device |
US5710073A (en) * | 1996-01-16 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method for forming interconnections and conductors for high density integrated circuits |
US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
-
1998
- 1998-11-09 US US09/189,066 patent/US6033966A/en not_active Expired - Fee Related
-
1999
- 1999-04-16 TW TW088106107A patent/TW456000B/zh active
Also Published As
Publication number | Publication date |
---|---|
US6033966A (en) | 2000-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451321B (en) | Methods of forming self-aligned contact structures in semiconductor integrated circuit devices | |
US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
TW439202B (en) | Method for forming a self aligned contact in a semiconductor device | |
TW405165B (en) | Method for producing a self-aligned contact | |
TW390027B (en) | A method for fabricating DRAM cell capacitor | |
TW320761B (en) | Manufacturing method of high density DRAM with cylindrical stack capacitor | |
JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
TW456000B (en) | Method for making an 8-shaped storage node DRAM cell | |
TW479328B (en) | Method for manufacturing a self-aligned stacked storage node DRAM cell | |
US5763304A (en) | Method for manufacturing a capacitor with chemical mechanical polishing | |
TW463247B (en) | Semiconductor device and method for fabricating the same | |
TW426961B (en) | Fabrication method of node contact hole opening | |
JPH1140766A (ja) | 半導体装置、dram、フラッシュメモリ、およびその製造方法 | |
US5830792A (en) | Method of making a stack capacitor in a DRAM cell | |
TW395050B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
TW473934B (en) | Manufacturing method of DRAM cell | |
JPH04336464A (ja) | 半導体記憶装置の製造方法 | |
KR100296915B1 (ko) | 반도체 소자의 캐패시터 제조방법_ | |
TW445637B (en) | Manufacturing method for semiconductor device | |
TW386306B (en) | Process for increasing surface area of capacitance and structure of such a capacitance | |
TW311255B (en) | Improved manufacturing method of stack capacitor | |
TW552673B (en) | A method of fabricating a semiconductor device | |
TW541667B (en) | Crown-type capacitor of high-density DRAM | |
TW387104B (en) | Fabrication method of high-density DRAM cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |