TW454195B - Arrangement and method to store the test-result obtained with a BIST-circuit - Google Patents

Arrangement and method to store the test-result obtained with a BIST-circuit Download PDF

Info

Publication number
TW454195B
TW454195B TW088110452A TW88110452A TW454195B TW 454195 B TW454195 B TW 454195B TW 088110452 A TW088110452 A TW 088110452A TW 88110452 A TW88110452 A TW 88110452A TW 454195 B TW454195 B TW 454195B
Authority
TW
Taiwan
Prior art keywords
test
circuit
stored
sense amplifier
bist
Prior art date
Application number
TW088110452A
Other languages
English (en)
Inventor
Florian Schamberger
Hans-Jurgen Krasser
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW454195B publication Critical patent/TW454195B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（/) 本發明偽關於一種以内建式自動測試（B I S T )電路對一 種半導體晶Μ (其具有一種記憶元件）所測得之測試結果 儲存時所用之配置和方法。 積體電路和特殊之記憶元件（其製作在半導髏晶Μ中） 習知方式是藉肋於BIST電路（BIST = Built-In-Seif-Test)來測 試其功 能性。 其結果 （其 在此種 研究中 是藉肋 於半導髏晶片中所含有之BIST電路來獲得）是儲存在半導 體晶片之其它SRAM(Static RAM)中。換言之，目前仍有 SRAH另外設置在半導體晶片上，以便在例如這些結果在 一糸列之潮試結束之前被讀出之前可儲存此種由BIST電 路所測得之測試結果。 上逑此種額外之SRAM在記憶體晶片上需要空間，這種 空間因此不能用於其它目的〇测試結果之外部儲存方式 幾乎是沒有好處的，這是因為這樣露要額外之費用，其 原因是：外部之S R A M S須特別地進行接觸及連接。 本發明之目的是提供一種配置及方法以便儲存此種由 BIST電路所測得之測試結果，藉本發明則不需其它之空 間需求或外部之記億元件卽可儲存這些測試結果。 依據本發明，上述目的在本文開頭所述技蕤之配置和 方法中是以下逑方式達成：潮試結果儲存在記憶元件本 身之讀出放大器中。B I S T電路用之測試程式亦可存放在 此種讀出放大器中。 換言之，本發明使用此種製作在半導體晶片中之記憶 元件之已存在之讀出放大器來儲存B I S T電路之測試結果。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------I --------訂-------- (請先閱讀背面之注意事項再填寫本頁)
:部Z省之大疗上 下·5,箭 果體 以是 束一點 式外U節U放Μ存 如4.60如 結S&ΑΗ果1¾結ii節 方¾^可S出構ill明3.0W), Μ半SR結 試中體 之中憶是ST讀 可 說 2r 能 .测在 之試 e測1億 同身己於Is之SJ即 單 列M功 之置 殊測HS之片記 不本2§。"在^1用 ^ 陣W其 得設 特種“列晶各 全 Η 中果諸存)f費 式 胞 U 試.. 測^ 種此Jif条體中 完晶 結Μ已al之 _ 單所Μ 此，H j#其 Μ體 『試 S 在tr外 。。體.來 中SR要之 在半， ag I u -¾" 技導測 Μ 存 e 額 明圔憶 ？ ？ 試種。需反、，可在的 咖陌 R nu 演 ( 青 前半 |之3儲<要 說塊記_?=路 測此部不 。?|便須利 先在^路之是用需 作方 βι 電 種 ，外 ，果肖以料有 之作電它果專不 來之 4 —ST此中片中結:0中，資別~ *1^1 TL Ίίτ ΐ Ι^Ί 4ϋ * It 前製PS其結非是 式置有 mb 在Af晶法試(r6之特 目可以BT需試之要 圖配含II.由 7SR在方測列器果是- 和其II存不測件主 據之如 Μ Μ 路之置或之陣大結式 »i\^a分 種islth儲，，元 ，te明例)5是 電殊配置 7 胞放試方 1 ΐ ί,便 S 之億即 。#發1”列ST待或配路單出測述 -Jt -¾^ Γ T. 用 s = 以：反記，果下本 H r 陣 B 種中之電體讀若上 採用 h 器間。是的結以 晶 U 胞。止一身明ST憶之。則 明不 大空果於能試明圖體列單示為在本發BI記4)出 ’ 發明丨故之結，可測發1 導陣體所前存 1 本存在列讀理 本發可出大試中是之本第半些憶 8 目儲片在儲存.陣後處 本亦讀煆測器式逑 這記頭 是晶 便儲胞之步 s s Q7U 1"請#皆·明示 trrAt提之------------1 "本“<^變更贫質内-是否^予修瓜。 經濟部智慧財產局員工消費合作社印製 _________ I τ ih ^^1 ,= ^^1 T-s ^^1 HI I— a^i ^fv n fl * -1- ^^1 ^^1 I ^1.J4 n^ 1^1 I 1 1^1 f— n I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A彳覘格（210 X 297公釐） A7 B7 ‘五、發明說明（3) 是用作暫存器。 在本發明之配置或方法中，在半導體晶}4 1上不需額 外之空間以便儲存此種由B I S T電路所測得之測試结果。 反之，此種測試結果是以和目前之先前技藝不同之方式 而存放在恰巧不是由B I S T電路所測試之記镱體單胞陣列 之讀出放大器中。在相關之記憶體單胞陣列测試結束之 後可讀出另一記憶體單胞陣列之儲存此測試結果之讀出 放大器之内容。 因此，上逑間題已發現一種完全非專用（n e u t r a U平 面之解決方式：不需額外之S R A M s，反之，測試結果可 藉肋於現有之可能之媒體而儲存》 符號之説明 】........半導體晶片 2,3,4,5......記憶體單胞陣列 6 ......讀出放大器列 7 ......B I S T -電路 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 454195 A8 B8 C8 D8 六、申請專利範圍 1 . 一種以内建式自動測試（B I S T )電路（7 )對一種半導體 晶Η ( 1)所測得之測試結果儲存時所用之配置，半導 體晶Η ( 1 )則具有記憶元件（2，3 , 4，5 ),此種配置之 特徵為：測試結果可儲存在記億元件本身之讀出放大 器（6)中D 2.如申謓專利範圍第1項之配置，其中此ΒΙέΤ電路（7) 用之測試程式可儲存在讀出放大器（6 )中。 3 . —種以内建式自動測試（Β I S Τ )電路（7 )對一種半導體 晶Η ( 1 )所測得之測試結果儲存時所用之方法，半導 體晶H ( U則具有記憶元件（2 , 3，4 , 5 ),此種方法之 特擻為：測試结果是儲存在記憶元件U , 3 , 4，5 )之讀 出放大器（6 )中。 4 .如申請專利範圍第3項之方法，其中此Β I S Τ電路（7 ) 用之測試程式可儲存在讀出放大器（6)中。 5. —種製作在半導體晶片（1)中之記億元件（2,3,4, 5)之 讀出放大器（6)之應用，其可用來儲存BIST電路（7)之 測試結果及/或_試程式。 (請先閱讀背面之注意事項再填寫本頁) ;' ! 1 I I I 訂---lull 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088110452A 1998-07-14 1999-06-22 Arrangement and method to store the test-result obtained with a BIST-circuit TW454195B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19831572A DE19831572A1 (de) 1998-07-14 1998-07-14 Anordnung und Verfahren zum Speichern der mit einer BIST-Schaltung erhaltenen Testergebnisse

Publications (1)

Publication Number Publication Date
TW454195B true TW454195B (en) 2001-09-11

Family

ID=7874035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110452A TW454195B (en) 1998-07-14 1999-06-22 Arrangement and method to store the test-result obtained with a BIST-circuit

Country Status (4)

Country Link
US (1) US6557130B1 (zh)
EP (1) EP0974847B1 (zh)
DE (2) DE19831572A1 (zh)
TW (1) TW454195B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037794A1 (de) 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
DE10334801B3 (de) * 2003-07-30 2005-01-27 Infineon Technologies Ag Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung
US7251757B2 (en) * 2003-12-02 2007-07-31 International Business Machines Corporation Memory testing
FI20055243L (fi) * 2005-05-20 2006-11-21 Paroc Group Oy Ab Putkieristyskouru ja menetelmä sen valmistamiseksi
US20070180339A1 (en) * 2006-01-31 2007-08-02 Carli Connally Handling mixed-mode content in a stream of test results

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457696A (en) * 1991-08-08 1995-10-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having internal test circuit
US5553082A (en) * 1995-05-01 1996-09-03 International Business Machines Corporation Built-in self-test for logic circuitry at memory array output
JP3552175B2 (ja) * 1995-05-17 2004-08-11 株式会社アドバンテスト フェイルメモリ装置
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
US5568437A (en) * 1995-06-20 1996-10-22 Vlsi Technology, Inc. Built-in self test for integrated circuits having read/write memory
JP3175603B2 (ja) * 1996-09-20 2001-06-11 日本電気株式会社 半導体集積回路装置
US5742614A (en) * 1996-11-25 1998-04-21 Texas Instruments Incorporated Apparatus and method for a variable step address generator
TW374951B (en) * 1997-04-30 1999-11-21 Toshiba Corp Semiconductor memory
US5764655A (en) * 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
US6163862A (en) * 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP4204685B2 (ja) * 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置

Also Published As

Publication number Publication date
EP0974847B1 (de) 2003-06-04
EP0974847A3 (de) 2000-12-20
DE19831572A1 (de) 2000-01-20
EP0974847A2 (de) 2000-01-26
US6557130B1 (en) 2003-04-29
DE59905800D1 (de) 2003-07-10

Similar Documents

Publication Publication Date Title
TW527714B (en) Semiconductor device and memory module
TW466499B (en) On chip data comparator with variable data and compare result compression
EP1706751B1 (en) High sensitivity magnetic built-in current sensor
TW462050B (en) Write-/read-architecture for MRAM
JPS6373554A (ja) デジタル信号記憶装置
US7697322B2 (en) Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module
EP1288964A3 (en) Non-volatile semiconductor memory
TW446952B (en) Circuit-arrangement with temperature dependent semiconductor element test and repair logic
KR910010534A (ko) 반도체 기억장치의 용장회로
TW454195B (en) Arrangement and method to store the test-result obtained with a BIST-circuit
ATE117457T1 (de) Integrierter halbleiterspeicher vom typ dram und verfahren zu seinem testen.
KR920010622A (ko) 반도체집적회로장치
ATE407429T1 (de) Bezüglich tastverhältnis effiziente sram- zellenprüfung
DE69909926D1 (de) Nichtflüchtige Speicheranordnung und Verfahren zu ihrer Prüfung
WO2001086660A8 (en) Integrated circuit containing sram memory and method of testing same
KR850002636A (ko) 전하전송형 전압증폭부를 가진 반도체 메모리
KR920010624A (ko) 반도체기억장치
TW493176B (en) Integrated dynamic semiconductor-memory with redundant unit of memory-cells and its self-reparation method
TW200949274A (en) Method and circuit for testing a multi-chip package
JP2004221463A (ja) 磁気メモリ装置
US6693447B1 (en) Configuration for identifying contact faults during the testing of integrated circuits
TW374931B (en) Semiconductor memory device
KR900003886A (ko) 반도체 메모리 장치
US20070058481A1 (en) MRAM Internal Clock Pulse Generation with an ATD Circuit and the Method Thereof
TW301746B (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees