JP3175603B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3175603B2 JP3175603B2 JP25011496A JP25011496A JP3175603B2 JP 3175603 B2 JP3175603 B2 JP 3175603B2 JP 25011496 A JP25011496 A JP 25011496A JP 25011496 A JP25011496 A JP 25011496A JP 3175603 B2 JP3175603 B2 JP 3175603B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- time
- power
- count
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/835—Timestamp
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に製造情報、運用状況、障害発生情報等を容
易に確認できる半導体集積回路装置に関する。
に関し、特に製造情報、運用状況、障害発生情報等を容
易に確認できる半導体集積回路装置に関する。
【０００１】
【従来の技術】一般に、半導体集積回路チップ（ＬＳ
Ｉ）には、そのＬＳＩの製造番号等がチップの表面に記
入されている。また表面に書ききれない詳細な情報、例
えばそのＬＳＩの電気的特性、および遅延等の特性等
は、別途ファイルにして管理する必要があった。このＬ
ＳＩを実際のシステムに組み込んだ場合、チップの表面
は見えなくなってしまうため、ファイルによる管理のみ
となる。これらのＬＳＩを組み込んだシステムにおいて
障害が発生した場合、システム保守管理者は障害ＬＳＩ
を特定した後、上記ファイルに、障害が発生した事を人
手により書き込む必要がある。また、特定のＬＳＩに対
して障害が頻発するとシステムより取り出して交換する
必要があり、交換されたＬＳＩは解析部門により障害内
容を解析する必要がある。この場合、システム保守管理
者が障害内容を報告書としてＬＳＩと共に送る必要があ
る。この際に、該ＬＳＩの通電時間情報も必要となるた
め、システム保守管理者は上記通電時間に関しても管理
する必要がある。
Ｉ）には、そのＬＳＩの製造番号等がチップの表面に記
入されている。また表面に書ききれない詳細な情報、例
えばそのＬＳＩの電気的特性、および遅延等の特性等
は、別途ファイルにして管理する必要があった。このＬ
ＳＩを実際のシステムに組み込んだ場合、チップの表面
は見えなくなってしまうため、ファイルによる管理のみ
となる。これらのＬＳＩを組み込んだシステムにおいて
障害が発生した場合、システム保守管理者は障害ＬＳＩ
を特定した後、上記ファイルに、障害が発生した事を人
手により書き込む必要がある。また、特定のＬＳＩに対
して障害が頻発するとシステムより取り出して交換する
必要があり、交換されたＬＳＩは解析部門により障害内
容を解析する必要がある。この場合、システム保守管理
者が障害内容を報告書としてＬＳＩと共に送る必要があ
る。この際に、該ＬＳＩの通電時間情報も必要となるた
め、システム保守管理者は上記通電時間に関しても管理
する必要がある。
【０００２】
【発明が解決しようとする課題】上述したように、従来
は、ＬＳＩがシステムに組み込まれた後はＬＳＩと１対
１対応したファイルにより管理する必要がある。管理す
るためにはどうしても人手が入ってきてしまうため、ミ
スが発生しやすくなる。さらに、上述したように、チッ
プの表面に書かれている情報を見るのは非常に手数がか
かるため実用的でない。従って、ＬＳＩをシステムに組
み込んだ場合は、どの位置に、いつの時期に製造され
た、どのような特性のＬＳＩを組み込んだのかシステム
毎にファイルを管理する必要がある。
は、ＬＳＩがシステムに組み込まれた後はＬＳＩと１対
１対応したファイルにより管理する必要がある。管理す
るためにはどうしても人手が入ってきてしまうため、ミ
スが発生しやすくなる。さらに、上述したように、チッ
プの表面に書かれている情報を見るのは非常に手数がか
かるため実用的でない。従って、ＬＳＩをシステムに組
み込んだ場合は、どの位置に、いつの時期に製造され
た、どのような特性のＬＳＩを組み込んだのかシステム
毎にファイルを管理する必要がある。
【０００３】また、システムで障害が発生した場合、障
害履歴を人手で、またはシステムの保守装置により自動
的に、記録している。障害多発によりＬＳＩを抜き出し
て、これを解析部門で解析する場合、システムの保守装
置からの障害情報を各ＬＳＩ毎に編集して該ＬＳＩに添
付して送付する必要がある。ここにおいて人手の作業が
入り、ミスが発生する可能性があり、また、障害情報の
編集作業にかなりの手数がかかる。また解析に必要な通
電時間の情報は、ＬＳＩの乗せ変え、ＬＳＩを組み込ん
でいるカードの乗せ換え等が発生するため、システムで
統一して管理することが不可能である。
害履歴を人手で、またはシステムの保守装置により自動
的に、記録している。障害多発によりＬＳＩを抜き出し
て、これを解析部門で解析する場合、システムの保守装
置からの障害情報を各ＬＳＩ毎に編集して該ＬＳＩに添
付して送付する必要がある。ここにおいて人手の作業が
入り、ミスが発生する可能性があり、また、障害情報の
編集作業にかなりの手数がかかる。また解析に必要な通
電時間の情報は、ＬＳＩの乗せ変え、ＬＳＩを組み込ん
でいるカードの乗せ換え等が発生するため、システムで
統一して管理することが不可能である。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
装置は、通常の論理回路領域と、少なくとも製造番号を
記憶した不揮発性記憶部と、前記不揮発性記憶部に外部
から情報を書き込むための入力端子と、前記不揮発性記
憶部の内容を外部に読み出すための出力端子とを備え
る。
装置は、通常の論理回路領域と、少なくとも製造番号を
記憶した不揮発性記憶部と、前記不揮発性記憶部に外部
から情報を書き込むための入力端子と、前記不揮発性記
憶部の内容を外部に読み出すための出力端子とを備え
る。
【０００５】上記不揮発性記憶部は、さらに、上記論理
回路領域の測定結果に関する情報を記憶する。
回路領域の測定結果に関する情報を記憶する。
【０００６】本発明の他の半導体集積回路装置は、通常
の論理回路領域と、不揮発性記憶手段と、外部の電源切
断を示す信号に応答してカウント動作を停止するととも
にその時のカウント値を前記不揮発性記憶手段に記憶
し、外部の電源投入を示す信号に応答して前記不揮発性
記憶手段に記憶された前記カウント値を初期値としてカ
ウント動作を開始する電源投入時間カウント手段と、前
記不揮発性記憶手段の内容を外部に読み出すための出力
端子とを備える。
の論理回路領域と、不揮発性記憶手段と、外部の電源切
断を示す信号に応答してカウント動作を停止するととも
にその時のカウント値を前記不揮発性記憶手段に記憶
し、外部の電源投入を示す信号に応答して前記不揮発性
記憶手段に記憶された前記カウント値を初期値としてカ
ウント動作を開始する電源投入時間カウント手段と、前
記不揮発性記憶手段の内容を外部に読み出すための出力
端子とを備える。
【０００７】本発明のさらに他の半導体集積回路装置
は、少なくとも一つの論理ブロックと、前記論理ブロッ
クでエラーが発生した場合、該エラーに関する情報を記
憶する不揮発性記憶手段と、前記不揮発性記憶手段の内
容を外部に読み出すための出力端子とを備える。本装置
は、さらに、外部の電源切断を示す信号に応答してカウ
ント動作を停止するとともにその時のカウント値を上記
不揮発性記憶手段に記憶し、外部の電源投入を示す信号
に応答して上記不揮発性記憶手段に記憶された上記カウ
ント値を初期値としてカウント動作を開始する電源投入
時間カウント手段を備え、上記エラー発生時に上記不揮
発性記憶手段に上記カウント手段のカウント値を記憶す
る。
は、少なくとも一つの論理ブロックと、前記論理ブロッ
クでエラーが発生した場合、該エラーに関する情報を記
憶する不揮発性記憶手段と、前記不揮発性記憶手段の内
容を外部に読み出すための出力端子とを備える。本装置
は、さらに、外部の電源切断を示す信号に応答してカウ
ント動作を停止するとともにその時のカウント値を上記
不揮発性記憶手段に記憶し、外部の電源投入を示す信号
に応答して上記不揮発性記憶手段に記憶された上記カウ
ント値を初期値としてカウント動作を開始する電源投入
時間カウント手段を備え、上記エラー発生時に上記不揮
発性記憶手段に上記カウント手段のカウント値を記憶す
る。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００９】図１は本発明の実施の形態を示す図であ
る。ＬＳＩ１は通常の論理（ロジック）エリア２と、履
歴保持回路４とから構成される。履歴保持回路４中には
不揮発性記憶領域３が設けられており、ＬＳＩ１に供給
される電源が切られた後でも不揮発性記憶領域３に記憶
されたデータは保持される。本実施の形態ではＥＥＰＲ
ＯＭを使用しているが、当然ながら他の不揮発性記憶素
子、例えば、フラッシュＲＡＭ等を使用することも可能
であることは言うまでもない。
る。ＬＳＩ１は通常の論理（ロジック）エリア２と、履
歴保持回路４とから構成される。履歴保持回路４中には
不揮発性記憶領域３が設けられており、ＬＳＩ１に供給
される電源が切られた後でも不揮発性記憶領域３に記憶
されたデータは保持される。本実施の形態ではＥＥＰＲ
ＯＭを使用しているが、当然ながら他の不揮発性記憶素
子、例えば、フラッシュＲＡＭ等を使用することも可能
であることは言うまでもない。
【００１０】ＬＳＩ１は、ＬＳＩ１の製造終了後に製造
番号、ＬＳＩ特性等を外部情報入力端子５から履歴保持
回路４中のＥＥＰＲＯＭ３に書き込む。ＬＳＩ１が出荷
され装置に組み込まれた後、システムが履歴情報出力端
子６から製造時のデータを取り出すことが可能である。
これによりシステムではどのような特性のＬＳＩが実装
されているのかが瞬時に判明する。次にシステム運用時
において障害が発生した場合、ロジックエリア２よりエ
ラー信号を受信して、ロジックエリア内のエラー情報を
履歴保持回路４を通しＥＥＰＲＯＭ３に書き込む。
番号、ＬＳＩ特性等を外部情報入力端子５から履歴保持
回路４中のＥＥＰＲＯＭ３に書き込む。ＬＳＩ１が出荷
され装置に組み込まれた後、システムが履歴情報出力端
子６から製造時のデータを取り出すことが可能である。
これによりシステムではどのような特性のＬＳＩが実装
されているのかが瞬時に判明する。次にシステム運用時
において障害が発生した場合、ロジックエリア２よりエ
ラー信号を受信して、ロジックエリア内のエラー情報を
履歴保持回路４を通しＥＥＰＲＯＭ３に書き込む。
【００１１】次に図２および図３を参照して本実施の形
態の動作について説明する。図２は履歴保持回路４の詳
細を示す図である。
態の動作について説明する。図２は履歴保持回路４の詳
細を示す図である。
【００１２】製造時の特性データ等は外部情報入力端子
５を通してＥＥＰＲＯＭ７に書き込まれる。図３に示す
ように、この時の書き込み領域は、ＥＥＰＲＯＭ７のア
ドレスの０番地から（Ａ−１）番地までとする。データ
の書き込みは、アドレスをライトアドレスレジスタ１６
に設定することにより行なわれる。製造時のデータを書
き込まれたＬＳＩ１は出荷されシステムに組み込まれ
る。製造時のデータは、システム側からは、アドレス０
〜（Ａ−１）をリードアドレスレジスタ１７に順次設定
することによりシステムに組み込まれた状態で履歴情報
出力端子６から読み出すことができる。
５を通してＥＥＰＲＯＭ７に書き込まれる。図３に示す
ように、この時の書き込み領域は、ＥＥＰＲＯＭ７のア
ドレスの０番地から（Ａ−１）番地までとする。データ
の書き込みは、アドレスをライトアドレスレジスタ１６
に設定することにより行なわれる。製造時のデータを書
き込まれたＬＳＩ１は出荷されシステムに組み込まれ
る。製造時のデータは、システム側からは、アドレス０
〜（Ａ−１）をリードアドレスレジスタ１７に順次設定
することによりシステムに組み込まれた状態で履歴情報
出力端子６から読み出すことができる。
【００１３】次に、システムが運用されている間に障害
が発生すると、ロジックエリア２内に設けられた複数の
論理ブロックのいずれかより障害信号（エラー信号）が
発生する。エラー信号はエラー信号保持レジスタ１１〜
１３に一旦保持された後、ＬＳＩ内障害発生信号２１と
してシステムに対して障害の発生を知らせる。このＬＳ
Ｉ内障害発生信号２１はＥＥＰＲＯＭ７にライトイネー
ブル（書き込み指示）信号として供給され、この結果、
エラー信号が発生したときのエラー信号保持レジスタ１
１〜１３の値がＥＥＰＲＯＭ７に書き込まれる。これに
よりエラーが発生した時点の各論理ブロックにおけるエ
ラー発生状況がＥＥＰＲＯＭ７に登録されることとな
る。また、ＬＳＩ内障害発生信号２１が発生したときに
はタイマー１４の値もＥＥＰＲＯＭ７に保持される。タ
イマー１４はＬＳＩ１が実装されてからの通算の通電時
間を測定しているため、ＥＥＰＲＯＭ７にはエラー発生
状況と発生したときの通算通電時間が記憶されることに
なる。
が発生すると、ロジックエリア２内に設けられた複数の
論理ブロックのいずれかより障害信号（エラー信号）が
発生する。エラー信号はエラー信号保持レジスタ１１〜
１３に一旦保持された後、ＬＳＩ内障害発生信号２１と
してシステムに対して障害の発生を知らせる。このＬＳ
Ｉ内障害発生信号２１はＥＥＰＲＯＭ７にライトイネー
ブル（書き込み指示）信号として供給され、この結果、
エラー信号が発生したときのエラー信号保持レジスタ１
１〜１３の値がＥＥＰＲＯＭ７に書き込まれる。これに
よりエラーが発生した時点の各論理ブロックにおけるエ
ラー発生状況がＥＥＰＲＯＭ７に登録されることとな
る。また、ＬＳＩ内障害発生信号２１が発生したときに
はタイマー１４の値もＥＥＰＲＯＭ７に保持される。タ
イマー１４はＬＳＩ１が実装されてからの通算の通電時
間を測定しているため、ＥＥＰＲＯＭ７にはエラー発生
状況と発生したときの通算通電時間が記憶されることに
なる。
【００１４】ＥＥＰＲＯＭ７にはエラーが発生する毎に
エラー発生状況と通電時間タイマーの値が登録される。
このため、ライトアドレスレジスタ１６は毎回エラー情
報が書き込まれる毎にインクリメントされる必要があ
る。
エラー発生状況と通電時間タイマーの値が登録される。
このため、ライトアドレスレジスタ１６は毎回エラー情
報が書き込まれる毎にインクリメントされる必要があ
る。
【００１５】最後に、電源投入時間カウント回路２２に
ついて説明する。カウント回路２２はタイマー１４を有
し、タイマー１４はシステムよりシステム電源が入った
ことを示すシステム電源ＯＮ信号１９を与えられるとカ
ウントアップを始める。タイマー１４は通電時間を測定
するためのものであるので０には戻らない。このために
カウントアップのタイミング（間隔）を非常に遅くする
必要がある。例えば、１秒間に＋１カウントアップされ
るカウンターを採用するとすれば、３年間動作させるた
めには、そのビット数を２７ビット程度にする必要があ
る。１秒間に１回カウントアップさせるためのトリガ信
号は同じＬＳＩ１内の通常のタイマー（システムタイマ
ー等システム運用中に停止しないカウンター）の適当な
ビット出力を利用する。
ついて説明する。カウント回路２２はタイマー１４を有
し、タイマー１４はシステムよりシステム電源が入った
ことを示すシステム電源ＯＮ信号１９を与えられるとカ
ウントアップを始める。タイマー１４は通電時間を測定
するためのものであるので０には戻らない。このために
カウントアップのタイミング（間隔）を非常に遅くする
必要がある。例えば、１秒間に＋１カウントアップされ
るカウンターを採用するとすれば、３年間動作させるた
めには、そのビット数を２７ビット程度にする必要があ
る。１秒間に１回カウントアップさせるためのトリガ信
号は同じＬＳＩ１内の通常のタイマー（システムタイマ
ー等システム運用中に停止しないカウンター）の適当な
ビット出力を利用する。
【００１６】システムを停止する場合、予めシステムよ
りシステム電源ＯＦＦ信号２０を受信することによりタ
イマー１４の値はＥＥＰＲＯＭ１５に書き込まれる。次
に電源が投入されると、システム電源ＯＮ信号によりＥ
ＥＰＲＯＭ１５に保持されていた前回のタイマー値がタ
イマー１４にロードされ、その値からカウントアップが
開始される。これにより電源投入時間カウント回路２２
では通電時間の積算をカウントすることが可能となる。
りシステム電源ＯＦＦ信号２０を受信することによりタ
イマー１４の値はＥＥＰＲＯＭ１５に書き込まれる。次
に電源が投入されると、システム電源ＯＮ信号によりＥ
ＥＰＲＯＭ１５に保持されていた前回のタイマー値がタ
イマー１４にロードされ、その値からカウントアップが
開始される。これにより電源投入時間カウント回路２２
では通電時間の積算をカウントすることが可能となる。
【００１７】
【発明の効果】以上説明したように、本発明には、製造
時の製造番号およびＬＳＩ特性データ等を不揮発性記憶
素子に記憶させることにより、システム実装後において
も各ＬＳＩの製造時の状況および特性のデータを簡単に
取り出すことができるという効果がある。これによりシ
ステムにおいての障害発生等における解析および対応案
検討に役立つ。また、障害が発生した場合、障害発生状
況および障害発生時間（通電時間を基準とする）が不揮
発性記憶素子に記憶されているため、ＬＳＩ故障原因解
析のためＬＳＩを抜き出して単独に解析する場合におい
て、故障時の情報が正確に素早く取り出せるという効果
も本発明にはある。
時の製造番号およびＬＳＩ特性データ等を不揮発性記憶
素子に記憶させることにより、システム実装後において
も各ＬＳＩの製造時の状況および特性のデータを簡単に
取り出すことができるという効果がある。これによりシ
ステムにおいての障害発生等における解析および対応案
検討に役立つ。また、障害が発生した場合、障害発生状
況および障害発生時間（通電時間を基準とする）が不揮
発性記憶素子に記憶されているため、ＬＳＩ故障原因解
析のためＬＳＩを抜き出して単独に解析する場合におい
て、故障時の情報が正確に素早く取り出せるという効果
も本発明にはある。
【図１】本発明の実施の形態を示す図である。
【図２】図１における履歴保持回路の詳細を示す図であ
る。
る。
【図３】図２におけるＥＥＰＲＯＭ７の記憶領域の内容
を示す図である。
を示す図である。
１ ＬＳＩ ２ 論理エリア ４ 履歴保持回路 ５ 外部情報入力端子 ６ 履歴情報出力端子 ７ ＥＥＰＲＯＭ
Claims (3)
- 【請求項１】 通常の論理回路領域と、 不揮発性記憶手段と、 外部の電源切断を示す信号に応答してカウント動作を停
止するとともにその時のカウント値を前記不揮発性記憶
手段に記憶し、外部の電源投入を示す信号に応答して前
記不揮発性記憶手段に記憶された前記カウント値を初期
値としてカウント動作を開始する電源投入時間カウント
手段と、 前記不揮発性記憶手段の内容を外部に読み出すための出
力端子とを備えたことを特徴とする半導体集積回路装
置。 - 【請求項２】 少なくとも一つの論理ブロックを有する
論理回路領域と、 第１の不揮発性記憶手段と、 外部の電源切断を示す信号に応答してカウント動作を停
止するとともにその時のカウント値を第２の不揮発性記
憶手段に記憶し、外部の電源投入を示す信号に応答して
前記第２の不揮発性記憶手段に記憶された前記カウント
値を初期値としてカウント動作を開始する電源投入時間
カウント手段と、 前記第１の不揮発性記憶手段の内容を外部に読み出すた
めの出力端子とを備え、 前記第１の不揮発性記憶手段は、前記論理ブロックでエ
ラーが発生した場合、前記電源投入時間カウント手段の
示すカウント値と共に該エラーに関する情報を記憶する
ことを特徴とする半導体集積回路装置。 - 【請求項３】 少なくとも一つの論理ブロックと、 前記論理ブロックでエラーが発生した場合、該エラーに
関する情報を記憶する不揮発性記憶手段と、 前記不揮発性記憶手段の内容を外部に読み出すための出
力端子と、 外部の電源切断を示す信号に応答してカウント動作を停
止するとともにその時のカウント値を前記不揮発性記憶
手段に記憶し、外部の電源投入を示す信号に応答して前
記不揮発性記憶手段に記憶された前記カウント値を初期
値としてカウント動作を開始する電源投入時間カウント
手段とを備え、 前記エラー発生時に前記不揮発性記憶手段に前記カウン
ト手段のカウント値を記憶することを特徴とする半導体
集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25011496A JP3175603B2 (ja) | 1996-09-20 | 1996-09-20 | 半導体集積回路装置 |
| US08/933,397 US5872738A (en) | 1996-09-20 | 1997-09-19 | Semiconductor integrated circuit device for enabling easy confirmation of discrete information |
| AU38383/97A AU733608B2 (en) | 1996-09-20 | 1997-09-19 | Semiconductor integrated circuit device for enabling easy confirmation of discrete information |
| CA002216054A CA2216054C (en) | 1996-09-20 | 1997-09-19 | Semiconductor integrated circuit device for enabling easy confirmation of discrete information |
| EP97250285A EP0831401A1 (en) | 1996-09-20 | 1997-09-20 | Semiconductor integrated circuit device containing means for storing chip specific information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25011496A JP3175603B2 (ja) | 1996-09-20 | 1996-09-20 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098157A JPH1098157A (ja) | 1998-04-14 |
| JP3175603B2 true JP3175603B2 (ja) | 2001-06-11 |
Family
ID=17203044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25011496A Expired - Fee Related JP3175603B2 (ja) | 1996-09-20 | 1996-09-20 | 半導体集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5872738A (ja) |
| EP (1) | EP0831401A1 (ja) |
| JP (1) | JP3175603B2 (ja) |
| AU (1) | AU733608B2 (ja) |
| CA (1) | CA2216054C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6212482B1 (en) * | 1998-03-06 | 2001-04-03 | Micron Technology, Inc. | Circuit and method for specifying performance parameters in integrated circuits |
| DE19831572A1 (de) | 1998-07-14 | 2000-01-20 | Siemens Ag | Anordnung und Verfahren zum Speichern der mit einer BIST-Schaltung erhaltenen Testergebnisse |
| US6889299B1 (en) | 1999-04-27 | 2005-05-03 | Seiko Epson Corporation | Semiconductor integrated circuit |
| US6385739B1 (en) * | 1999-07-19 | 2002-05-07 | Tivo Inc. | Self-test electronic assembly and test system |
| US7066182B1 (en) | 2000-09-27 | 2006-06-27 | 3M Innovative Properties Company | Conformable adhesive wound closures |
| US7844747B2 (en) * | 2002-06-05 | 2010-11-30 | Stmicroelectronics, Inc. | Performance tuning using encoded performance parameter information |
| US6707699B1 (en) * | 2002-09-24 | 2004-03-16 | Infineon Technologies Aktiengesellschaft | Historical information storage for integrated circuits |
| JP2004303208A (ja) * | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 発振器とこれを用いた電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US572466A (en) * | 1896-12-01 | Egg-carrier | ||
| JPS5329419B2 (ja) * | 1973-06-25 | 1978-08-21 | ||
| JPH01100943A (ja) * | 1987-10-13 | 1989-04-19 | Nec Corp | マスタースライス方式の半導体集積回路装置 |
| JPH01214993A (ja) * | 1988-02-23 | 1989-08-29 | Nissan Motor Co Ltd | データ記憶装置 |
| US5511211A (en) * | 1988-08-31 | 1996-04-23 | Hitachi, Ltd. | Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions |
| JPH02245835A (ja) * | 1989-03-17 | 1990-10-01 | Fujitsu Ltd | パッケージ実稼動時間算出方式 |
| US5289113A (en) * | 1989-08-01 | 1994-02-22 | Analog Devices, Inc. | PROM for integrated circuit identification and testing |
| US5440305A (en) * | 1992-08-31 | 1995-08-08 | Crystal Semiconductor Corporation | Method and apparatus for calibration of a monolithic voltage reference |
| WO1995009424A1 (en) * | 1993-09-30 | 1995-04-06 | Macronix International Co., Ltd. | Automatic test circuitry with non-volatile status write |
-
1996
- 1996-09-20 JP JP25011496A patent/JP3175603B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-19 US US08/933,397 patent/US5872738A/en not_active Expired - Fee Related
- 1997-09-19 CA CA002216054A patent/CA2216054C/en not_active Expired - Fee Related
- 1997-09-19 AU AU38383/97A patent/AU733608B2/en not_active Ceased
- 1997-09-20 EP EP97250285A patent/EP0831401A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5872738A (en) | 1999-02-16 |
| CA2216054C (en) | 2000-11-28 |
| AU3838397A (en) | 1998-03-26 |
| AU733608B2 (en) | 2001-05-17 |
| JPH1098157A (ja) | 1998-04-14 |
| CA2216054A1 (en) | 1998-03-20 |
| EP0831401A1 (en) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812675A (en) | Security element circuit for programmable logic array | |
| JP3078530B2 (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| US7962682B2 (en) | Multi-module simultaneous program, erase test, and performance method for flash memory | |
| TWI496153B (zh) | 半導體記憶裝置及其ｉｄ碼及上位位址寫入方法 | |
| JP3175603B2 (ja) | 半導体集積回路装置 | |
| US6271675B1 (en) | Terminal contact-type IC card having terminal contact fault detector, IC card system using the IC card, and IC for the IC card | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| EP0615193A1 (en) | Memory card device | |
| JP3157932B2 (ja) | Ｉｃカード用インターフェース回路 | |
| US7623391B1 (en) | Data transfer verification systems and methods | |
| US20020027508A1 (en) | Power failure managing device and method for managing a power failure | |
| US20080093465A1 (en) | Smart card and method of testing smart card | |
| JP3597393B2 (ja) | データ記録再生装置 | |
| JP4267396B2 (ja) | 異常要因記憶回路 | |
| JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
| US6646915B2 (en) | Semiconductor device | |
| TWI514407B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
| KR20100054466A (ko) | 반도체 메모리 장치 및 그 특성 정보 처리 방법 | |
| US6791348B2 (en) | Digital overcurrent test | |
| JP4656063B2 (ja) | メモリカードの特定方法 | |
| JP2003099333A (ja) | フラッシュメモリ管理システム | |
| JP2692408B2 (ja) | 大規模集積回路における内蔵型診断回路 | |
| SU826416A1 (ru) | УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОР/^1АЦИИ В ПОЛУПРОВОДНИКОВЫЕ БЛОКИ ПОСТОЯННОЙ ПАМЯТИ1Изобретение относитс к вычислительной технике и может использоватьс при записи (программировании) информации в полу-. проводниковые блоки посто нной пам ти (микросхемы ППЗУ) и контроле этих блоков.Известно устройство дл записи информации в полупроводниковые блоки пам ти, содержащее блок управлени , выполненный на микропроцессоре, блок оперативной и посто нной пам ти, блок формирователей импульсов программировани , блок индикации и блок ввода информации. Это устройство обеспечивает запись информации с клавиатуры или с какого-либо внешнего устройства в^Еода и представл ет -собой по существу малую универсальную вычислительную машину с программнЪш управлением [1] и [2].Недостатком его вл етс больща сложность и необходимость разработки под каждый новый тип блока пам ти кроме программного обеспечени еще и блоков электрического сопр жени интерфейсов.Другое устройство содержит блоки ввода и вывода информации, подключенные через входной буфер к информационным выводам узла фиксации блоков пам ти, адресные выводы которых через адресный буфер подключены к блоку адресации,, а выводы программировани и выборки подключены 5 соответственно к выходу узла программирующих импульсов узла распределител импульсов, входы которых подключены к блоку синхронизации [3].Недостаток этого устройства состоит в малрй функциональной возможности, так10 как оно не может кроме последовательной записи и последовательного контрол записанной информации выполн ть другие функции, что в целом снижает надежность' устройства.Наиболее близким техническим решением к предлагаемому вл етс устройство дл записи информации в полупроводниковые блоки посто нной пам ти, содержащее первый мультиплексор, первый информационный вход которого подключен к выходу бло-20 ка управлени внешним носителем информации, второй информационный вход которого соединен с информационным выходом пульта управлени , управл ющие выходы15 | |
| JPH0765592A (ja) | 不揮発性メモリ | |
| SU1405059A1 (ru) | Устройство дл контрол цифровых блоков |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |