451 200 A7 _ B7 五、發明説明（1 ) 本發明係關於一種半導體記憶體元件，尤其是，關於 —種具有資料遮革功能之半導體記攙體元件。 半導想記憶艘元件隨著電腦的發展而快速地發展，尤 其是，半導體記憶艎元件需要高速度、高集積度、多位元、 以及多群集。例如，對於多位元，可以同時地在一組半導 II記憶想晶片中讀出或者寫入16-位元或者32-位元，並且 對於多群集，資料以四個或者更多群集的位元組單位被讀 出或者被寫入》當在將16-位元資料寫入具有四個或者更 多群集的記憶髏元件之程序中，一預定位元並不需要被寫 入記憶艎中。.亦即’該預定位元稱為被遮罩。此時，當在 控制資料之程序時該半導逋記憶饉元件需要遮革資料。為 了簡化資料控制，16-位元被分成一组上方8-位元和一組 下方8-位元《用以控制上方8_位元的信號被稱為一組上方 資料入/出遮罩（UDQM)，並且用以控制下方8-位元的信號 被稱為一組下方資料入/出遮罩（LDQM)。 經濟部4r慧財產局貝工消費合作杜印製 第1圊是具有習見資料遮罩功能的一種半導醴記憶艘 元件的部分方塊圖〇在第1圓中，用以讀取或者寫入8_位 元資料的一组半導體記憶體元件10包含用以讀取和寫入下 方4-位元的一組下方位元部分丨丨以及用以讀取和寫入上方 4·位元的一組上方位元部分13 ^下方位元部分11包含：用 以輸入或者輪出下方4-位元的下方輪入/輸出驅動器和等 化器21 ;連接到下方輸入/輸出堪動器和等化器21的一對 下方輸入/輸出線，LIO和LIOB ;第一至第四NMOS電晶體 31、32、33和34，它們的汲極連接到各LIOB並且它們的 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） 4 51 2 0 0 A7 B7 五、發明説明（） 2 閘極分別地連接到控制信號LCSLO、LCSL1、LCSL2和 LCSL3 ;連接到第一NMOS電晶體31和第五NMOS電晶體35 的源極之一組第一感應放大器41 ;連接到第二NMOS電晶 體32和第六NMOS電晶通36的源極之一組第二感應放大器 43 ;連接到第三NMOS電晶體33和第七NMOS電晶體37的 源極之一組第三感應放大器45:連接到第四NMOS電晶體 34和第八NMOS電晶體38的源極之一組第四感應放大器 47 ;以及連接到第一至第四感應放大器41、43、45和47的 其它端點之一組記憶艘晶胞陣列49。 第一感應放大器41經由一組第一下方位元線lbl〇連 接到記憶體晶胞陣列49 ’第二感應放大器43經由一組第二 下方位元線LBL1連接到記憶體晶胞陣列49，第三感應放 大器45經由一組第三下方位元線LBL2連接到記憶體晶胞 陣列49,並且第四感應放大器47經由一組第四下方位元線 LBL3連接到記憶體晶胞陣列49。 上方位元部分13包含：一組上方輸入/輸出驅動器和 等化器51 ;連接到上方輸入/輸出驅動器和等化器21的一 對上方輸入/輸出線UIO和UIOB ;第九至第十二NMOS電 晶雅61、62、63和64，它們的汲極連接到各uiOB並且它 們的閘極分別地連接到控制信號UCSL0、UCSL1、UCSL2 和UCSL3 ;第十三至第十六nm〇S電晶體65、66、67和68， 匕們的波極連接到UIOB並且它們的閘極分別地連接到控 制信號UCSL0、UCSL1、UCSL2和UCSL3 ;連接到第九 NMOS電晶體61和第十三NMOS電晶體65的源極之一組第 本紙張尺度適用中國國家棣率（CNS ) A4規格（210x297公釐） ——.-------< II (請先Μ讀背面之注意^項再填寫本頁) 訂 經濟部智葸財產局員工消費合作社印製 1/ n I 4 51 20 0 A7 B7 五、發明説明（3 ) 五感應放大器71 ;連接到第十NMOS電晶饉62和第十四 NMOS電晶體66的源極之一組第六感應放大器73 ;連接到 第十一NMOS電晶體63和第十五NMOS電晶體67的源極之 一组第七感應放大器75;連接到第十二NMOS電晶體64和 第十六NMOS電晶體68的源極之一組第八感應放大器77 ; 以及連接到第五至第八感應放大器71、73、75和77的其它 端點之一组記憶體晶胞陣列79。 第五感應放大器71經由一組第一上方位元線UBL0連 接到記愫髏晶胞陣列79，第六感應放大器73經由一組第二 上方位元線UBL1連接到記憶體晶胞陣列79，第七感應放 大器75經由一組第三上方位元線UBL2連接到記憶體晶胞 陣列79，並且第八感應放大器77經由一組第四上方位元線 UBL3連接到記憶體晶胞陣列79 » 第2囷是第1圖所展示之下方輸入/輸出驅動器和等化 器21的一組電路圖，它包含：用以接收下方位元所組成的 一组資料信號DIN之一組第一反相器1〇1;用以接收一组 寫入順序信號PWR之一組第二反相器1〇3 ;用以接收DIN 和第二反相器103的輸出之一組第一NOR閘1〇5 ; —組第十 七NMOS電晶體109，它接收第一 NOR閘1〇5的輸出並且其 汲極連接到LIO ;被連接在第十七NMOS電晶艘1〇9和電源 供應電壓VDD之間的一組第一PM0S電晶體in ;具有其 輸出連接到第一 PM0S電晶體111的閘極之一组第三反相 器113，一组第二NOR閘107’它接收第一和第二反相器1〇1 和103的輸出並且連接到第三反相器Π3的輪入；一组第十 本板張尺度適用中两國家槺準（CNS > A4规！格（2丨0X297公釐} --- (請先《讀背面之注f項再填寫本頁) -Λν. 訂 經濟部智慧財產局員工消費合作社印製 i mm λ7 Β7 五、發明説明（4) 八NMOS電晶艎115 ’它具有其閘極連接到第二NOR閘107 的輸出，其源極接地，並且其汲極連接到LIOB ;被連接 在第十八NMOS電晶艟115和電壓源VDD之間的一組第二 PMOS電晶體117; —組第四反相器119,它具有其輸出連 接到第二PMOS電晶體117的閘極並且其輸入連接到第十 七NMOS電晶體109的閘極；被連接在LIO和LIOR之間的 一組第三PMOS電晶體121 ;被連接在LIO和VDD之間的一 組第四PMOS電晶體123 ;被連接在LIOB和電壓源VDD之 間的一組第五PMOS電晶體125 ;並且一組第五反相器 127，它具有其輸入連接到一組外界控制信號〖opr以及其 輸出連接到第三至第五PMOS電晶體121、123和125的閘 極。 第3®是第1圖所展示半導體元件之一種信號時序圖6 在上面的遮革半導體記憶艏元件1〇令，用以控制資料寫入 的CSL信號被分成用以控制下方位元的LCSL控制信號和 用以控制上方位元的UCSL控制信號。這導致當記憶體晶 胞陣列49和79容量增加時半導饉記憶體元件1〇所需的面積 增加。因此，半導體記憶體元件1〇的尺寸和生產成本增加。 本發明之一目的在提供一種晶片尺寸被減低之具有資料遮 罩功能的半導通記憶艟元件。 為了達成上述目的，本發明包含一組第一輸入/輸出 線對、一組第一輸入/輸出線驅動器、一組第一等化器、 第一切換元件、一組第一感應放大器、第一記憶體元件、 一組第二輪入/輸出線對、一組第二輸入/輸出驅動器、一 本紙張尺度逋用中國國家槺準（CNS > A4规格（210x297公釐） ~ ' (請先閲讀背面之注意事項再填寫本頁) ο. 、1Τ 經濟部智慧財產局員工消費合作社印製 A7 _B7__ 五、發明説明（5 ) 組第二等化器、第二切換元件、一組第二感應放大器、第 二記憶體元件、以及一組控制線。 第一輸入/輸出線對包含用以傳輸含有兩組或者更多 位元組的資料之下方位元组的一組輪入/輸出線和一组互 補輸入/輸出線。 連接到第一輸入/輸出線對之一端以便驅動第一輸入/ 輸出線對的第一輸入/輸出線驅動器。 被連接在第一輸入/輸出線對的輸入/輸出線和其互補 輸入/輸出線之間以便等化第一輸入/輸出線對的第一等化 器。 第一切換元件連接到第一輸入/輸出線對。 第一感應放大器連接到第一切換元件。 第一記憶艟元件連接到第一感應放大器。 由一組輪入/輸出線和一组互補輸入/輸出線組成而用 以傳輸資料的上方位元組之一組第二輸入/輸出線對。 連接到第二輪入/輸出線對之一端的第二輸入/輸出驅 動器驅動第二輸入/輸出線對。 被連接在第二輸入/輸出線對的輸入/輸出線和其互補 輸入/輸出線之間的第二等化器等化第二輸入/輸出線對。 第一切換元件連接到第二輸入/輸出線對。 第二感應放大器連接到第二切換元件。 第二記憶體元件連接到第二感應放大器。 連接到第一和第二切換元件的控制線控制第一和第二 切換元件的切換. 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐） (請先W讀背面之注^項再填寫本頁) AV. 經濟部智慧財產局貝工消費合作社印製 ^ 451200 ^ 經濟部智慧財產局貝工消費合作社印製 五、發明説明（6) 依據本發明’半導體記憶體元件的尺寸可被減低。 本發明的上述目的和優點將可從下面參考附圖之較佳 實施例的詳細說明而更明白，其中·· 第1圖是一種習見具有資料遮罩功能的半導體記憶體 元件的部分方塊圖； 第2田是第1圖所展示之下方輪入/輸出驅動器和等化 器的電路圖； 第3囷是第1圖所展示之半導體元件的信號時序圖； 第4圖是依據本發明具有資料遮罩功能的半導艟記憶 體元件的部分方塊圖； 第5圖是第4圏所展示之第一輸入/輸出驅動器的電路 圖； 第6圖是第4圖所展示之第一等化器實施例的電路圖； 第7圖是第4闽所展示之第_等化器另一實施例的電路 圖； 第8囷是第4圖所展示之第一感應放大器實施例的電路 圓；以及 第9圖是用以說明第4圈所展示電路的操作之時序闽。 參看第4圖’用以讀取和寫入8-位元資料的一組半導 嫌記憶體元件200被分成用以讀取和寫入下方4_位元的下 方位元部分211以及用以讀取和寫入上方4_位元的上方位 元部分213。在第4圖展示的半導髏記憶想元件2〇〇t，下 方位元和上方位元分別地由4_位元組成，但是，它們也可 以由8·位元，亦即，！位元組或者更多所組成。 本紙張从適用中卵家揉準（〇叫八4胁（21(^297公釐) -- (請先閱讀背面之注意事項再填寫本頁) ο衣· 訂
Hr C 4 512 0 0 A7 A7 B7 經濟部管慈財產局員工消費合作社印製 五、發明説明（7 ) 下方位元部分211包含：一組第一輸入/輸出軀動器 221，它連接到含有傳輸下方4-位元的一組輸入/輸出線LIO 和一组互補輸入/輪出線LIOB之一组第一輸入/輸出線對並 且驅動該第一輸入/輸出線對；被連接在LI〇和LIOB之間 用以等化其電壓位準之一組第一等化器223;具有端點連 接到第一輸入/輸出線對之第一至第四切換元件23卜233、 235和237;連接到第一至第四切換元件231、233、235和237 的相對端點之第一至第四感應放大器241、243、245和247 ; 以及連接到第一至第四感應放大器241、243、245和247的 相對端點之一組第一記億體晶胞陣列249。 第一感應放大器241經由一組第一下方位元線LBLO連 接到第一記憶體晶胞陣列249，第二感應放大器243經由一 組第二下方位元線LBL1連接到第一記憶艟晶胞陣列249 , 第三感應放大器245經由一組第三下方位元線LBL2連接到 第一記憶艎晶胞陣列249，以及第四感應放大器247經由一 組第四下方位元線LBL3連接到第一記憶體晶胞陣列249。 第一切換元件231是由第一和第二NMOS電晶逋301和 302組成，該等電晶艘具有它們的汲極分別地連接aLI0B 和LIO，它們的閘極連接到一組第一控制線，亦即，一組 第一行選擇線（CSL0)，並且它們的源極連接到第一感應放 大器241。 第二切換單元233是由第三和第四NM0S電晶體303和 304組成，該等電晶體具有它們的汲極分別地連接到LI0B 和LIO，它們的閘極連接到一組第二控制線CSL1，並且它 <請λ-閱讀背面之注意事項再4寫本I ) 本紙張尺度逋用中國國家橾牟（CNS > Α4規格（2〖〇Χ2奵公釐> -10· 4 51 20 0 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（8 ) 們的源極連接到第二感應放大器243 » 第三切換元件235是由第五和第六NMOS電晶體305和 306組成，該等電晶體具有它們的汲極分別地連接到LIOB 和UO，它們的閘極連接到一組第三控制線CSL2，並且它 們的源極連接到第三感應放大器245。 第四切換單元237是由第七和第八NMOS電晶體307和 308組成，該等電晶體具有它們的汲極分別地連接到LIOB 和LIO，它們的閘極連接到一組第四控制線CSL3，並且它 們的源極連接到第四感應放大器247。 上方位元部分213包含：用以驅動含有傳輸上方4-位 元的輸入/輸出線UIO和互補輸入/輸出線UIOB之一組第二 輸入/輸出線對的一組第二輸入/輸出驅動器251 ;被連接 在UIO和UIOB之間用以等化其電壓位準的一組第二等化 器253 ;具有它們的汲極連接到UIOB線之第五至第八切換 元件261、263、265和267 ;具有一組端點連接到切換元件 261、263、265和267的源極之第五至第八感應放大器27卜 273、275和277 ;以及連接到第五至第八感應放大器271 ' 273、275和277的其它端點之一組第二記憶體晶胞陣列 279 » 第五感應放大器271經由第一上方位元線TJBL0連接到 第二記憶體晶胞陣列279，第五感應放大器273經由第二上 方位元線UBL1連接到第二記憶體晶胞陣列279，第七感應 放大器275經由第三上方位元線UBL2連接到第二記憶體晶 胞陣列279，以及第八感應放大器277經由第四上方位元線 (請先W讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國固家橾隼（CNS > A4規格（210X297公釐} 4 51 2 0 0 A7 B7 五、發明説明（9 ) UBL3連接到第二記憶體晶胞陣列279。 第五切換元件261是由第九和第十NMOS電晶體309和 310組成，該等電晶體具有它們的汲極分別地連接到UI0B 和U10 ’它們的閘極連接到CSLO，並且它們的源極連接到 第五感應放大器271。 第六切換元件263是由第十一和第十二NMOS電晶髏 311和312組成，該等電晶體具有它們的汲極分別地連接到 UIOB和UIO ’它們的閘極連接到CSL1，並且它們的源極 連接到第六感應放大器273。 第七切換元件265是由第十三和第十四NMOS電晶體 313和314組成’該等電晶體具有它們的汲極分別地連接到 UIOB和UIO ’它們的閘極連接到CSL2，並且它們的源極 連接到第七感應放大器275。 第八切換元件267是由第十五和第十六NMOS電晶體 315和316組成’該等電晶體具有它們的汲極分別地連接到 UIOB和UIO ’它們的閘極連接到CSL3，並且它們的源極 連接到第八感應放大器277 » 一位元傳經過第五至第八切換元件26卜263、265和267 之各组。 參看第5圈，第4圃展示的第一輪入/輸出驅動器221包 含：用以接收含有下方4-位元的一組資料信號DIN之一組 第一反相器501 ;用以接收一組寫入順序信號j»wr以便控 制下方4-位元寫入第一記憶體晶胞陣列249之一組第二反 相器503 ;用以接收DIN、第二反相器503的輸出以及用以 本纸張Xjfcit财财家料{ CNS )纟4胁（21GX297公釐) ~~~~ (請先聞讀背面之注意Ϋ項再填寫本頁) 經濟部智慧財產局負工消費合作社印製 ^^1 I ^^1 m - i m. I 1^1 In i^i I L\/i^i — n I -^1· n ^^1 In m I Hi ki— - - - I 1^1 In 451 200 經濟部智慧財產局員工消費合作社印製
A7 B7五、發明説明（10) 避免下方4-位元被寫入第一記憶艎晶胞陣列249的一組信 號PLDQM之一組第一NOR閘505 ;具有其閘極連接到第一 N0R閘505的輸出端點並且其汲極連接到LI0之一組第十 七NM0S電晶體507 :被連接在第十七NM0S電晶體507的 汲極和電源供應電壓VDD之間的一組第一 PM0S電晶體 509 ;具有其輸出端點連接到第一PM0S電晶體509的閘極 之一組第三反相器5 11 ; —組第二NOR閘5 1 3，用以接收信 號PLDQM、第一反相器501的輸出、第二反相器503的輸 出，並且具有一組輸出端點連接到第三反相器511的一組 輸入端點；一組第十八NM0S電晶體515,具有其閘極連 接到第二NOR閘513的輸出端點，其汲極連接到LI0B，並 且其源極接地；被連接在第十八NM0S電晶體515的汲極 和電源供應電壓VDD之間之一組第二PMOS電晶體517 ; 以及一紐第四反相器519,具有其輸出端點連接到第二 PMOS電晶體517的閘極並且其輸入端點連接到第十七 NMOS電晶體507的閘極。 第二輸入/輸出驅動器251的結構相同於第一輸入/輸 出驅動器221 » 參看第6圖，第4圖展示的第一等化器223包含：被連 接在LIO線和LIOB線之間的一組第三PMOS電晶體601 ;具 有其汲極連接到LI0線並且其源極連接到電源供應電壓 VDD的一組第四PMOS電晶體603;具有其汲極連接到LI0B 線並且其源極連接到電源供應電壓VDD的一組第五PMOS 電晶體605 ;以及用以接收PLDQM和另一纽控制信號I0PR (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐} •13· 451 200 A7 B7 五、發明説明（) 經 部 智 慧 財 產 局 貝 工 消 作 社 印 並且具有其輸出端點連接到第三至第五PMOS電晶體 601、603和605的閘極之一組第三NOR閘607。 第4圖所展示的第二等化器253結構相同於第一等化器 233 » 參看第7圖，第一等化器223的另一實施例的結構包 含：被連接在LI0線和LI0B線之間的一組第十九NM0S電 晶艘701，具有其源極連接到LIO線並且其没極連接到接 地端點GND的一組第二十NM0S電晶體703 ;具有其源極 連接到LI0B線並且其汲極連接到接地端點GND的一组第 二十一NMOS電晶艘705 ;具有其輸出端點連接到第十九 至第二十一NM0S電晶體701、703和705的閘極之一組第 五反相器707 ;以及具有其輸出端點連接到第五反相器707 的輸入端點並且其輸入連接到控制信號PLDQM和IORR之 一組第四NOR閘709。 參看第8困，第4圈之第一感應放大器241的結構包含： 一組第六PMOS電晶體801，具有一组汲極連接到第一切 換元件231的第一 NMOS電晶艘301的源極、一組源極連接 到VDD、以及一組閘極連接到第二NMOS電晶體302的源 極；一组第七PMOS電晶體803，具有源極、汲極和閘極 連接到第六PMOS電晶艘801的源極、汲極和閘極；一组 第二十二NMOS電晶體805，具有一組汲極和閘極連接到 第七PMOS電晶體803的汲極和閘極以及一組源極連接到 GND ;以及一組第二十三NMOS電晶艎807，具有汲極、 源極和閘極連接到第二十二NMOS電晶體8〇5的汲極、渌 本紙張^(CNS > A4规格（210X 297公釐） (請λ-Μ讀背面之注意事項再填寫本頁)
-14- 451 200 A7 B7 五、發明説明（12 ) (請先鬩讀背面之注意"項再填寫本頁) 極和閘極。一組位元線LBLO被連接在第七PMOS電晶體803 的閘極和第二十二NMOS電晶體805的閘極之間，以及一 組互補位元線LBL0B被連接在第六PMOS電晶體801的閘 極和第二十三NMOS電晶體807的閘極之間。經由位元線 和互補位元線，第一至第四感應放大器24卜243、245和247 連接到第一記億體晶胞陣列249。 第4圖展示的第二至第八感應放大器243、245、247、 271、273、275和277的結構相同於第一感應放大器241。 第一和第二記憶體晶胞陣列249和279可以由一組記憶 體晶胞陣列組成而不需分割它們。 經濟部智慧財產局員工消費合作社印製 第4囷之半導體記憶體元件的操作將參考第9圖加以說 明並且第一等化器223將參考第6圓展示的電路加以說明》 第4圖下方位元部分211的結構和操作相同於上方位元部分 213。因此，只有下方位元部分211的操作將被加以說明。 在下方4-位元被寫入第一記憶體晶胞陣列249之情況中， 一組時序信號CLK應該轉為高位。因此，一组寫入引動信 號WEB轉為低位，並且一組寫入順序信號PWR轉為高位。 為了將下方4-位元的第_位元寫入第一記憶體晶胞陣列 249，在時脈週期T0時PWR被引動。在此狀態中，當DIN 轉為高位時，亦即，第一下方位元轉為高位，在第一輸入 /輸出驅動器221中第一NOR閘505的輸出轉為低位，因而 不引動第十七NMOS電晶體507和第二PMOS電晶體517。 而且，在時脈週期T0時PLDQM是在邏輯低位狀態。因此， 在第一輪入/輪出驅動器221中第二NOR閘513的輸出轉為 •15- 本紙張尺度逋用中國两家揉準（CNS > A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 51200 A7 _B7_五、發明説明（13) ' 高位而引動第十八NMOS電晶體515和第一 PMOS電晶體 509。結果’ CSL0被引動因而引動在第一切換元件231中 的第一 NMOS電晶逋301和第二NMOS電晶體302。因此， 第一下方位元經由第一感應放大器241被寫入第一記憶體 晶胞陣列249。 下方4_位元的一組第二下方位元並未被寫入第一記憶 體晶胞陣列249，亦即，該第二下方位元被遮罩。在時脈 週期T1時寫入引動信號PWR維持邏輯高位準。在此狀態 中，DIN轉為低位’亦即，第二下方位元成為邏輯低位。 為了遮革第二下方位元的寫入，PLDQM信號轉為高位。 因此，在第一輸入/輸出驅動器221中第一和第二NOR閘505 和513的輸出轉為低位因而不引動第十七NM0S電晶艎 507、第十八NM0S電晶體515、第一PMOS電晶體509以及 第二PM0S電晶體517。結果，LIO和LI0B成為浮動，並且 同時，在第一等化器223中第三NOR閘607的輸出轉為低 位，因而引動第三至第五PMOS電晶體601、603和605。 因此，LI0和LIOB連接到電源供應電壓VDD。此時，CSL1 轉為高位因而引動第三和第四NMOS電晶體303和304。因 此，第二十二NM0S電晶體805的閘極接收電源供應電壓 VDD，因而被引動。亦即，一種電流通道從電琢電壓VDD 端點經由第五PMOS電晶體605、第四NMOS電晶體304和 第二十二NMOS電晶體805至接地GND而被形成。結果，LIO 的位準等於VDD並且LIOB的電壓位準大約等於VDD，以 至於在時脈週期T1時即使CSL1被引動，第二下方位元不 (請Λ.-閲讀背面之注意Ϋ項再填寫本頁^ 本紙張尺度適用中S國家揉率{ CNS ) A4規格（21〇Χ297公釐） 16· 451200 A7 B7 經濟部智蒽財產局員工消費合作社印製 五、發明説明（14) 被寫入第一記憶體晶胞陣列249 »此時，第四NMOS電晶 體304的尺寸小於第五PMOS電晶體605和第二十二NMOS 電晶體805，以至於第二十三NMOS電晶體807的閘極電壓 小於第二十三NMOS電晶體807的引動電壓》結果，即使 當時脈週期T1時第二十二NMOS電晶體805被引動，第二 十三NMOS電晶體807不被引動。 因此，資料可以如同習見技術被遮罩。 在第7圊電路被使用作為第一等化器223的情況中，當 PLDQM在時脈週期T1轉為高位時，第十九至第二十一 NMOS電晶體701、703和705被引動。因此，LIO和LIOB 被接地。此時，CSL1轉為高位，以至於第三NMOS電晶體 303被引動而接著引動第二感應放大器243的第六PMOS電 晶體801以便形成從電源VDD端點經由第六PMOS電晶體 801、第三NMOS電晶體303和第二十NMOS電晶體703至接 地GND的電流通道。因此，UO被固定在接近GND的電壓 位準，並且LIOB被接地，以至於第二上方位元不被寫入 第一記憶體晶胞陣列249。 上方4-位元的第三和第四位元以相同方式被寫入第一 記憶體晶胞陣列249。 依據本發明，用於上方位元行選擇線CSL和用於下方 位元的行選擇線CSL被整合在一起，它們可以如同習見的 技術遮罩資料，並且減低半導體記憶體元件所需的面積。 應可明白，本發明並不受限於所展示的實施例，並且 對於熟悉本技術者可知本發明可以有許多的變化和修改而 (請^-閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家棣準（CNS ) A4規格（210X297公釐} -17- 451 200 A7 B7 五、發明说明（15 )不脫離本發明的範疇。 元件槺號對照表 經濟部暫慧財產局員工消费合作社印製 Π,21 1 下方位元部分 13,213 上方位元部分 21 下方輪入/输出 辑動器和等化 器 31,32^33,34, 3 5,36,37,3 8, 61,62,63,64, 65,66,67,68 NMOS m晶髋 41,43,45,47, 71.73, 75,77 感應JK大器 49,79,249,279 記憶胞陣列 51 上方》入/输出 驅動器和等化 器 101,103,113, 1 19,127,501, 503,511,513, 519,707 反相器 105,107,505, 5 13,607,709 NOR Μ H1J 17,121, 123,125,509, 517,601,603, 605,801,803 PMOS電晶體 109,1 15,507, 515,701,703, 705805fS07 NMOS電晶體 10,200 半導B記憶元 件 223 第一等化器 221 第一輪入/輸出 軀動器 253 第二等化器 25 1 第二输入/输出 驅動器 231,233,235, 237,261,263t 265,267 切換元件 241,243,245, 247,271,273, 275,277 感應放大器 301,302,303, 304,305,306, 307,308,309, 310,311,312, 313,314,315， 316 NMOS電晶體 (請先Μ讀背面之注意事項再填寫本K ) 本紙張尺度適用中國_家棣準（€阳）八4规格（210><297公釐） -18-