TW445591B - Method for complementary oxide transistor fabrication - Google Patents
Method for complementary oxide transistor fabrication Download PDFInfo
- Publication number
- TW445591B TW445591B TW089108356A TW89108356A TW445591B TW 445591 B TW445591 B TW 445591B TW 089108356 A TW089108356 A TW 089108356A TW 89108356 A TW89108356 A TW 89108356A TW 445591 B TW445591 B TW 445591B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- channel layer
- mott
- type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 60
- 230000000295 complement effect Effects 0.000 title claims description 49
- 230000005669 field effect Effects 0.000 claims abstract description 72
- 239000004020 conductor Substances 0.000 claims description 122
- 239000012212 insulator Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 17
- 230000002079 cooperative effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims 253
- 210000000746 body region Anatomy 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 241000234435 Lilium Species 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 122
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- LNTHITQWFMADLM-UHFFFAOYSA-N gallic acid Chemical compound OC(=O)C1=CC(O)=C(O)C(O)=C1 LNTHITQWFMADLM-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000005084 Strontium aluminate Substances 0.000 description 1
- PACGUUNWTMTWCF-UHFFFAOYSA-N [Sr].[La] Chemical compound [Sr].[La] PACGUUNWTMTWCF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 125000005605 benzo group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000036449 good health Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
經濟部智慧財產局員工消費合作杜印裂 4 4 5 5 9 1 A7 ____B7 _五、發明說明（1 ) 發明背景： 發明領域： 本發明係大致有關積體電路，尤係有關一種具有一 Mott材 料氧化物通道之互補電晶體結構。 相關技術說明： 以矽為材料的金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor ;簡稱MOSFET)尤其由 於摻雜及雙重耗盡（depletion)效應而逐漸到達微縮（例如尺 寸的減小）的極限。換言之，當縮減半導體裝置的尺寸時’ 將使所置放的各耗盡區（depletion region)相互接近。因而通 常造成各鄰近耗盡區的合併或短路。 預期矽MOSFET技術在2000年之後將微縮到〇 . 1微米通道 長度的裝置。然而，在0.1微米以下時，會有可能限制矽 MOSFET技術的基本物理效應，其中包括：短通道效應 '摻 雜劑數目的變動、通過薄閘極氧化物的衝擊傳送及穿隧效 應。這些效應可能將矽MOSFET技術中的最小通道長度限制 為大約3 0奈米。 此種微縮問題的一種解決方案是一種利用一可承受被稱 為Mott轉渡（Mott transition)的金屬-絕緣體轉渡之通道氧化 物形成之場效電晶體（Field Effect Transistor ;簡稱FET)(例 如 一 Mott FET或 MTFET) 〇 Mott FET是一種以氧化物材料製成的固態切換裝置，此種 Mott FET 的細節係述於 Applied Physics Letters，Vol 73, Number 6，pages 780 - 782，August 10，1998刊載之論文 “Mott -4- ------------ ------- - - 訂.----I---後 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 )
Transition Field Effect Transistor”，本發明特此引用該論文 以供參照。Mott FET裝置包含一連接源極及汲極電極、一 閘極氧化物、以及一閘極電極之通道。 例如，一 Mott FET裝置係示於圖1 3。該裝置包含：一形 成閘極電極之導電基材（1301)(例如Nb-STO(100)-cut晶體） 、一在基材（1301)上以磊晶生長方式產生之閘極氧化物層 (13〇0)(例如鈇酸锶（ST0))、一 Mott導體-絕緣體轉渡通道 (1302)(例如 Yi-xPrxBasCusCVdYPBCO, LC0)等的磊晶生長 之銅酸鹽（cuprate)材料、源極及没極電極（1303)、以及一隔 離溝渠（1304)。在圖1 3所示的結構之情形下，當將一電場 施加到閘極（1300)時，通道（1302)自一絕緣體改變成一導 體（或反向的改變），而造成或停止源極與汲極（1303)間之 連接15
Mott FET裝置與傳統矽金屬氧化物場效電晶體相當不同 之處在於：通道是一種具有可控制的導體-絕緣體轉渡特性 之Mott絕緣體，用以取代一半導體。Mott FET裝置在微縮 到奈米級尺寸上有相當大的潛力，可與鐵電（ferroelectric) 材料整合'而用於非揮發性儲存裝置，並可用來製造多層裝 置結構。Mott FET裝置在微縮到奈米級尺寸時仍可正常運 作，這已完全超脱了矽M0SFET微縮技術預定的極限。 然而，前文所述的Mott FET仍然受到若干限制。更具體 而言，圖1 3所示之結構將使通道層（1302)會受到後續製程 步驟的影響，因而可能損及或非必要地改變了通道層 (1302)。此外，傳統的Mott FET裝置還有無法保護通道層的 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ' I------訂--- - -----^ 經濟部智慧財產局員工消費合作社印製 4 4 5 5 ^ a7 _B7_ 五、發明說明（3 ) 缺點。此外，傳統的Mott FET裝置具有一共用之閘極電極 ，因而鼻法形成互補的功能電路單元。 發明概述： 因此，本發明之一目的在於提供一種製造互補場效電晶 體結構之結構及方法，該方法包含下列步驟：形成一第一 型Mott通道層；以及形成一與該第一型Mott通道層相鄰之 第二型Mott通道層，其中該第一型Mott通道層係與該第二 璧Mott通道層互補。 該方法亦可包含下列步驟：形成與該第一型Mott通道層 相鄭之一第一源極區、一第一没極區 '及一第一間極導體 區；以及形成與該第二型Mott通道層相鄰之一第二源極區 、一第二汲極區、及一第二閘極導體區。該第一源極區、 第一没極區、第一間極導體區、及第一型Mott通道層是第 一型場效電晶體，且該第二源極區、第二汲極區、第二閘 極導體區、及第二型Mott通道層是在電氣上連接到該第一 型場效電晶體之弟二型场效電晶體。 該第一源極區及第一汲極區之形成包含下列步驟：形成 一與該第型Mott通道層相鄰之第一導電層；以及在該第— 一導電層中形成一與該第一閘極導體對向之第一絕緣體區 。該第一源極區及第一没極區是在該第一絕緣體區的對向 端上的該第一導電層中之區域。 同樣地，該第二源極區及第二汲極區之形成包含下列步 驟：形成一與該第二型Mott通道層相鄰之第二導電層；以 及在該第二導電層中形成一與該第二閘極導體對向之第二 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） - n n n n ^1- n· n *^1 n . I— 1_: I -fl la n 一 I n I (請先閱讀背面之注意事項再填寫本頁) 445591 A7 _B7_ 五、發明說明（4 ) 絕緣體區。該第二源極區及第二汲極區是在該第二絕緣體 區的對向端上的該第二導電層中之區域。 此外，該第一閘極導體區之形成及該第二閘極導體區之 形成包含下列步驟：形成一與該第一型Mott通道層及該第 二型Mott通道層絕緣且係位於該第一型Mott通道層與該第 二型Mott通道層之間的閘極導體層（該第一導電層及該第二 導電層係分別在以該閘極導體層爲中心的該第一型Mott通 道層及該第二型Mott通道層之對向端）；以及在該閘極導體 層中形成複數個絕緣體區。該第一閘極導體區是該閘極導 體層中位於兩個絕緣體區之間的一區域，且係位於該第一 源極區與該第一汲極區之對向及之間。同樣地，第二閘極 導體區是該閘極導體層中位於兩個絕緣體區之間的一區域 ，且係位於該第二源極區與該第二汲極區之對向及之間。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 該方法亦可包含下列步驟：形成一第一導電氧化物層， 作爲該第一導電層；在該第一導電氧化物層上形成該第一 型Mott轉渡層；在該第一型Mott通道層上形成一第一閘極 絕緣體層；形成一第二導電氧化物層，作爲該第一閘極絕 緣體層上_之該閘極導體層；在該第二導電氧化物層上形成 一第二閘極絕緣體層；在該第二閘極絕緣體層上形成該第 二型Mott通道層；以及形成一第三導電氧化物層，作爲該 第二型Mott通道層上之該第二導電層。 於出現一電場時，該第一型Mott通道層及該第二型Mott通 道層改變導電兔數。可連接該第一型場效電晶體及該第二 型場效電晶體，而形成一互補場效電晶體。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 4 5 5 g ] ^ 1 A7 _B7_ 五、發明說明（5 ) 製造互補場效電晶體結構的另一本發明之方法包含下列 步驟：形成一具有一第一面及一第二面之疊層結構（該第一 面包含一第一型Mott通道層’且該第二面包含一第二型 Mott通道層）；在該第一面上的一第一導電層中形成一第一 源極區及一第一汲極區；在該第二面上的一第二導電層中 形成一第二源極區及一第二没極區；以及在一位於該第一 型Mott通道層與該第二型Mott通道層之間且與該第一型Mott 通道層及該第二型Mott通道層絕緣之閘極導體層中形成一 第一閘極導體區及一第二閘極導體區。該第一源極區、該 第一汲極區、該第一閘椏導體區、及該第一型Mott通道層 構成一第一型場效電晶體，且該第二源極區、該第二汲麁 區、該第二閘極導體區、及該第二型Mott通道層構成一第 二型場效電晶體。 本發明的另一實施例是一種製造一互補場效電晶體結構 之方法，該方法包含下列步驟：在一基材的一第一部分之 上形成一第一型Mott通道層；以及在該基材的一第二部分 之上形成一第二型Mott通道層。該第一型Mott通道層係與 該第二型Mott通道層互補。 此外，本發明包含一種製造一互補場效電晶體之方法， 該方法包含下列步驟：在一基材上形成一解脱層；去除該 解脱層的一第一部分，以便露出該基材的一第一部分，且 留下該解脱層的一第二部分；在該基材的該第一部分之上 形成一第一型Mott通道層之一第一部分，且在該解脱層的 該第二部分之上形成該第一型Mott通道層之一第二部分； -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — —lmli—ϊ— ' --------訂--lilt--1^, (請先閱讀背面之注意事項再填寫本頁) A7 445591 _B7_ 五、發明說明（6 ) 在該第一型Mott通道層的該第一部分之上形成一第一絕緣 體層之一第一部分，且在該第一型Mott通道層的該第二部 分之上形成該第一絕緣體層之一第二部分；去除該解脱層 的該第二部分，以便解脱該Mott通道層之該第二部分、及 該第一絕緣體層之該第二部分，並露出該基材之該第二部 分；在該第一絕緣體層的該第一部分之上形成一第二型 Mott通道層之一第一部分；在該基材的該第二部分之上形 成該第二型Mott通道層之一第二部分；在該第二型Mott通 道層的該第一邵分之上形成一第二絕緣體層之一第一部分 ，並在該第二型Mott通道層的該第二部分之上形成該第二 絕緣體層之一第二部分；以及去除該第二絕緣體的該第一 部分、及該第二型Mott通道層之該第一部分。 在去除該解脱層的該第二部分之前，在該第一絕緣體的 該第一部分及該第一型Mott通道層的該第一部分與該第一 絕緣體的該第二部分及第一型Mott通道層的該第二部分之 間形成一通孔。該第二絕緣體的該第一部分及該第二型 Mott通道層的該第一部分之去除包含下列製程的其中之一 :乾式微'影圖樣蝕刻、溼式微影圖樣蝕刻、及化學機械研 磨。 根據本發明的互補場效電晶體結構包含：一第一型Mott通 道層、及一與該第一型Mott通道層相鄰之第二型Mott通道 層。該第一型Mott通道層係與該第二型Mott通道層互補。 該結構亦包含：與該第一型Mott通道層相鄰之一第一源 極區、一第一 ί及極區、及一第一閘極導體區；以及與該第 -9- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） ----------— .. 1 ! I 1 i I 訂--------吹 〈請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 45 5 9 1 A7 _B7_ 五、發明說明（7 ) 二型Mott通道層相鄰之一第二源極區、一第二汲極區、及 一第二閘極導體區。該第一源極區、第一汲極區、第一閘 極導體區、及第一型Mott通道層構成一第一型場效電晶體 3該第二源極區、弟二ί及極區、.弟二問極導體區、及弟二 型Mott通道層構成在電氣上連接到該第一型場效電晶體之 一第二型場效電晶體。 該第一源極區及第一汲極區可包含：一與該第一型Mott 通道層相鄰之第一導電層、以及在該第一導電層中與該第 一閘極導體對向之一第一絕緣體區。該第一源極區及第一 汲極區是在該第一絕緣體區的對向端上的該第一導電層中 之區域。 同樣地，該第二源極區及第二ΐ及極區可包含：一與該第 二型Mott通道層相鄰之第二導電層、以及在該第二導電層 中一與該第二閘極導體對向之第二絕緣體區。該第二源極 區及第二汲極區是在該第二絕緣體區的對向端上的該第二 導電層中之區域。 此外，該第一閘極導體區及該第二閘極導體區可包含： 一與該宸一型Mott通道層及該第二型Mott通道層絕緣且係 位於該第一型Mott通道層與該第二型Mott通道層之間的閘 極導體層（該第一導電層及該第二導電層係分別在以該閘極 導體層爲中心的該第一型Mott通道層及該第二型Mott通道 層之對向端）；以及在該閘極導體層中之複數個絕緣體區。 該第一閘極導體區是該閘極導體層中位於兩個絕緣體區之 間的一區域，且係位於該第一源極區與該第一汲極區之對 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — III!— — — — — — --------訂---------攻 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4455 9 1 A7 _B7_ 五、發明說明（8 ) 向及之間。該第二閘極導體區是該閘極導體層中位於兩個 絕緣體區之間的一區域，且係位於該第二源極區與該第二 ί及極區之對向及之間。 該第一導電層、該第二導電層、及該閘極導體層是導電 氧化物層，且該第一型Mott轉渡層是位於該第一導電層上 。該結構亦包含：位於該第一型Mott通道層上的一第一閘 極絕緣體層（該閘極導體層係位於該第一閘極絕緣體層上） 、以及位於該閘極導體層上的一第二閘極絕緣體層（該第二 型Mott通道層係位於該第二閘極絕緣體層上，且該第二導 電看係位於該第二型Mott通道層上）° 於出現一電場時，該第一型Mott通道層及該第二型Mott通 道層改變導電係數。可連接該第一型場效電晶體及該第二 型場效電晶體’而形成·一互補場效電晶體。 本發明之另一實施例是一互補場效電晶體結構，該結構 包含：一具有一第一面及一第二面之疊層結構（該第一面包 含一第一型Mott通道層，且該第二面包含一第二型Mott通 道層）、在該第一面上具有一第一源極區及一第一.没極區之 一第一導1電層、在該第二面上具有一第二源極區及一第二 汲極區之一第二導電層；以及一位於該第一型Mott通道層 與該第二型Mott通道層之間且與該第一型Mott通道層及該 第二型Mott通道層絕緣之閘極導體層（該閘極導體層具有一 第一閘極導體區及一第二閘極導體區）。該第一源極區、該 第一汲極區、該第一閘極導體區、及該第一型Mott通道層 形成一第一型場故電晶體，且該第二源極區、該第二汲極 -11 - 本紙張尺度適用ΐ國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-------訂-----I I--^ A7 B7 4455 9 i 五、發明說明（9 ) 區 '該第二閘極導體區、及該第二型Mott通道層形成一第 二型場效電晶體。 本發明的另一實施例是一種互補場效電晶體結構，該結 構包含：具有第一及第二部分之基材、位於該基材的該第 一部分之上的一第一型Mott通道層、以及位於該基材的該 第二部分之上的一第二型Mott通道層。該第一型Mott通道 層係與該第二型Mott通道層互補。 本發明由於利用圖1及9所示之疊層結構來產生互補金屬 氧化物場效電晶體裝置，而解決了與傳統半導體結構相關 聯之問題，其中該場效電晶體裝置並未包含摻雜擴散區， 因而可使該場效電晶體装置的尺寸作成遠小於傳統的半導 體裝置。 附圖簡述： 若參照下文中對本發明較佳實施例之詳細説明，並配合 各附圖，將可更易於了解本發明的前述其其他的目的、面 向、及優點，這些附圖有： 圖1疋根據本發明的一部分冗成的電晶體之橫斷面不意圖； 圖2是粮據本發明的一部分完成的電晶體之橫斷面示意圖； 圖3是根據本發明的一部分完成的電晶體之橫斷面示意圖； 圖4是根據本發明的一冗成的電晶體之橫斷面示意圖； 圖5是根據本發明第二實施例的一部分完成的電晶體之橫 斷面示意圖； 圖6是根據本發明第二實施例的一部分完成的電晶體之橫 斷面示意圖； -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — --------訂·--------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
4 4 5 5 9 1 五、發明說明（1〇 ) 圖7是根據本發明第二實施例的一部分完成的電晶體之橫 斷面示意圖； 圖8疋根據本發明第二實施例的一部分完成的電晶體之横 斷面示意圖； 圖9是根據本發明第二實施例的一部分完成的電晶體之橫 斷面示意圖； 圖10是根據本發明第二實施例的一完成的電晶體之橫斷 面示意圖； 圖1 1是本發明的一較佳方法之流程圖； 圖1 2是本發明的一較佳方法之流程圖；以及 圖1 3是一傳統Mott FET裝置之示意圖。 本發明較佳實施例之詳細説明： 本發明解決了製造Mott FET装置之問題，並可使用現階 段最新的微影技術，同時保留了磊晶生長的理想狀況。 保留Mott轉渡通道層的磊晶生長之理想狀況是重要的， 這是因爲必須以原子控制來製造現有的氧化物通道裝置。 通道層尤其是一種需要最南程度的長範圍良好狀況及最低 密度的缺陷。所需的優良通道層磊晶生長的條件包括—個— 具有良好晶格匹配的平坦單晶體基材。閘極絕緣體只需較 低程度的晶格完美無暇，且可在通道層之後沈積該閘極絕 緣體。因此，本發明利用一種特殊製程以提供通道界定、 及埋入源極及汲·極區之必要接觸點，而形成一埋入式Mott 轉渡通道層。 更具體而言’請參閲圖1，沈積（利用蒸鍍、濺鍍、或其 -13 - 本紙張尺度適用中國困家標準（CNS)A4規格（210 Χ 297公笼） {請先閱讀背面之注意事項再填寫本頁) ---— 丨---訂-------靖 經濟部智慧財產局員工消費合作社印製 4 45 5 9 1 A7 B7 五、發明說明（11 ) 他習知的沈積製程）諸如鉑等的一非活性薄金屬材料，並在 該金屬材料上產生圖樣（諸如利用微影光罩製版及姓刻等常 見的圖樣產生技術）’而在一乾淨的平坦單晶體好政續 (perovskite)氧化物基材（例如鈦酸鳃（STO)) (1 〇 1)、铭酸鋼 、或鋁酸鑭锶上形成若干對準標記（102)。 利用對本門技術（例如脈衝雷射沈積（Pulsed Laser Deposition ;簡稱LPD))具有一般知識者所習知的傳統方法（ 例如磊晶法）在基材之上持續地形成下列材料：一解脱層 (103) (例如10-50奈米的YBa2Cu307等）；一導電氧化物 (104) (例如釕酸锶）；一 N型Mott轉渡通道層（107)(例如 Nd2Cu04); —閘極絕緣體（105)(例如敌酸總（ST0)、鈇酸越 鋇（BST0)等的高介質常數之氧化物）；另一導電氧化物層 (104);另一高介質層（105)、一卩型Mott轉渡通道層（1 〇6)( 例如La2Cu〇4(LCO));以及最後的另一導電氧化物層（1 〇4)。 現在請參閱圖2，係利用對本門技術具有一般知識者習知 的諸如常用的光罩製版及蝕刻技術，而開啓用於源極及没 極電極之若干通孔（201)。此外，以同樣的方式形成用於閘 極及間隙_(202)(將用來界定Ρ型通道Mott轉渡層（106))之一 通孔（2010)。在一較佳實施例中，係採用至少三個步驟的 程序，利用不同的蝕刻擋止物而到達圖2所示的不同層級， 而形成通孔（2〇1) ' (203)、（2010)。然後使用諸如濺鍍、蒸 鍍、化學汽相沈積等傳統技術，而以諸如原砍酸鹽四乙基 (TE0S)等的低介質常數材料填滿圖2所示之通孔（201)、 (2010)、及（202)。 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注帝？事項再填寫本頁)
—--I I I I --------I 經濟部智慧財產局負工消費合作社印製 A7 B7 5 5 g I丨丨 4455 9 五、發明說明（12 ) 在圖3中’在先前的低介質常數材料（2〇1)、（2〇1〇)中（仍 然使用前文所述的製程）開啓若干新的通孔，然後使用諸如 前文所述的傳統沈積技術而以一導體（例如金屬、合金、半 導體等）填滿該等通孔’以便界定用於N型裝置的閘極電極 之導電路徑（301)、（3010)、用於P型裝置的汲極（302)之金 屬線路、以及用於P型裝置的源極之金屬線路（303)。 然後利用下文所述的製程來形成圖4所示之結構。仍然使 用諸如物理沈積等的傳統技術而施加一黏結劑/塡充料 (401)(例如苯井環丁晞（benzo CyCl〇 butene)或阿匹松臘 (Apiezone W))，並將一“上方”基材（402)接合到該結構，且 以玄黏結劑/填充料（401)將該基材（402)固定於定位。以適 當的溼式蝕刻技術（例如，利用鹽酸或氫氟酸溶液）移除“解 脱層”（103)，而解脱原先的基材（ιοί)。因爲釕酸魏（1〇4)對 鹽酸及氫氟酸有相當強的抗拒性，所以本發明的上述部分 是理想的製程，因而解脱層（1〇3)的去除並不會影響到其餘 的結構。 然後開啓一間隙（403)並（仍然使用諸如前文所述的傳統 _ 1 光罩製版、蝕刻、及沈積技術）以一絕緣體填滿該間隙 (403) ’以便界定N通道Mott轉渡層（107)之N通道區（404)。 然後（以前文所述之方式）開啓若干通孔（405)並以一絕緣體 填滿該等通孔（405) ’以便界定該P型裝置之閘極寬度。同 樣地，開啓若干通孔（406)並以絕緣體塡滿該等通孔（406) ，以便界定該P型裝置 利用諸如前文所述的沈積及圖樣產生等傳統的方法而形 -15- 本紙張尺度適用中固國家標準（CNS)A4規格（210 X 297公釐） ------------.裝.ί (請先閲讀背面之注意事項再填寫本頁) -81 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4455 9 , ^ * A7 ___________B7___ 五、發明說明（13 ) 成該N型裝置的閘極（3〇1)及源極（4〇8)之金屬接點（4〇7)。 以同樣的方式形成P型裝置的汲極（411)及閘極（412)之接點 。圖4所示之裝置是諸如一反相器3因此，在該實例中，如 圖4所示，該N型裝置的汲極及該P型裝置的源極係連接到 —單一接點（409)，且兩個閘極（301)、（412)係連接在一起（ 該二維圖中並未示出）。 在作業中’將電壓施加到閘極（301)或（412)時，將改變通 道層（106)、（107)之導電係數，因而可造成（或停止）在源極 與汲極區（408) ' (4〇9)、（302)、（ 303)之間形成電氣連接。 如刼文所述’圖4所示的例子是一反相器。因此，圖4所示 之互補場效電晶體（例如具有一個連接的源極及汲極、及若 干連接的閘極）將改變所施加任何信號之極性。因此，圖4 所TF之結構係作爲一傳統.的反相器，例如一傳統的互補金 屬氧化物半導體場效電晶體（CMOSFET)反相器。 雖然圖4所示出的是一反相器，但是對本門技術具有一般 知識者在參閲本發明揭示事項之後當可了解，本發明並不 限於反相器，而是同樣可適用於任何類似的積體電路裝置 ’例如任何場效電晶體或任何互補N型極p型裝置。 然而，本發明與傳統的互補半導體裝置不同之處在於： 只（以諸如磊晶法）形成氧化物層，而不需要擴散區。因此 ，本發明免除了諸如摻雜擴散區等會限制半導體裝置尺寸 微縮的結構。因此，可利用本發明將半導體裝置微縮到比 類似半導體結構更小的尺寸。 圖5-9示出形成相互相都的互補（例如p型及n型）通道區 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------埃 -16-
4 4 5 5 9 A7 B7 五、發明說明（14 ) 之本發明第一實施例。更具體而言，第二實施例涉及在一 基材（例如鈦酸鳃）上並排地生長互補的La2Cu〇4( P型）及 Nd2Cu〇4(N型）材料。在本發明下，可易於利用對本門技術 具有一般知識者習知的單純微影技術來製造用於諸如反相 器等的低功率互補電路之N型及p型裝置。 圖5-9亦示出一種在—平面結構中製造互補材料之方法 。利用微影、通孔、及金屬佈線等技術而加入源椏、汲極 、及閘極電極是對本門技術具有一般知識者所習知的，且 爲了圖示的清晰，在圖中並未示出上述各電極的加入。 現在請參閱圖5，係以一種類似於前文所碟形成對準標記 (102)之方式在一基材（501)上形成一對準標記（502)及若干 電極（504)。此外’亦以一種類似於前文所述之方式形成一 解脱層（ 503)(例如YBCO)，然以微影製程在解脱層（503)及 一通孔（505)的一部分上加上掩蔽層。利用諸如鹽酸或氫氟 酸蚀刻露出的解脱層（503)，以便形成圖6所示之加上圖樣 之解脱層（601)。 仍然利用諸如磊晶生長等習知的技術在基材（501)之上形 成一 P型]^lo 11轉渡通道層（602)(例如La2Cu04)及一閘極氧化 物層（603)(例如敫酸總）。此外，如圖6所示，以微影技術 作出一個向下通到基材（501)之通孔（604)，以便保護各層 (602)、（ 603)，並有助於剝開在有圖樣的解脱層（601)之上 的各層。 圖7示出在（仍然利用諸如鹽酸或氫氟酸溶液）去除有圖樣 的解脱層（601)之後留下的P型通道層（602)及閘極氧化物層 -17- 本紙張尺度適"iT®胃家標準（CNS)A4規格（210 X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) ^ I---- -- ^ · I I--1--- 經濟部智慧財產局員工消費合作社印製 ，4455: A7 ______B7_____ — _ 五、發明說明（15 ) (603) °因此’如圖7所示’裸露的基材區（701)現在已可供 一N型材料生長之用。 然後，如圖8所示，在圖7所示結構之上形成一 n型Mott 轉渡通道層（801)(例如NdsCuCU)及一閘極層（802)(例如鈥 酸锶）。利用諸如經由微影技術界定的掩蔽層而進行的乾式 或溼式蝕刻、或化學機械研磨等的習知技術而去除P型區 (602)之上的多餘N型通道層（801)及閘極層（802)，以便留 下圖9所示的並排之互補N型（801)及P型（602)Mott FET通道 材料3 圖1 0示出利用熟悉本門技術者習知的常見光罩製版蝕刻 及沈積技術而作出的開孔並塡上用於源極及汲極接點的鉑 之若干通孔（1001) °圖中亦示出若干閘極電極（1002)。 圖1 1是本發明第一實施.例之流程圖。如步躁（11 〇〇)所示 ，形成一個具有一第一面及一第二面之疊層結構。該第一 面包含第一型Mott通道層（107)，且該第二面包含第二型 Mott通道層（106)。如步驟（11〇1)所示，在第—面上形成第 一源極區（408)及第一没極區（409)。在步驟（1102)中，在第 二面上形成第二源極區（302)及第二汲極區（303)。如步驟 (1103)所示’係在該第二面上與第一源極區（408)及第一浞 極區（409)的對向處形成第一閘極區（3〇1)。如步驟（11〇4)所 示，係在該第一面上與第二源極區（302)及第二汲極區 (303)的對向處形成第二閘極區（412)。 圖1 2是本發明第二實施例之流程圖。如步驟（丨2〇〇)所示 ，係在一基材（501)上形成解脱層（ 503)。如步驟（12〇1)所示 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) ί琦先閱讀背面之注意事項再填寫本頁) 裝 訂---------缚 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 455 9 1 a? ____B7______ 五、發明說明（16 ) ，去除解脱層（503)的一第一部分，以便露出基材（501)的 一第一部分，並可留下解脱層（503)的一第二部分。在步驟 ( 1202)中，係在基材（501)的該第一部分之上形成第一型 Mott通道層（602)，且係在解脱層（503)的該第二部分之上形 成該第一型Mott通道層的第二部分。如步驟（1203)所示， 係在第一型Mott通道層（602)的該第一部分之上形成第一絕 緣體層（6〇3)，且係在第一型Mott通道層（602)的該第二部分 之上形成第一絕緣體層（603)的一第二部分。 如步騍（ 1204)所示，去除解脱層（701)之第二部分，以便 解脱Mott通道層（602)之該第二部分，且如步驟（ 1205)所示 ，去除第一絕緣體層（603)之該第二部分，以便露出基材 (501)之第二部分。如步驟（1206)所示，在第一絕緣體層 ( 603)的該第一部分之上形.成一第二型Mott通道層（801)，且 在基材（501)的該第二部分之上形成該第二型Mott通道層之 一第二部分。如步驟（〗2〇7)所示，係在第二型Mott通道層 (801)的該第一部分之上形成一第二絕緣體層（8〇2)的一第 一部分，且係在第二型Mott通道層（801)的該第二部分之上 形成該第二絕緣體層的一第二部分。如步驟（12〇8)所示， 去除第二絕緣體（802)的該第一部分、及第二型Mott通道層 (801)的該第一部分。如步驟（丨209)所示，經由微影製版光 罩技術開啓若干通孔，並沈積用於源極、汲極、及閘極電 極之接點。 對本門技術具有一般知識者在參閲本發明的揭示事項之 後將可了解，可利用多種不同方法中之任何方法及多種不 -19- 本紙張尺度適用令國g家標準<CNS〉A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ill!·訂·----I---^ 4455A7 B7 五、發明說明（17 ) 同材料中之任何材料來形成前文所述之結構，且本發明並 不限於本文所述的材料及方法，而是同樣可適用於對本門 技術具有一般知識者在參閲本發明揭示事項之後所知道的 所有等效方法及材料。 如前文所述，傳統的互補半導體裝置之尺寸微縮受到限 制之原因在於：當減小該等裝置的尺寸時，很難在各相鄰 的摻雜擴散區之間保持必要的隔離。此外，在發明背景一 節所述的Mott場效電晶體之缺點在於：可能露出Mott通道 層，且可能在後續的製程中使Mott通道層受損。此外，在 發明背景一節所述的Mott FET無法用於互補場效電晶體裝 置。 本發明由於採用圖1及9所示之疊層結構來產生互補金屬 氧化物場效電晶體裝置，.而解決了上述這些問題，其中該 場效電晶體裝置並未包含摻雜擴散區，因而可使該場效電 晶體裝置的尺寸作成遠小於傳統半導體裝置的尺寸。 雖然已參照較佳實施例而説明了本發明，但是熟悉本門 技術者當可了解，仍可在最後的申請專利範圍之精神及範 圍内，以修改之方式實施本發明。 'ΙΙΙΙ1ΪΙ — — — — * - — lull— ^ - {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
Claims (1)
- 4455 9 A8 B8 C8 D8 力、申請專利範圍 1'—種製造一互補場效電晶體結構之方法，該方法包含下 列步驟： (請先閱讀背面之注意事項再填寫本頁) 形成一第一型Mott通道層；以及 形成一與該第一型Mott通道層相鄰之第二型Mott通道 層， 其中該第一型Mott通道層係與該第二型Mott通道層互 補。 2'如申請專利範園第1項之方法，進一步包含下列步驟： 形成與該第一型Mott通道層相鄰之一第一源極區、一 第一汲極區、及一第一閘極導體區；以及 形成與該第二型Mott通道層相鄰之一第二源極區、一 第一;及極區、及一第二閘極導體區； 其中該第一源極區、.該第一没極區、該第一閘極導體 區、及該第一型Mott通道層包含一第一型場效電晶體； 以及 其中該第二源極區、該第二汲極區 '該第二閘極導體 區、及該第二型Mott通道層構成一在電氣上連接到該第 —型場：效電晶體之第二型場效電晶體。 經濟部智慧財產局員Η消費合作社印製 3 ·如申請專利範圍第2項之方法，其中該第一源極區及該 第一；:及極區之形成包含下列步碟： 形成一與該第一型Mott通道層相鄰之第一導電層；以及 在該第一導電層中形成一與該第一閘極導體對向之第 一絕緣體區， 該第一源極區及該第一没極區是在該第一絕緣體區的 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 '.4455 9 as C8 D8六、申請專利範圍 對向端上的該第一導電層中之區域。 4. 如申請專利範圍第3項之方法，其中該第二源極區及該 第二汲極區之形成包含下列步驟： 形成一與該第二型Mott通道層相鄰之第二導電層；以及 在該第二導電層中形成一與該第二閘極導體對向之第 二絕緣體區， 該第二源極區及該第二汲極區是在該第二絕緣體區的 對向端上的該第二導電層中之區域。 5. 如申請專利範圍第4項之方法，其中該第一閘極導體區 之形成及該第二閘極導體區之形成包含下列步驟： 形成一與該第一型Mott通道層及該第二型Mott通道層 絕緣且係位於該第一型Mott通道層與該第二型Mott通道 層之間的閘極導體層，·該第一導電層及該第二導電層係 分別在以該閘極導體層爲中心的該第一型Mott通道層及 該第二型Mott通道層之對向端；以及 在該閘極導體層中形成複數個絕緣體區， 其中該第一閘極導體區是該閘極導體層中位於兩個該 等個絕緣體區之間的一區域，且係位於該第一源極區與 該第一汲極區之對向及之間；以及 其中該第二閘極導體區是該閘極導體層中位於兩個該 等絕緣體區之間的一區域，且係位於該第二源極區與該 第二汲極區之對向及之間。 6. 如申請專利範圍第5項之方法，進一步包含下列步驟： 形成一第一導電氧化物層，作爲該第一導電層； 1----------- I ----^---- 訂 ------- —r (請先閱讀背面之注意事項再填寫本頁) -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4455 9 頜 C8 D8六、申請專利範圍 在該第一導電氧化物層上形成該第一型Mott轉渡層； 在該第一型Mott通道層上形成一第一閘極絕緣體層； 形成一第二導電氧化物層，作爲該第一閘極絕緣體層 上之該閘極導體層； 在該第二導電氧化物層上形成一第二閘極絕緣體層； 在該第二閘極絕緣體層上形成該第二型Mott通道層； 以及 形成一第三導電氧化物層，作爲該第二型Mott通道層 上之該第二導電層。 7. 如申請專利範圍第1項之方法，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係 數。 8 . 如申請專利範圍第2項之方法，進一步包含下列步騍： 連接該第一型場效電晶體及該第二型場效電晶體’而 形成該互補場效電晶體。 9. 一種製造一互補場效電晶體結構之方法，包含下列步驟： 形成一具有一第一面及一第二面之疊層結構，該第一 面包士一第一型Mott通道層，且該第二面包含一第二型 Mott通道層； 在該第一面上的一第一導電層中形成一第一源極區及 一第一没極區； 在該第二面上的一第二導電層中形成一第二源極區及 一第二没極區；以及 在一位於該第一型Mott通道層與該第二型Mott通道層 ----- ----f It I -----^----^ ·ΙΙ1 — — —!^ <請先閱讀背®之泫意事項再填寫本頁) -23- 本紙張尺度適用辛國國家標準（CNS)A4規格（210 X 297公釐） 4455 9 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之間且與該第一型Mott通道層及該第二型从〇代通道層絕 緣之閘極導體層中形成一第一閘極導體區及一第二閑極 導體區， 其中該第一源極區、該第一没極區、該第一閘極導體 區、及該第一型Mott通道層構成一第一型場效電晶體， 且該第二源極區、該第二汲極區、該第二閘極導體區、 及該第二型Mott通道層構成一第二型場效電晶體。 1 〇 .如申請專利範圍第9項之方法，其中該第一源極區及該 第一汲極區之形成包含下列步驟： 形成一與該第一型Mott通道層相鄰之第一導電層；以及 在該第一導電層中形成一與該第一閘極導體對向之第 一絕緣體區， 該第一源極區及該第'一没極區是在該第一絕緣體區的 對向端上的該第一導電層中之區域。 1 1 .如申請專利範圍第1 0項之方法，其中該第二源極區及該 第二汲極區之形成包含下列步驟： 形成一與該第二型Mott通道層相鄰之第二導電層；以及 在該第二導電層中形成一與該第二閘極導體對向之第 二絕緣體區， 該第二源極區及該第二汲極區是在該第二絕緣體區的 對向端上的該第二導電層中之區域。 1 2.如申請專利範圍第1 1項之方法，其中該第一閘極導體區 之形成及該第二閘極導體區之形成包含下列步驟： 形成一與該第一型Mott通道層及該第二型Mott通道層 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 I I I ---- I I ! 1 ---^---f 訂------ ---轉 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 455 9 t as C8 D8六、申請專利範圍 絕緣且係位於該第一型Mott通道層與該第二型Mott通道 層之間的閘極導體層，該第一導電層及該第二導電層係 分別在以該閘極導體層爲中心的該第一型Mott通道層及 該第二型Mott通道層之對向端：以及 在該閘極導體層中形成複數個絕緣體區， 其中該第一閘極導體區是該閘極導體層中位於兩個該 等個絕緣體區之間的一區域，且係位於該第一源極區與 該第一汲極區之對向及之間；以及 其中該第二閘極導體區是該閘極導體層中位於兩個該 等絕緣體區之間的一區域，且係位於該第二源極區與該 第二汲極區之對向及之間。 1 3 .如申請專利範圍第1 2項之方法，其中該疊層結構之形成 包含下列步驟： - 形成一第一導電氧化物層，作爲該第一導電層； 在該第一導電氧化物層上形成該第一型Mott轉渡層； 在該第一型Mott通道層上形成一第一閘極絕緣體層； 形成一第二導電氧化物層，作爲該第一閘極絕緣體層 上之該閘極導體層； 在該第二導電氧化物層上形成一第二閘極絕緣體層； 在該第二問極絕緣體層上形成該第二型Mott通道層： 以及 形成一第三導電氧化物層，作爲該第二型Mott通道層 上之該第二導電層。 1 4 .如申請專利範圍第9項之方法，其中於出現一電場時， I I I ί I ------. I------訂 — I ---- -- ^ V <請先閱讀背面之注意事項再填寫本頁) -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 45 5 9 1 as B8 C8 D8、申請專利範圍 該第一型Mott通道層及該第二型Mott通道層改變導電係 數3 1 5 .如申請專利範圍第9項之方法，進一步包含下列步驟： 連接該弟一型場效電晶體及該弟二型場效電晶體’而 形成該互補場效電晶體。 16. —種製造一互補場效電晶體結構之方法，該方法包含下 列步驟： 在一基材的一第一邵分上形成一第一型Mo tt通道層； 以及 在該基材的一第二部分上形成一第二型Mott通道層； 其中該第一型Mott通道層係與該第二型Mott通道層互 補。 1 7 .如申請專利範圍第1 6項.之方法，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係 數。 1 8 .如申請專利範園第1 6項之方法，其中該第一型Mott通道 層及該第二型Mott通道層包含一互補場效電晶體之互補 通道區。 1 9 .如申請專利範圍第1 6項之方法，進一步包含下列步騾： 形成連接到該第一型Mott通道層之一第一没極區及一 第一源極區； 形成一與該第一型Mott通道層相鄰之第一閉極導體區； 形成連接到該第二型Mott通道層之一第二汲極區及一 第二源極區；以及 f -------- · I ---J I — 訂 - - - ---I— I I ^ i (請先閱讀背面之注意事項再填寫本頁) -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4455 9 1 頜 C8 D8六、申請專利範圍 形成一與該第二型M〇n通道層相鄰之第二閘極導體區， 其中該第一源極區、該第一汲極區、該第一閘極導體 區、及該第一型Mott通道層構成一第一型場效電晶體， 且該弟一源極區、該兩二ί及極區、該弟二閉極導體區、 及該弟·一型Mott通道層構成一弟二型場效電晶體。 20.—種形成一積體電路裝置之方法，該方法包含下列步驟： 在一基材上形成一解脱層； 去除該解脱層的一第一部分，以便露出該基材的一第 一部分，且留下該解脱層的一第二部分； 在該基材的該第一部分上形成一第一型Mott通道層之 一第一部分，且在該解脱層的該第二部分上形成該第一 型Mott通道層之一第二部分； 在該第一型Mott通道.滑的該第一部分之上形成一第一 絕緣體層之一第一部分，且在該第一型Mott通道層的該 第二部分之上形成該第一絕緣體層之一第二部分； 去除該解脱層的該第二邵分，以便解脱該Mott通道層 之該第二部分、及該第一絕緣體層之該第二部分，並露 出該裏材之該第二部分； 在該第一絕緣體層的該第一部分上形成一第二型Mott 通道層之一第一部分，並在該基材的該第二部分之上形 成該第二型Mott通道層之一第二部分； 在該第二型Mott通道層的該第一部分上形成一第二絕 緣體層之一第一部分，並在該第二型Mott通道層的該第 二部分上形成該第二絕緣體層之一第二部分；以及 ----------I ---1 l·---訂 * I I J I I ! 梦， (請先閲讀背面之注意事項再填寫本頁) -27- 本紙張尺度適用十國國家標準（CNS)A4規格（210 * 297公釐） 經濟部智慧財產局員工消費合作社印製 A84 A 5 ^ C8 D8六、申請專利範圍 去除該第二絕緣體的該第一部分、及該第二型Mott通 道層之該第一部分。 2 1 .如申請專利範圍第2 0項之方法，進一步包含下列步騍·-在該去除該解脱層的該第二部分之前，在該第一絕緣 體的該第一部分及該第一型Mott通道層的該第一部分與 該第一絕緣體的該第二部分、該第一型Mott通道層的該 第二部分、及該解脱層的該第二部分之間形成一通孔。 2 2 .如申請專利範圍第2 0項之方法，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係 數。 2 3 .如申請專利範圍第2 0項之方法，其中該第一型Mott通道 層及該第二型Mott通道層包含一互補場效電晶體之互補 通道區a 2 4 .如申請專利範圍第2 0項之方法，其中該第二絕緣體的該 第一部分及該第二型Mott通道層的該第一部分之該去除 包含下列製程的其中之一：乾式微影圖樣蝕刻、溼式微 影圖樣蝕刻、及4匕學、機械研磨。 _ 戈' 2 5 . —種互_補場效電晶體構、.:、，包含·· 一第一型Mott通道層；以及 一與該第一型Mott通道層相鄰之第二型Mott通道層， 其中該第一型Mott通道層係與該第二型Mott通道層互 補。 2 6 .如申請專利範圍第2 5項之結構，進一步包含： 與該第一型Mott通道層相鄰之一第一源極區、一第一 I--- - - - - --- - 111 r — 11 訂.--------^* (請先閱讀背面之注意事項再填寫本頁) -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445申請專利範圍 没極區、及 與該第二 >及極區、及 其中該第 區、及該第 以及 其中該第 區、及該第 型場效電晶 A8 88 C8 D8 —第一閘極導體區；以及 型Mott通道層相鄰之一第二源極區、一第二 一第二閘極導體區； —源極區、該第一汲極區、該第一閘極導體 一型Mott通道層包含一第一型場效電晶體； 二源極區、該第二〉及極區、該第二閘極導體 二型Mott通道層構成在電氣上連接到該第一 體之一第二型場效電晶體。 2 7 .如申請專利範圍第2 6項之結構，其中該第一源極區及該 包含： 型Mott通道層相鄰之第一導電層；以及 導電層中與.該第一閘極導體對向之一第一絕 第一没極區 —與該第 在該第 經濟部智慧財產局員工消費合作社印製 緣體區^ 該第一源極區及該第一汲極區是在該第一絕緣體區的 對向端上的該第一導電層中之區域。 2 8 .如申請專利範圍第2 7項之結構，其中該第二源極區及該 第二ϊίΐ極區包含： —與該第二型Mott通道層相鄰之第二導電層；以及 在該第二導電層中一與該第二閘極導體對向之第二絕 緣體區’ 該弟二源極區及該第二没極區是在該第二絕緣體區的 對向端上的該第二導電層中之區域。 2 9 .如申請專利範圍第2 7項之結構，其中該第一閘極導體區 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公蹵） --I --------^-----r---訂-— — — ί —'" <請先閱讀背面之注意事項再填寫本頁) ^455gi 8 008¾ ABCS 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 及該第二閘極導體區包含： 一與該第一型Mott通道層及該第二型Mott通道層絕緣 且係位於該第一型Mott通道層與該第二型Mott通道層之 間的閘極導體層，該第一導電層及該第二導電層係分別 在以該閘極導體層爲中心的該第一型Mott通道層及該第 二型Mott通道層之對向端；以及 在該閘極導體層中之複數個絕緣體區， 其中該第一閘極導體區是該閘極導體層中位於兩個該 等絕緣體區之間的一區域，且係位於該第一源極區與該 第一汲極區之對向及之間；以及 其中該第二閘極導體區是該閘極導體層中位於兩個該 等絕緣體區之間的一區域，且係位於該第二源極區與該 第二没極區之對向及之.間。 3 0 .如申請專利範圍第2 9項之結構，其中該第一導電層、該 第二導電層、及該閘極導體層包含導電氧化物層，且該 第一型Mott轉渡層是位於該第一導電層上；該結構進一 步包含·· 位於^該第一型Mott通道層上的一第一閘極絕緣體層， 該閘極導體層係位於該第一閘極絕緣體層上；以及 位於該閘極導體層上的一第二閘極絕緣體層，該第二 型Mott通道層係位於該第二閘極絕緣體層上，且該第二 導電層係位於該第二型Mott通道層上。 3 1 .如申請專利範圍第2 5項之結構，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------' *----^----訂·--I------^) t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 45 5 9 j as 1 B8 CS D8六、申請專利範圍 數。 3 2 .如申請專利範圍第2 5項之結構，其中係連接該第一型場 效電晶體及該弟一型场效電晶體f而形成該互補場效電 晶體。 夺-'ι 3 3 . —種互補場效電荔包含： 一具有一第一面及二面之疊層結構，該第一面包 含一第一型Mott通道層，且該第二面包含一第二型Mott 通道層； 在該第一面上具有一第一源極區及一第一没極區之一 第一導電層； 在該第二面上具有一第二源極區及一第二汲極區之一 第二導電層；以及 一位於該第一型Mott通道層與該第二型Mott通道層之 間且與該第一型Mott通道層及該第二型Mott通道層絕緣 之閘極導體層，該閘極導體層具有一第一閘極導體區及 一第二閘極導體區， 其中該第一源極區、該第一汲極區、該第一閘極導體 區、趸該第一型Mott通道層構成一第一型場效電晶體， 且該第二源極區、該第二汲極區、該第二閘極導體區、 及該第二型Mott通道層形成一第二型場效電晶體。 3 4 .如申請專利範固第3 3項之結構，其中該第一源極區及該 第一 ί及極區包含： 一與該第一型Mott通道層相鄰之第一導電層；以及 在該第一導電層中與該第一閘極導體對向之一第一絕 ----------I -----„----訂---------'^* (請先閱讀背面之注意事項再填寫本頁) -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 ΑΛ55 9 1 A8 § ________D8 六、申請專利範圍 緣體區， 該第一源極區及該第-没極區是在該第—絕緣體區的 對向端上的該第一導電層中之區域3 5. 如申請專利範園第34項之結構，其中該第二源極區及該 第二汲極區包含： 一與該第二型Mott通道層相鄰之第二導電層；以及 在該第二導電層中一與該第二開極導體對向之第二絕 緣體區， 該第二源極區及該第二汲極區是在該第二絕緣體區的 對向端上的該第二導電層中之區域。 6. 如申請專利範圍第35項之結構，其中該第一聞極導體區 及該第二閘極導體區包含： -與該第-型触通道層及該第二型Mqu通道層絕緣 且係位於該第一型Mott通道層與該第二型M〇tt通道層之 間的問極導體層，該第-導電層及該第二導電層係分別 在以㈣極導體層爲中心的該第—型Mgu通道層及該第 一型Mott通道層之對向端；以及 在該閘極導體層中之複數個絕緣體區， 其中該第-閉極導體區是該間極導體層中位於兩個該 等絕緣體區之間的—區域’及係位於該第—源極區與該 第一没極區之對向及之間；以及 其中該第二間極導體區是該間極導體層中位於兩個該 等絕緣體區之間的一區域，且係位於該第二源極區與該 第二汲極區之對向及之間。 32 本紙張尺度適用中國國豕標準（CNS〉A4規格（210 X 297公爱） ί請先閱讀背面之注意事項再填寫本頁} 裝--------訂-------ί'^ 4455 9 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 3 7.如申請專利範圍第3 6項之結構，其中該第一導電層、該 第二導電層、及該閘極導體層包含導電氧化物層，且該 第一型Mott轉渡層是位於該第一導電層上；該結構進一 步包含·· 位於該第一型Mott通道層上的一第一閘極絕緣體層， 該閘極導體層係位於該第一閘極絕緣體層上；以及 位於該閘極導體層上的一第二閘極絕緣體層，該第二 型Mott通道層係位於該第二閘極絕緣體層上，且該第二 導電層係位於該第二型Mott通道層上。 3 8 .如申請專利範園第3 3項之結構，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係 數。 3 9 .如申請專利範圍第3 3項之結構，其中係連接該第一型場 效電晶體及該第二型場效電晶體5而形成該互補場效電 晶體。 40.—種互補場效電晶·赠皆構，包含：'，賤 . 具有第一及第二部分吳^基材； 位4該基材的該第一部分之上的一第一型Mott通道層 ;以及 位於該基材的該第二部分之上的一第二型Mo«通道層； 其中該第一型Mott通道層係與該第二型Mott通道層互 補。 4 1 .如申請專利範圍第4 0項之結構，其中於出現一電場時， 該第一型Mott通道層及該第二型Mott通道層改變導電係-33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 ---------- I - I-----^ ------^ > {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 5 5 91 el * C8 D8六、申請專利範圍 數α 4 2 .如申請專利範園第4 0項之結構，其中該第一型Mott通道 層及該第二型Mott通道層包含一互補場效電晶體之互補 通道區。 4 3 .如申請專利範圍第4 0項之結構，進一步包含： 連接到該第一型Mott通道層之一第一ΐ及極區及一第一 源極區； 與該第一型Mott通道層相鄰之一第一閘極導體區； 連接到該第二型Mott通道層之一第二没極區及一第二 源極區；以及 與該第二型Mott通道層相鄰之一第二閘極導體區； 其中該第一源極區、該第一汲極區、該第一閘極導體 區、及該第一型Mott通.道層構成一第一型場效電晶體， 且該第二源極區、該第二汲極區、該第二閘極導體區、 及該第二型Mott通道層形成一第二型場效電晶體。 -----« I ----I - --I--„----^ ----I--- (請先閱讀背面之注意事項再填寫本頁) -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/306,509 US6479847B2 (en) | 1999-05-07 | 1999-05-07 | Method for complementary oxide transistor fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW445591B true TW445591B (en) | 2001-07-11 |
Family
ID=23185624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089108356A TW445591B (en) | 1999-05-07 | 2000-05-03 | Method for complementary oxide transistor fabrication |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6479847B2 (zh) |
| JP (1) | JP3534394B2 (zh) |
| TW (1) | TW445591B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333543B1 (en) | 1999-03-16 | 2001-12-25 | International Business Machines Corporation | Field-effect transistor with a buried mott material oxide channel |
| US6365913B1 (en) * | 1999-11-19 | 2002-04-02 | International Business Machines Corporation | Dual gate field effect transistor utilizing Mott transition materials |
| US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| US20160043142A1 (en) * | 2013-03-21 | 2016-02-11 | Industry-University Cooperation Foundation Hanyang University | Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array |
| CA2974821A1 (en) | 2015-01-24 | 2016-07-28 | Circuit Seed, Llc | Passive phased injection locked circuit |
| CN108141215B9 (zh) * | 2015-07-29 | 2020-11-06 | 电路种子有限责任公司 | 互补电流场效应晶体管装置及放大器 |
| WO2017019981A1 (en) | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Reference generator and current source transistor based on complementary current field-effect transistor devices |
| US10476457B2 (en) | 2015-07-30 | 2019-11-12 | Circuit Seed, Llc | Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices |
| US10491177B2 (en) | 2015-07-30 | 2019-11-26 | Circuit Seed, Llc | Multi-stage and feed forward compensated complementary current field effect transistor amplifiers |
| CA3043989A1 (en) | 2015-12-14 | 2017-06-22 | Circuit Seed, Llc | Super-saturation current field effect transistor and trans-impedance mos device |
| KR102195495B1 (ko) * | 2017-09-07 | 2020-12-28 | 경북대학교 산학협력단 | 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155658A (en) * | 1992-03-05 | 1992-10-13 | Bell Communications Research, Inc. | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films |
| JPH06151872A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Kasei Corp | Ｆｅｔ素子 |
| US5742082A (en) * | 1996-11-22 | 1998-04-21 | Motorola, Inc. | Stable FET with shielding region in the substrate |
-
1999
- 1999-05-07 US US09/306,509 patent/US6479847B2/en not_active Expired - Fee Related
-
2000
- 2000-04-28 JP JP2000131749A patent/JP3534394B2/ja not_active Expired - Fee Related
- 2000-05-03 TW TW089108356A patent/TW445591B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332133A (ja) | 2000-11-30 |
| US6479847B2 (en) | 2002-11-12 |
| JP3534394B2 (ja) | 2004-06-07 |
| US20020016030A1 (en) | 2002-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418488B2 (en) | Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate | |
| TWI380343B (en) | Planar substrate devices integrated with finfets and method of manufacture | |
| US7786535B2 (en) | Design structures for high-voltage integrated circuits | |
| US7060553B2 (en) | Formation of capacitor having a Fin structure | |
| US7754546B2 (en) | Semiconductor device manufacturing method and semiconductor device using the same | |
| TWI343120B (en) | Semiconductor device having a compressed device isolation structure | |
| TW445591B (en) | Method for complementary oxide transistor fabrication | |
| TW432593B (en) | SOI semiconductor device and method for manufacturing the same | |
| TW201112389A (en) | Charging protection device | |
| US20150372107A1 (en) | Semiconductor devices having fins, and methods of forming semiconductor devices having fins | |
| TW201135815A (en) | Semiconductor device and method for manufacturing the same | |
| US6350622B2 (en) | Process for fabrication of an all-epitaxial-oxide transistor | |
| JP3513805B2 (ja) | モット転移チャネル層を有する電界効果トランジスタ及びその製造方法 | |
| JP2007519239A (ja) | 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造 | |
| TWI260734B (en) | Architecture for circuit connection of a vertical transistor | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| TW201005943A (en) | Transistor with contact over gate active area | |
| KR20050067008A (ko) | 반도체 소자의 제조방법 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| TW471113B (en) | An SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOFETs and method of fabricating the same | |
| CN110993694A (zh) | 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管 | |
| CN110911478B (zh) | 一种具有亚1nm栅长的二维薄膜场效应晶体管 | |
| CN115799260B (zh) | 一种负电容围栅纳米片结构cmos反相器及其制造方法 | |
| KR20000045405A (ko) | 반도체소자의 제조방법 | |
| KR0176170B1 (ko) | Soi 기판을 이용한 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |