TW445524B - Method for forming raised source and drain - Google Patents

Method for forming raised source and drain Download PDF

Info

Publication number
TW445524B
TW445524B TW088119718A TW88119718A TW445524B TW 445524 B TW445524 B TW 445524B TW 088119718 A TW088119718 A TW 088119718A TW 88119718 A TW88119718 A TW 88119718A TW 445524 B TW445524 B TW 445524B
Authority
TW
Taiwan
Prior art keywords
dielectric material
gate
deposited
material layer
layer
Prior art date
Application number
TW088119718A
Other languages
English (en)
Inventor
Yi-Shi Chen
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Application granted granted Critical
Publication of TW445524B publication Critical patent/TW445524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

445524 五、發明說明（1) 發明領域 本發明係有關於一種在半導體晶圓上形成自行對準金 屬矽化物接觸物之方法，且特別有關於一種在金氧半 (metal-oxide semiconductor) (MOS)電晶體元件上形 成自行對準之隆起源極區與j：及極區之方法^ 習知技術說明 當積體電路之電晶體尺寸（di mens i on ) 變得更小， 超淺電日日體接面（ultra-shallow transistor1 junction )就變成在形成電子元件時的一個重要考慮因素。而一種 可形成超淺接面之機制為經由形成隆起的，或高起的源極 區與汲極區來達成。 構成隆起源極區與汲極區之物質通常與電子元件基板 相同，大部份的情況下是矽》隆起源極區與汲極區也可用 來在超大型矽積體（ULSI ) M0S元件中當作另外的自行對 準接觸物（contacts )’但首先須將隆起源極區與汲極區 金屬化。一金屬化之矽或金屬矽化物，為將矽與金屬化 合，然後形成於源極區與汲極區上。金屬矽化物可擇自第 VIII 族金屬矽化物（PtSi, Pd2Si，CoSi2 及 NiSi2)或 TiSi2。 在標準CMOS製程中，低密度離子佈植步驟 (low-densi ty implant step )係利用一複晶石夕閘極當罩 幕（mask )以在元件基板上形成隨後即要變成的淡摻雜汲 極（lightly-doped drain) (”LDD”）區。一氧化層接著 形成於元件基板上並圍繞著閘極。將氧化層蝕刻後，留下
〜在46524 五、發明說明（2) 與閘極邊緣相鄰之氧化層。這些氧化層已知被用來當作氧 化間隔物。由於間隔物側面的尺寸通常非常小，後續的金 屬矽化物之形成可能會橋接而連接分隔之源極與汲極金屬 矽化物並造成閘極短路。這就是所謂的自行對準金屬矽化 物橋接（salicide bridging)。 接著習知方法之後是形成隆起源極區與汲極區。此目 地可同時經由矽磊晶之成長以及矽之沉積來完成。磊晶成 長所需要的南溫可能在佈植換雜離子（impurities implanted )以形成淡摻雜汲極區時造成摻雜離子過度擴 散。》儿積妙以形成隆起源極區與 >及極區之步驟可經由碎之 濺鑛（sputtering )來完成。習知的濺鍍製程為利用高能 量離子轟擊（bombard ) —矽標的物或一純矽片以從標的 物上移走大多數矽原子。由於被移走之矽原子往任意方向 移動’所以矽原子會塗覆（coat )在整個間隔物表面而 要從不需要矽之間隔物表面去除矽則需要額外的步驟然 而夕去除步驟會損害到間隔物，又需額外的步驟以二 成間隔物。 y 發明概要 有鑑於此，本發明係有關於一種形成自行對準之隆起 之，Ξ Ϊ沒極區之方法’依據本發明可實質改善習知技術 之問題與缺點。 1 又何 本發明之特徵及優點將說明如下，其中部分 經由練習而習得。本發明之目的及其他優點：二： 說明與申請專利範圍裡特別指出之方法與結構配
第5頁 4455^4 五、發明說明（3) 合附圖而了解與達致。 為達上述目的與優點，以下針對本發明之目的進行具 體而詳細的說明。本發明之目的為提供一種於一半導體晶 圓上形成自行對準金屬梦化物接觸物的方法，上述半導體 晶圓具有一閘極介電材料層’且至少一複晶矽閘極沉積在 上述閘極介電材料廣上。此方法包括下列步驟：首先於上 述閘極及閘介電材料層上沉積一間隔物介電材料層。接著 遮蔽上述間隔物介電材料層，用以界定出一源極區與一没 極區及讓複晶碎閘極露出。再來進行非等向性餘刻以去除 沉積於閘極上之間隔物介電材料及沉積於源極區與沒極區 上之間隔物介電材料與閘極介電材料層，而形成與閘極相 鄰的間隔物介電材料之側壁間隔物。此法中更進_步包括 下列步驟：進行直向濺鍍以沉積一矽層。接著沉積一金屬 層’然後加熱晶圓以誘發介於沉積矽與沉積金屬之間的石夕 化反應，而於上述源極區、汲極區與閘極上形成金屬石夕化 物。 除了上述步驟外’本發明方法同時亦包括了去除沉積 於側壁間隔物上之矽層以及再形成上述側壁間隔物的步 驟。 同時，本發明之另一目的為提供一種在半導體晶圓上 形成隆起源極區與汲極區之方法’上述半導體晶圓包含一 閘極介電材料層’且至少一複晶矽閘極沉積在上述閘極介 電材料層上。此方法包括下列步驟：首先於上述閘極及閘 極介電材料層上沉積一間隔物介電材料層。接著遮蔽上述
第6頁
間隔物介電材料層用以界定出一源極區與一汲極區及讓複 晶石夕閘極露出。再接著進行非等向性蝕刻以去除沉積於間 極上之間隔物介電材料及沉積於源極區與及極區上之間隔 物介電材料與閘極介電材料層’而形成與閘極相鄰的間隔 物介電材料之側壁間隔物》此法中更進一步包括下列步 驟：進行直向濺鍍以沉積一矽層。接著經由上述沉積^層 佈植離子於半導體晶圓以在晶圓上形成源極區與汲極區。 除了上述步驟外’在本發明方法中同時包括在直向錢 鍵步驟之後沉積一金屬層，以及加熱晶圓以誘發介於沉積 矽與沉積金屬間的矽化反應的步驟。 另外’在本發明方法中也包括進行沉積一間隔物介電 材料層之步驟前’先佈植離子以形成淡摻雜汲極區的步 驟〇
更進一步，本發明之又一目的為提供一種形成半導體 電子元件之方法’包括下列步驟：首先界定出一基板。接 著在上述基板上長成一第一介電材料層。再來沉積一複晶 石夕層於第一介電材料層上。圖案化上述複晶矽層及形成至 少一閘極。於上述閘極與第一介電材料層上再沉積一第二 介電材料層。遮蔽上述第2介電層用以界定出一源極區及 一沒極區及讓閘極露出。接著進行非等向性蝕刻以去除沉 積於上述閘極上之第二介電材料層及沉積於源極區與汲極 區上之第一介電材料層與第二介電材料層，而形成與閘極 相鄰的第2介電材料之側壁間隔物。此外，本發明方法中 也包括了直向濺錄以沉積一矽層，再經由上述沉積梦層佈
第7頁 R|W445 5ii α 五、發明說明（5) 植離子於上述基板上以界定出源極區與没極區。 本發明中之上述直向滅鐘方式，其優點:於矽的消耗 量少幾近於零，且沉積之矽深度比習知降低，形成超淺接 面<同時依據本發明方法形成自行對準之源極區與汲極區 的製程難度低，施行容易。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易僅，並對申請專利範圍做更進一步的解釋下文特舉 出較佳實施例，並配合所附圖式，進行詳細說明。 圖式簡單說明 此處之附圓，為用來輔助說明本發明的實施例中各元 件之組成、原理及優點。 第1圖到第7圖係本發明方法之形成自行對準之隆起源 極區與沒極區之方法步驟剖面圖。 符號說明 2〜矽基板； 6〜閘極； 1 0〜矽標的物； 14-準直器； I 8~矽層： 22〜源極區與汲極 4〜閘極氧化層； 介電材料層； 12〜矽原子； 16〜直向矽原子； 20〜淡摻雜汲極區（ldd ); 區。 較佳實施例的詳細說明 本發明提供了 一種在MOS電子元件上形成自行對準之 隆起源極區與沒極區之方法。本發明方法也提供了形成自
,1^445 52 4 五、發明說明（6) 行對準金屬矽化物接觸物之方法。 本發明方法將參照第1圖至第7圖進行說明，同時為了 方便解釋及引證本發明方法之目的，第1圖至第7圖以一個 MOS電晶趙表示之。然而依據此處所揭露之本發明方法可 輕易地改變而形成複數MOS電晶體。 參照第1圖’在界定出一矽基板2 (Sii icori substrate)後，一閘極氧化層4 (gate oxide)接著形成 於矽基板2之上《閘極氧化層4以經由氧化製程成長之二氧 化碎較佳’但亦可由其他已知的介電材料組成，例如氮化 石夕及氣氧化矽。一複晶矽層經由化學氣相沉積法 (chemical-vapor deposition) (CVD)沉積於閘極氧化 層4上。一光阻（photoresist )塗佈於上述沉積複晶矽層 之表面上’然後進行圖案化（patt erned )以去除複晶碎 層之部分而形成複數閘極6 (gate)，在附圖中僅列1 一 個來代表說明。接著去除光阻，此時閘極6沉積於閘極氧 化層4之上’而閘極氧化層4則沉積於矽基板2上。利用閘 極6當作罩幕（mask )，進行一低密度之摻雜離子佈植 (low-density implant of impurities)，以在矽基板2
形成淡摻雜沒極（LDD )區而成為仰3電晶體β 參照第2圖，一介電材料層8 (dieUctric )沉積於閘極6及閘極氧化層4之上。介電材料層8 CVD方法（CVD pr〇cess)沉積，並可由任意已知之 料所組成，包括二氧化矽、氮化矽以及氮氧化矽。 料層8圍繞並相鄰於閘極6，圍繞範圍包括閘極6之頂部及
4 4552 4 五'發明說明（7) 侧壁。一光阻（未圖示）塗佈於介電材料層8之表面上， 然後進行圖案化以界定出一源極區與一汲極區。上述圖案 化之光阻亦讓閘極6露出。對此光阻-介電材料-閘極氧化 層結構進行非等向性蝕刻以去除沉積在閘極6上之介電材 料層8 °上述非等向性蝕刻亦去除了沉積於界定源極區與 及極區上之閘極氧化層4以及介電材料層8。因為在閘極6 侧壁上的^電材料層8之垂直尺寸（vertical dimensi〇n )大於水平尺寸（horizontal dimendion)，一些介電材 料層8會在非等向性蝕刻製程後留在閘極6的側壁上。此留 下之介電材料層8如第3圖所示。 _參"、、第3 ® *該留下之介電材料層8 (此後稱為側壁間 隔物8 )與閘極6之側壁相鄰❶此外，閘極氧化層4，除了 位於側壁間隔物8及閉極6底下的部分外，其餘皆在非等向 ‘，钮刻製程中被去除。非等向性㈣製程使側壁間隔物產 生一垂直的輪廓，即呈垂直的排列並包含一垂直的侧邊表 面，上述結構對於本發明之後的濺鍍步驟非常重要。 f照第4囷’本圖揭露了利用直向濺鍍以形成隆起源 ，區與汲極區之步驟。利用離子來為擊（b〇mbard) 一矽 (2Γ邮〇以從珍標的物10移走大多數 =原子12。如第4圖所示，珍原子12 —開始往任意方向移 嫂一具有複數垂直開口之準直器14 (c〇1Uroat〇r )位於 ^標的物1〇及M0S電晶艘結構之間。準直心只允許具有 主要垂直速率組成（primarily vertical veiQeity component)之妙原子12通過。直向矽原子16或具有主要
第10頁 f^44fL52> 五、發明說明（8) ΪΪί ΐίΓ夕原子12，將只塗覆（C〇at)於M0S電晶 之：Ϊ 面上。因此，直向石夕原子16將塗覆於界定 =極區與汲極區與閘極6之頂端，就算有直向石夕原子:广 直輪：側壁間隔物8之側邊’也會因側壁間隔物8具有之垂 直輪廓而極少發生。 开另^变 有一些矽原子沉積在側壁間隔物8之側邊上，上 S電晶趙結搆可利用輕含浸於酸中或钱 二 =壁間隔物8之側邊上的妙原子。沉積在侧壁間：二積 之矽原子可同樣的於淡蝕刻製程（Ught_etching
Process )中被去除。決定上述淡蝕刻是否應該進行的因 讦閉極到源極/汲極之漏電（leakage)，上述漏電 W 屬矽化物形成之後被量測到。如果偵測到真的存# 漏電，侧壁間隔物8就應該進行蝕刻以去除至少一部分在 側壁，隔物8。因為進行淡摻雜或淡蝕刻，側壁間隔物8不 太會受損，因此不需要施行側壁間隔物再成形。然而，若 在特殊情況下需用到高品質之側壁間隔物，就會藉著重 上述形成側壁間隔物8之步驟進行側壁間隔物的再成形。 參照第5圖，上述濺鍍大體上僅於閘極6表面上及界定 之源極區與淡極區上塗覆以矽層18 (silic〇n layers)。 石夕^18沉積在源極區與汲極區上而成為自行對準之隆起源 極區與汲極區。此外，若矽層18沉積在閘極6上且源極區 與沒極區已金屬化’矽層18就會變成金屬矽化物，此金屬 石夕化物可在之後當成自行對準金屬矽化物接觸物使用。 參照第6圓，利用閘極6及側壁間隔物8當罩幕（mask
第11頁 ___ 五、發明說明（9) )，進行高掺雜離子佈植（heavy implantation of impurities)以在梦基板2界定出源極區與没極區。 參照第7圖，顯示於第6圖之離子佈植與加熱製程導致 擴散之淡摻雜汲極區2 0 ( LDD )延伸到閘極6之下。此製程 亦同時導致源極區與沒極區2 2的形成延伸到側壁間隔物8 之下。此外，矽層1 8可被金屬化以形成金屬矽化物接觸 物。此金屬矽化物接觸物可首先藉由施行沉積金屬至矽層 18 ’接著加熱基板以誘發介於沉積矽層18與上述沉積金屬 之間的梦化反應而形成。關於光阻，沉積於上述製程所造 成之如第3圖所示之結構’然後去除之。；5夕層a變成金屬 妙化物18。金屬矽化物18形成於閘極6及源極區與汲極區 22之上。上述沉積金屬可為Ti或任何第¥111族金屬，包括 Co, Pt，Pd，或Ni ’以形成金屬梦化物’諸如Tisi2， C〇Si2，PtSi，Pd2Si 以及NiSi2 » 2’ 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

Claims (1)

  1. ^445 52 4 六、申請專利範圍 1. 一種在半導體晶圓上形成自行對準金屬矽化物接觸 物之方法’該半導體晶圓具有一閘極介電材料層，且至少 一複晶矽閘極沉積在該閘極介電材料層上，包括下列步 驟： 沉積一間隔物介電材料層於該閘極及該閘極介電材 料層上； 遮蔽該間隔物介電材料層用以界定出—源極區與一 沒極區’及讓該複晶矽閘極露出； 進行非等向性蝕刻以去除沉積於該閘極上之該間隔 物介電材料及沉積於該源極區與該汲極區上之該間隔物介 電材料與該閘極介電材料層，而形成與該閘極相鄰的該間 隔物介電材料之側壁間隔物： 直向难鍵以沉積一妙層； 沉積一金屬層；以及 加熱該晶圓以誘發介於該沉積矽與該沉積金屬之間 的矽化反應而在該源極區、該汲極區與該閘極上形成金屬 妙化物。 如申請專利範圍第1項所述之方法其中該沉積金 屬為Ti， c〇， Pt， Pd，或Ni 。 3. 如申請專利範圍第1項所述之方法其中更進一步 ^括去除沉積於該側壁間隔物上之該矽層的步驟。 4. 如申請專利範圍第3項所述之方法其中更進一步 匕括再形成該側壁間隔物的步驟。 5_ 一種在半導想晶圓上形成隆起源極區與汲極區之方
    第13頁 、，445524 六、申請專利範面 ~ 一 - ~ —1 法，該半導體晶圓具有一閘極介電材料層，且至 矽閘極沉積在該問極介電材料層上，包括下列步驟.Ba 材料層於該閘極及該閉極介電材料層上沉積-間隔物介電 豸蔽該間隔物介電材料層用以界定出—源極區與一 波極區，並讓該複晶矽閘極露出； 、 物介二等向性蝕刻以去除沉積於該開極上之該間隔 t ΪΪ 沉積於該源極區與該汲極區上之該間隔物介 電材料與該閉極介電材料廣，而形成與該閉極相鄰的該間 隔物介電材料之側壁間隔物； 直向濺錄以沉積一矽層；以及 經由該沉積梦層佈植離子於該半導體晶圓以在該晶 圓上形成源極區與汲極區。 6. 如申請專利範圍第5項所述之方法，其中更進一步 包括下列步驟： 於該直向濺鍍步驟後沉積一金屬層；以及 加熱該晶圓以誘發該沉積矽與該沉積金屬之間的矽 化反應。 7. 如申請專利範圍第6項所述之方法，其中該沉積金 屬為Ti，Co，Pt，Pd，或Ni。 8. 如申請專利範圍第5項所述之方法，其中更進一步 包括了進行該沉積一間隔物介電材料層步驟之前，先佈植 離子以形成淡換雜汲極區的步驟。 9·如申請專利範圍第5項所述之方法，其中該佈植離
    0492-4407nVFl.ptd 第 14 頁 c：p ^ ►viAA5 六'申請專利範固 子步驟為高摻雜離子佈植。 10. 如申請專利範圍第5項所述之方法，其中更進一步 包括去除沉積於該側壁間隔物上之該矽層的步驟。 11. 如申請專利範圍第1〇項所述之方法’其t更進一 步包括再形成該側壁間隔物的步驟。 12.如申請專利範圍第8項所述之方法’其中更進一步 包括於該佈植離子步驟之後，加熱該晶圓以使該佈植離子 在該晶園上擴散而形成該淡摻雜汲極區與該源極區與汲極 區’且該淡摻雜汲極區延伸至該閘極之下的步驟。 H 一種形成半導體電子元件之方法，包括下列步
    驟： 界定出一基板； 在該基板上長成一第一介電材料層； 在該第一介電材料層上沉積一複晶矽層； 在案化該複晶矽層及形成至少一閘極； 在該閘極與該第一介電材料層上沉積一第二介電材料 層； 遮蔽該第二介電材料層用以界定出一源極區及—；及極 區及讓該閘極露出； 進行非等向性蝕刻以去除沉積於該閘極上之該第二介 電材料層及沉積於該源極區與該汲極區上之該第一介電材 料層與該第二介電材料層’而形成與該閘極相鄰的該第2 介電材料之側壁間隔物； 直向濺鍍以沉積一矽層；以及
    第15 I 445524 六、申請專利範圍 經由該沉積矽層佈植離子於該基板上之界定出源極區 與ί及極區。 14·如申請專利範圍第13項所述之方法，其中更進一 步包括下列步驟·· 在該直向濺鍍步驟之後沉積一金屬層；以及 加熱該晶圓以誘發該沉積矽與該沉積金屬之間的《夕化 反應。 15. 如申請專利範圍第14項所述之方法’其中該沉積 金屬為Ti， Co, Pt, Pd，或Ni。 16. 如申請專利範圍第13項所述之方法’其中更進一 步包括進行該沉積一第二介電材料層步驟之前’先佈植離 子以形成淡摻雜汲極區的步驟。 17. 如申請專利範圍第13項所述之方法’其中該第二 介電材料層為由二氧化梦、氣化矽或氮氧化矽所組成。 18. 如申請專利範圍第13項所述之方法，其中更進一 步包括去除沉積於該側壁間隔物上之該矽層的步驟。 19. 如申請專利範圍第18項所述之方法，其中更進一 步包括再形成該側壁間隔物的步脒。
TW088119718A 1998-11-17 2000-05-10 Method for forming raised source and drain TW445524B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/192,504 US6200867B1 (en) 1998-11-17 1998-11-17 Method for forming raised source and drain

Publications (1)

Publication Number Publication Date
TW445524B true TW445524B (en) 2001-07-11

Family

ID=22709945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119718A TW445524B (en) 1998-11-17 2000-05-10 Method for forming raised source and drain

Country Status (2)

Country Link
US (1) US6200867B1 (zh)
TW (1) TW445524B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332106B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
US6399450B1 (en) * 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6551885B1 (en) * 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
US6774000B2 (en) * 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
US6872606B2 (en) * 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
US6872610B1 (en) 2003-11-18 2005-03-29 Texas Instruments Incorporated Method for preventing polysilicon mushrooming during selective epitaxial processing
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384281A (en) * 1992-12-29 1995-01-24 International Business Machines Corporation Non-conformal and oxidizable etch stops for submicron features
JP2699839B2 (ja) * 1993-12-03 1998-01-19 日本電気株式会社 半導体装置の製造方法
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置の製造方法
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET

Also Published As

Publication number Publication date
US6200867B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
US5576227A (en) Process for fabricating a recessed gate MOS device
US5480814A (en) Process of making a polysilicon barrier layer in a self-aligned contact module
US5464782A (en) Method to ensure isolation between source-drain and gate electrode using self aligned silicidation
US6087234A (en) Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction
US7098514B2 (en) Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same
US6589836B1 (en) One step dual salicide formation for ultra shallow junction applications
TW445524B (en) Method for forming raised source and drain
US6063706A (en) Method to simulataneously fabricate the self-aligned silicided devices and ESD protective devices
US7468303B2 (en) Semiconductor device and manufacturing method thereof
US6020240A (en) Method to simultaneously fabricate the self-aligned silicided devices and ESD protection devices
US6258682B1 (en) Method of making ultra shallow junction MOSFET
US6653227B1 (en) Method of cobalt silicidation using an oxide-Titanium interlayer
US6627527B1 (en) Method to reduce metal silicide void formation
JP3382743B2 (ja) 半導体装置の製造方法
JP3129867B2 (ja) 半導体装置の製造方法
KR101044467B1 (ko) 반도체 소자의 티타늄 실리사이드 형성방법
TWI231547B (en) Short channel transistor fabrication method for semiconductor device
KR20040008631A (ko) 반도체소자의 제조 방법
US6221725B1 (en) Method of fabricating silicide layer on gate electrode
US6777300B2 (en) Method to improve silicide formation on polysilicon
KR100628253B1 (ko) 반도체 소자의 자기 정렬 실리사이드 형성방법
JP2950244B2 (ja) 半導体装置の製造方法
KR100192537B1 (ko) 반도체 소자 제조방법
US6365471B1 (en) Method for producing PMOS devices
KR20030013882A (ko) 반도체소자의 실리사이드막 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees