TW442882B - Method and system for analyzing a production failure in a semiconductor device - Google Patents
Method and system for analyzing a production failure in a semiconductor device Download PDFInfo
- Publication number
- TW442882B TW442882B TW089105132A TW89105132A TW442882B TW 442882 B TW442882 B TW 442882B TW 089105132 A TW089105132 A TW 089105132A TW 89105132 A TW89105132 A TW 89105132A TW 442882 B TW442882 B TW 442882B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- semiconductor
- pattern
- failure
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
442882 五、發明說明¢1) 發明背景— - 本發明是關/於用以分析具有至少一部份為半導體記‘I裝 置(記憶體)在其t的半導體裝置中生產故障的程序和系 統,尤其相關的是用以確認在生產程序中引起嚴重缺陷故 障成因的故障分析程序和系統,使當某一層在半導體裝置 的生產程序的中間形成,經由光學比較及形成圖案檢測的 故障資料,和當半導體上的晶片完成,利用電性檢測試驗 機執行檢測得到的行為故障資料的產生對應關係。 本發明是為記憶體而設計,其中的記憶單元是以矩陣形 式排列,但可能應用在微處理器或類似有記憶體在其中的 高速緩衝計憶體。以記憶體為例,此項發明將陳述如下。 圖1所示為半導體記憶裝置(記憶體)生產程序的結構。 經由包含11-1到11-N(步驟2)等不同生產程序的生產程序 1 0,完成記憶體的晶圓等級》每個在晶圓等級完成的晶片 都要執行電性行為試驗以判斷這些晶片是否可以正確地表 現(步驟1 3 )。執行電性行為測試的步驟是利用探針機將每 個晶片上增耗墊電極連接到電性試驗機,對晶片供應電源 供給及訊號,並自晶片偵測到輸出訊號。已經完成電性行 為測試的晶園會進行切割,如此一來每個晶粒在切割後會 各自分開(步驟1 4 ),而切開後的晶粒,只有經由電性行為 測試判定是外破壞性的才會包裝(步驟1 5 ),並且只有在最 後檢測判定為非破壞的(步驟1 6 ),才會經由生產工廠裝運 出貨。 近幾年來,半導體裝置已傾向具有更多層以回應增進積
O:\63\63305.ptd 第7頁 442882 五、 發明說明(2) 體 電 路 級 數 的 —需 求 並 且 現 在 他 們 利 用 包 含 數 以 百 計 -程 _序 的 生 產 程 序 製 :造 0 半 導 體 裝 置 的 最 終 良 率 是 由 各 流 程 故J章 的 累 加 來 決 定 並 因 此 即 使 電 性 行 為 測 言式 找 到 故 障 也 變 得 很 難 去 判 斷 究 竟 是 哪 ^ —1 道 流 程 造 成 <1 樣 的 破 壞 〇 此 外 生 產 程 序 的 完 成 需 要 數 個 月 的 時 間 一 個 晶 圓 由 啟 始 流 程 11 -1 開 始 製 造 J 直 到 它 在 程 序 12 完 成 晶 圓 等 級 α 這 表 示 如 此 來 即 使 透 過 電 性 行 為 測 言式 找 到 故 障 當 生 產 程 序 已 經 由 回 應 的 故 障 資 料 校 正 過 大 量 晶 圓 將 已 在 故 障 生 產 程 序 中 處 理 也 因 此 所 有 如 此 製 造 出 的 那 此b 晶 圓 都 取 決 於 相 同 的 故 障 0 在 生 產 程 序 的 每 個 程 序 中 > 為 了 抑 制 故 障 的 產 生 對 故 障 產 生 的 監 視 變 得 如 此 重 要 0 為 解 決 這 個 問 題 於 是 每 次 當 層 形 成 晶 圓 表 面 的 影 像 利 用 光 學 方 式 捕 捉 晶 圓 表 面 的 影 像 利 用 光 學 方 式 捕 捉 進 行 缺 陷 檢 測 如 此 以 檢 測 並 判 定 是 否 有 缺 陷 存 在 0 如 此 如 圖 1所示 經由這樣缺 陷 檢 測 可 得 到 生 產 程 序 中 不 同 程 序 的 21 * 1 的 第 —~* 級 缺 陷 檢 測 數 據 2 1 -2 的 第 二 級 缺 陷 檢 測 數 據 9 .以及2 1 - Ν 的 第N 級 缺 陷 檢 測 數 據 缺 陷 檢 測 並 不 須 要 所 有 的 層 都 要 進 行 1 — 般 例 行 只 在 重 要 的 或 是 最 可 能 發 生 故 障 的 幾 層 才 執 行 缺 陷 檢 測 〇 一 顯 微 鏡 來 進 行 晶 圓 表 面 影 像 的 光 學 捕 捉 先 前 是 靠 檢 測 人 員 利 用 他 或 她 的 眼 睛 觀 察 透 過 顯 微 鏡 投 射 出 的 晶 圓 表 面 的 影 像 以 判 斷 缺 陷 的 存 在 〇 但 現 在 可 執 行 動 的 缺 陷 偵 測 其 中 的 影 像 由 顯 微 鏡 投 射 出 並 由 如 維 或 維
O:\63\63305.ptd 第8頁 442882 五、發明說明(3) 影像感應器的影像擷取裝置捕捉。為此目的使用的裝-置稱 作檢測設備。.在這樣的檢測設備中,晶圓表面的影像私·參 考影像或先前捕捉的晶片影像比較,當這樣比較的影像互 相不一致時,並藉此判斷有缺陷的存在。此外,亦使用一 透過發光雷射束散射的角度判斷缺陷的存在的系統。 圖2所示為經由檢測設備的缺陷檢測得到的缺陷部份影 像的例子。大量的1 0 1晶片在晶圓1 0 0上形成,在這些不同 的1 0 1晶片的影像中,一個具有部份1 1 〇的晶片的影像其不 吻合的程度較大會被判斷為缺陷。經由檢測設備進行檢測 得到的缺陷資料可指出圖案上的缺陷,而這樣的缺陷並不 總會造成引起行為故障的嚴重缺陷。如圖1所示,為解決 這個問題,針對各別生產程序,利用檢測設備進行檢測得 到的缺陷數據,會加成以層疊在使用電性試驗機得到的電 性行為試驗的結果上(步驟4 1 ),加以分析以確定一個經歷 行為故障的半導體裝置的故障產生程序或故障成因的評估 (步驟42 )。 如圖1所示,在電性行為試驗的數據中,利用電性試驗 機得到的用以層疊在利用檢測設備得到的缺陷檢測數據 上,用在各別生產程序以分析是為失效位元的數據3 1及 B I N / S 〇 r t數據。然而,為分析而層疊在利用檢測設備得到 缺陷檢測數據上的電性行為試驗數據具有下列的優點及缺 點。 失效位元數據是針對每個位元執行寫和讀的試驗以確認 故障位元,且數據可經由將故障位元的邏輯位址轉換成晶
r,4428 8 2 五、發明說明(4) 片上的實體位_址而得到。既然這些數據可以和經由缺-陷.檢 測裝置得到的缺陷位置座標有一對一的關係,在可以春行 高度精準的故障分析下,位元失效分析是有利的。然而, 為了得到失效位元數據,必須對每個位元判斷好或壞的, 而事實上,電性試驗是必須和一般電性試驗分開,而經由 使用一專為使目的而分別準備的電性試驗機,例如,為了 得到一在上面有形成等級4 0 0的1 6百萬位元記憶體的整個 八吋晶圓的失效位元數據,必須執行一需要超過2 4小時才 能完成特殊的試驗。基於這個原因,事實上,生產線極少 的努力就可以得到日常的失效位元數據。除此之外,在一 個有列故障、行故障、區塊故障或諸如此類的故障存在的 情況中,會有很多失效位元,並因此數據的量會變得很龐 雜。因此,一個針對魔大數量的數據和缺陷位置座標的相 對關係的分析需要一段長時間。如此一來,就其需要大量 的數據及因此需要長時間分析這點而言,用以得到失效位 元數據的檢測是缺點。因此,在正常記憶體生產程序中執 行這項檢測已經是困難的。 從另一方面來說,BIN/Sort數據是用來一個正常電性行 為試驗的當做簡略數據(簡單數據),例如,一個執行在在 其上形成的4 0 0等級的1 6百萬位元記憶體的八吋晶圓上的 檢測,即使這個等級可以在一個小時内完成。然而,得到 的資料如BIN/Sort數據是每個晶片單位上的主要故障資 料,而且不含故障位元位置的資料,因此他們無法和利用 缺陷檢測設備得到的缺陷檢測數據有一對一的關聯性,而
第10頁 442882 五、發明說明(5) 且在以下案例_中,在一個判定為引起故障的晶片中數..個 缺陷經由數個程序產生出,既然不可能去確認這個缺陷^就 是故障的肇因,則其中的BIN/Sort數據是不利的。為了克 服這個問題,須要得到經過一段長的時間使用數個晶圓的 累加的一個統計關聯。然而使用經過長段的時間的數據累 加會引起一個問題,使得確認實際上在生產程序中發生的 —個故障程序或故障成因變得不可能。 如此一來,實際上用以分析來層疊在利用檢測設備得到 的缺陷檢測數據上的利用電性試驗機得到的數據,同時具 有優點和缺點,也因此執行一個有效的分析已經是困難 的。 發明概述. 此項發明是考慮這些問題而發明,以及其中的一個目的 是為了解可以在短的檢測和分析時間内,判斷出經由檢測 設備的圖型缺陷檢測所得到檢測,是否構成引起行為破壞 的關鍵缺陷的一個用以分析半導體裝置中的生產故障的程 序和系統。 為了達成前述目的,如此項發明的這個用以分析半導體 裝置中的生產故障的程序和系統,使用了半導體記憶體裝 置(記憶體)中為了改善生產良率所具有的冗餘電路做為替 代的檢修數據。 也就是說,此項發明提供用以分析半導體裝置中的生產 故障的方法和系統,使用在半導體晶圓上形成半導體裝置 的生產程序中,至少有一半導體記憶體裝置是其中的一部
第11頁 442882 五、發明說明(6) 份,該程序包含以下的步驟:檢測在半導體晶圓上形-成的 圖型以蒐集圖案破壞的資料、電性檢測在半導體晶圓上^形 成的半導體裝置以收集行為故障資料,使圖案資料與該行 為故障資料產生關聯性用以分析,其中的半導體記憶裝置 包含了一個儲存器區段及當行為缺陷部份確實存在在儲存 器區段的一部份當中時,一個用以替代行為缺陷部份的冗 餘區段;其中行為故障資料包括用以替換行為缺陷部份的 冗餘區段的的檢修資料,以及其中分析是經由執行使該圖 案故障資料和該檢修資料建立關聯性。 此外,此項發明提供用以分析半導體裝置中的生產故障 的系統,是使用在半導體晶圓上形成至少具有一種半導體 記憶裝置為其一部份的半導體裝置的生產程序,該系統包 含·故障資料收集區段用以檢測形成在半導體晶圓上的圖 案以產生圖案故障資料、電性試驗機用以電性檢測形成在 半導體晶圓上的半導體裝置以產生行為故障資料,以及一 個分析區段以執行使圖案故障資料和行為故障資料產生關 聯性的分析,其中半導體記憶裝置包含了一個儲存器區段 及一個用以替代存在於該儲存器部份中的行為缺陷部份的 冗餘區段,當行為缺陷部份確實存在時,其中電性試驗機 產生的行為故障資料包含用以替代行為缺陷部份的冗餘區 段的檢修資料,以及分析區段執行一個使該圖案故障資料 和該檢修資料產生關聯性的分析。 檢修資料是其中包含有缺陷部份在半導體記憶裝置中的 單元行或單元列的位置數據。此外,圖案故障資料是形成
第12頁 442882 五、發明說明(7) 在半導體晶圓上形成的半導體裝置的圊案和形成的半-導_體 記憶裝置的圖案的光學比較的不一致資料。 二 圖案故障資料的收集是當不同的層形成在半導體晶圓上 時執行,圖案故障資料是數個層的收集。 半導體記憶裝置有相伴的冗餘電路以提升生產良率是常 見案例。冗餘電路是用來替換一個在一般儲存器當中含有 缺陷發生在其中行或列。一般而言這個程序稱為檢修。在 一個電性行為故障試驗中,為使檢修有效,產生和輸出檢 修資料是必然的。檢修資料包含指出利用冗餘電路替換效 應的資料的資料,也就是,指出含有故障單元的行或列的 資料。一般來說,記憶體的生產程序中的故障單元密度是 非常低的。因此,雖然會發生在一行或一列中的故障會連 續地引起,但在不同行或列間,故障很少是這樣引起的。 由圖案故障資料而來的缺陷部份和一個故障部份間有關聯 性或是說前者和後者可以有一對一的關聨性。因此,利用 所使用的檢修資料可以看出由圖案故障資料指出的缺陷部 份是否變成一個故障。 如上所描述,檢修資料指出含有故障單元的行或列的資 料,而且和當前述的失效位元數據比較時,其中的資料數 量是遠小的多,並且因此,分析在圖層疊圖案故障資料上 變得容易。 此外’檢修資料是一使用電性試驗機的試驗必然有的試 驗項目,即使進行使用這檢修資料的試驗,也沒有檢測時 間會增長的風險。
第13頁 f 442882 五、發明說明(8) 圖式簡述 - 經由下列與所附圖式相合的敘述,將可更清楚了解發明 的特性及優點,其中: 圖1所示為半導體記憶裝置(記憶體)的生產程序及與其 相關的檢測程序; 圖2所示為利用檢測設備得到的圖案故障資料的例子; 圖3是一個流程圖,顯示了如此項發明的故障分析的程 序及系統; 圖4是一個圖表,描述記憶體中由冗餘部份替換故障部 份的機制;以及 圖5所示為如此項發明的具體實例中得到的電性故障位 置資料的例子。 較佳具體實例說明 圖3是流程圖,顯示一個根據發明的具體實例之故障分 析的程序和系統,其中只有一部份展示出來和圖1所示的 檢測相關。 如圖3所示,在數個生產程序的階段中,經由程序缺陷 檢測裝置2 2,此處所指為一檢測設備,一適當地施行個在 晶圓中形成的圊案的缺陷檢測,以及檢測的結果,如第一 級缺陷檢測數據2 1 - 1,第二級缺陷檢測數據2 1 -2,...及 第N級缺陷檢測數據,是儲存在一個生產程序電腦系統的 資料庫中8 從另一方面來說,在一個晶圓的生產程序完成的步驟 中’電性行為故障1 3經由使用電性試驗機完成。這個試驗
第U頁 五、發明說明(9) 的主要目的是要找出以冗餘電路替代的部份,這將在-稍後 做描述,換句話說,也就是包含一個故障單元的一行或二一 列。因此,這試驗並不是針對單一位元單位在低速執行以 得到失效位元數據,而是有效率地在高速針對一群單元 (此處,含故障單元的行)做為一個單位執行其中的切換, 而這個試驗可以在遠比得到失效位元數據所需時間更短的 時段内完成。在步驟5 1,為電性行為故障試驗1 3結果的邏 輯數據,切換成熔線位置數據,而熔線切換位置數據可以 在步驟5 2得到。熔線切換位置數據是熔線位置座標而且是 當熔線由記憶體檢修裝置切斷之後的順序使用數據。電性 試驗機輸出這些數據。 然後,在步驟5 3中,熔線切換位置數據切換成記憶單元 列,行位置數據,指出含故障單元的列,行。基於由記憶 體裝置而來的規劃資料,變成電性故障位置數據5 4,可以 和第一級缺陷檢測數據2 1 -1,第二級缺陷檢測數據,... 以及第N級缺陷檢測數據有關聯性。此處,一方面有那些 第一級缺陷檢測數據2 1 - 1,第二級缺陷檢測數據,... 以及第N級缺陷檢測數據,以及另一方面有電性故障數據 54可以整合成一個用以構成故障資料20。 此處參考圖4,簡短陳述如下是一個故障部份切換機 制,利用冗辞線路,用一位元行單位切換一個故障單元。 如圖4所示,許多記憶體晶片1 〇 1在一半導體晶圓1 〇 〇上形 成。每個1 0 1晶片由數個區塊1 0 2構成(此為八塊),在每個 1 0 2塊,字元解碼器1 〇 3,感應放大器行1 0 4及記憶體行列
O:\63\63305.pld 第15頁 ^ 442 8 b £ 五、發明說明¢10) 1 0 5中,排列在如圖所示的一矩陣形式中。雖然此處有提 供,其他元件如行解碼器,可忽略。各別的記憶單元行列 105是經由週圍提供的字元解碼器13及感應放大器行104存 取。此處,圖4中由數位線指出的部份是冗餘電路1 0 6,以 及在一案例中,在各別的記憶體單元行列1 0 5中,有一個 故障單元,一個含有故障單元的行會切換到一個冗餘電路 1 0 6的冗餘行。因此,在一個利用電性行為故障試驗1 3的 試驗中,可以得到指出各別記憶體單元行列1 0 5中含有一 個故障單元的行的數據。此外,在一個案例中一樣是真實 的,切換也會在含有故障單元的字元列進行。 圖5所示為對一個如圖4所示具有冗餘電路在其中的裝置 的一個電性故障位置數據5 4的例子。一含有故障單元的行 位置,以這樣的程序指出是以回應形成在半導體晶圓1 〇 〇 上的每個1 0 1記憶體晶片的切換單元《既然第一級缺陷檢 測數據2 1 - 1 ’第二級缺陷檢測數據2 1 - 2,.·.以及第N及缺 陷檢測數據指出如圖2中所示的缺陷部份的位置,那些數 據可以和電性故障位置數據5 4建立關聯性。 此處,此項發明的優點將經由觀察步驟4 1的程序描述, 其中在生產程序中段收集的缺陷檢測的結果,層疊到經由 熔線切換位置數據切換而得的電性故障位置數據5 4,並用 以分析。 此用失效位元數據的電性故障和互相層疊分析的圖案缺 陷是基於每個位置座標進行。然而,確認一個經由檢測設 備得到的缺陷的座標要完全和失效位元數據吻合是不容易
O:\63V63305,pld 第16頁 U2882 五、發明說明(11) 的,例如,是因為一個載台或類似的機械精準度的影-響。 因此,現下可行的是,通常以一個等級20m以上的尋找公 差,用來執行層疊分析^ 2 0 m的值相當於一個4 0條線的數 量,例如當由一個設計準則為0 . 2 5 m的線和空間代表,而 且雖然在層疊分析中其被認為太厚,實際上沒有使和缺陷 產生關聯性的風險,原來是和考慮中的不同。這是因為故 障和缺陷的產生密度是非常低的,同時利用電性行為故障 試驗和圖案缺陷檢測試驗偵測得的。此外,即使利用花大 量時間以一個位元為單位收集到最完美的失效位元數據是 不值得的,當這個使用尋找公差是等於或大於某個程度。 一個如圖5所示的映像顯示出,在一個記憶體單元行座標 的例子中,例如,一個映像指出一個故障部份,在熔線切 換位置座標切換成含有故障位元記憶單元列或行座標之 後,而各別的故障部份是有一特別長度。如圖4所示,半 導體記憶裝置排列如分割成單元行列,而因為一個單元陣 列間的邊界區構成一個故障列或行的終端點,其中晶片從 這端到那端並不是連續的,有得到的數據有效地指出小區 域。雖然當和晶圓映像比較時,他們並不是和失效位元數 據一般微小。因此,即使他們為分析而層疊在缺陷位置資 料上,單一故障記憶單元或行和數個缺陷有關聯的機率很 低’即使這馮該發生,在分析中忽略也將不會有問題。 如前面所述,根據本發明,用以分析半導體裝置中生產 故障的程序和系統,可以理解,生產故障可以判斷,利用 在記憶體裝置的電性行為故障試驗是必然產生的檢修資
O:\63\63305.ptd 第17頁 44288 2 五、發明說明(12) 料,經由一個是否利用檢測設備進行圊案缺陷檢測得-到檢 測數據構成一個在短期的分析時間内會引起行為故障的致 命缺陷的關聯性,而不增加檢測時間。
O:\63\63305.ptd 第18頁
Claims (1)
- 442882 六、申請專利範圍 1. 一種用以分析半導體裝置中生產故障的方法,係-用於 在一半導體晶圓上形成一在其至少一部份具有半導體記憶 裝置的半導體裝置的生產程序,該程序包含以下的步驟: 電性檢測在該半導體晶圓上形成的該半導體裝置以收 集行為故障資料,以及 執行使該圖案資料與該行為故障資料相關的分析,其 中 該半導體記憶裝置包含一個儲存器區段及一個當該行 為缺陷部份確實存在時,用以替代存在於該儲存器部份中 的行為缺陷部份的冗餘區段,其中 該行為故障資料包含以該冗餘區段替換該行為缺陷部 份的檢修資料,以及其中 該分析是經由使該圖案故障資料和該檢修資料建立關 聯性而執行。 2. 如申請專利範圍第1項之用以分析半導體裝置中生產 故障的方法,其中該檢修資料為包含在該半導體記憶裝置 中該行為缺陷部份的單元行或單元列的位置數據。 3. 如申請專利範圍第1項之用以分析半導體裝置中生產 故障的方法,其中該圊案故障資料是當該半導體裝置的該 光學圊案與形成在該半導體晶圓上的該半導體裝置的其他 的圖案或其埤的參考圖案相比較所產生出不一致的資料。 4. 如申請專利範圍第1項之用以分析半導體裝置中生產 故障的方法,其中該圖案故障資料的收集是當不同的層形 成在半導體晶圓上時進行,該圖案故障資料相對於數個層O:\63\63305.ptd 第19頁 442882 六、 申請專利範圍 而 收 集 〇 5. 一 種 用 以 分 析 半 導 體 裝 置 中 生 產 故 障 的 系 統 係 用 於 在 一 半 導 體 晶 圓 上 形 成 一 在 其 至 少 —_ 部 份 具 有 一 半 導 體 記 憶 裝 置 的 半 導 體 裝 置 的 生 產 程 序 該 系 統 包 含 故 障 資 料 收 集 區 段 用 以 檢 測 形 成 在 該 半 導 體 晶 圓 上 的 圖 案 以 產 生 圖 案 故 障 資 料 一 電 子 試 驗 機 t 用 以 對 形 成 在 該 半 導 體 晶 圓 上 的 半 導 體 裝 置 進 行 電 子 檢 測 以 產 生 行 為 故 障 資 料 以 及 一 個 分 析 區 段 > 以 執 行 使 該 圖 案 故 障 資 料 和 該 行 為 故 障 資 料 產 生 關 聯 性 的 分 析 其 中 該 半 導 體 記 憶 裝 置 包 含 一 個 儲 存 器 段 及 — 個 冗 餘 區 段 用 以 替 代 存 在 於 該 儲 存 器 的 一 _ 部 份 中 的 行 為 缺 陷 部 份 9 當 該 行 為 缺 陷 部 份 確 實 存 在 時 其 中 該 電 子 驗 機 產 生 的 行 為 故 障 資 料 包 含 以 該 冗 餘 區 段 替 代 該 行 為 缺 陷 部 份 的 檢 修 資 料 以 及 該 分 析 區 段 執 行 一 個 使 該 圖 案 故 障 資 料 和 該 檢 修 資 料 產 生 關 聯 性 的 分 析 0 6. 如 中 請 專 利 範 圍 第 5項之用以分析半導體裝置中生產 故 障 的 系 統 其 中 該 檢 修 資 料 是 包 含 在 該 半 導 體 記 憶 裝 置 中 該 行 為 缺 陷 部 份 的 單 元 行 或 單 元 列 0 7. 如 中 請 寻 利 範 圍 第 5項之用以分析半導體裝置中生產 故 障 的 系 統 其 中 該 故 障 資 料 收 集 區 段 是 外 觀 檢 測 裝 置 > 用 以 光 學 捕 捉 該 半 導 體 裝 置 的 圖 案 以 與 在 該 半 導 體 晶 圓 上 形 成 的 該 半 導 體 裝 置 的 其 他 圖 案 或 其 他 參 考 圖 案 比 較 QOA63\63305.ptd 第20頁 4 428 8 2 六、申請專利範圍 8.如申請專利範圍第5項之用以分析半導體裝置中生產 故障的系統,其中該故障資料收集區段適用於當一個不同 層形成在該半導體晶圓上時,相對於數個層產生該圖案故 障資料。第21頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11150237A JP2000340619A (ja) | 1999-05-28 | 1999-05-28 | 半導体装置の製造不良解析方法及びシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
TW442882B true TW442882B (en) | 2001-06-23 |
Family
ID=15492567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089105132A TW442882B (en) | 1999-05-28 | 2000-03-21 | Method and system for analyzing a production failure in a semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2000340619A (zh) |
KR (1) | KR20010006977A (zh) |
TW (1) | TW442882B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111125985A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 系统故障定位系统和方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030087130A (ko) * | 2002-05-06 | 2003-11-13 | 동부전자 주식회사 | 반도체 소자의 불량 분석 장치 및 방법 |
US8359494B2 (en) * | 2002-12-18 | 2013-01-22 | Globalfoundries Inc. | Parallel fault detection |
JP2005044949A (ja) * | 2003-07-25 | 2005-02-17 | Hitachi High-Technologies Corp | 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法 |
US7084970B2 (en) * | 2004-05-14 | 2006-08-01 | Photon Dynamics, Inc. | Inspection of TFT LCD panels using on-demand automated optical inspection sub-system |
CN101311737B (zh) * | 2007-05-23 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 晶圆质量控制方法 |
-
1999
- 1999-05-28 JP JP11150237A patent/JP2000340619A/ja active Pending
-
2000
- 2000-03-21 TW TW089105132A patent/TW442882B/zh not_active IP Right Cessation
- 2000-04-11 KR KR1020000018912A patent/KR20010006977A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111125985A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 系统故障定位系统和方法 |
CN111125985B (zh) * | 2018-10-31 | 2023-09-26 | 台湾积体电路制造股份有限公司 | 系统故障定位系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000340619A (ja) | 2000-12-08 |
KR20010006977A (ko) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8509014B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
US7054705B2 (en) | Method of manufacturing semiconductor devices | |
US6622270B2 (en) | System for optimizing anti-fuse repair time using fuse ID | |
US5475695A (en) | Automatic failure analysis system | |
US8724408B2 (en) | Systems and methods for testing and assembling memory modules | |
US8086916B2 (en) | System and method for running test and redundancy analysis in parallel | |
EP1465204A2 (en) | Memory built-in self repair (MBISR) circuits / devices | |
US20090119537A1 (en) | Method for repairing memory and system thereof | |
US6115300A (en) | Column redundancy based on column slices | |
TW442882B (en) | Method and system for analyzing a production failure in a semiconductor device | |
CN1183549C (zh) | 用于检测存储器的测试装置 | |
US6499118B1 (en) | Redundancy analysis method and apparatus for ATE | |
US20120229155A1 (en) | Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method | |
US7038956B2 (en) | Apparatus and method for reading out defect information items from an integrated chip | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
KR20010013920A (ko) | 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 | |
EP0268401A2 (en) | Semiconductor memory systems and methods of operating them | |
US7139944B2 (en) | Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability | |
US6785175B2 (en) | Method for repairing memory cell | |
US5994914A (en) | Semiconductor testing device with redundant circuits | |
JP4034489B2 (ja) | 半導体記憶装置の不良救済判定方法及びその装置 | |
KR100705657B1 (ko) | 반도체 패키지 분류 방법 | |
TW511092B (en) | A method for testing and repair analyzing a memory device | |
JPH06302777A (ja) | 半導体記憶装置の製造方法 | |
JPH0785697A (ja) | 半導体記憶装置の検査方法及びその検査システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |