TW439175B - Integrated circuit device with composite oxide dielectric - Google Patents
Integrated circuit device with composite oxide dielectric Download PDFInfo
- Publication number
- TW439175B TW439175B TW089100242A TW89100242A TW439175B TW 439175 B TW439175 B TW 439175B TW 089100242 A TW089100242 A TW 089100242A TW 89100242 A TW89100242 A TW 89100242A TW 439175 B TW439175 B TW 439175B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- metal
- substrate
- layer
- patent application
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title 1
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 94
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 16
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims 4
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 2
- 241000272201 Columbiformes Species 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 claims 1
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 abstract 1
- 229910001928 zirconium oxide Inorganic materials 0.000 abstract 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 125000000383 tetramethylene group Chemical group [H]C([H])([*:1])C([H])([H])C([H])([H])C([H])([H])[*:2] 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
43 91 75 A7 B7 五、發明說明（1 ) 相關申請案 本發明係根據先前申請於1 9 9 9年1月1 3曰所申 請之專利審查中的臨時申請案第6 0/1 1 5，7 6 9號 發明領域 本發明有關積體電路之領域’且更特別地有關具有電 介質層之積體電路裝置。 發明背景 大致地，在金屬氧化物半導體（MOS )電晶體中， 薄的氧化矽層係生長於閘極區之中，該氧化物作用爲電介 質，其厚度係特定地選擇以使電荷感應於該氧化物下方之 通道區之中，該閘極控制穿過該裝置之電流的流動。在次 0 . 5微米技術中，超薄之閘極氧化物係使用於超大型積 體電路（ULSI 1每晶片超過10個百萬電晶體）。 同時，諸如動態隨機存取記憶體（D R A M s )之高 度積體的記憶體裝置需要很薄的電介質膜供資料儲存電容 器用，爲符合此需要，該電容器電介質膜厚度將低於 2 . 5奈米之S 1 〇2 (氧化矽）等效厚度，使用例如 T a 2〇s之具有更高相對電容率之薄層材料來取代習知之 S i 0 2或S i 3 Ο 4層係有效於達成所要的性能。 化學氣相沈積（CVD)之Ta2〇5膜可使用爲此目 的之電介質層，因爲T a 2〇5之電介質常數約係三倍於習 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I--^ 111 ----I---訂·!I---- (諝先閱讀背面之注意事項再填寫本頁) -4 - ^39ί 75 ^ A7 B7 經濟卽智慧財產曷員工消費合咋江印製 五、發明說明（2 ) 知之S 1 3N4電容器電介質層之電介質常數，然而，與該 T a 2 ◦ 5電介質層相結合之缺點係不企望之漏電流特性。 因此，雖然本質地該T a 2〇5具有高的電介質性質，但典 型地T a 2〇5會由於漏電流而產生不良的結果。例如，頒 准於Park等人之美國專利第5 7 8 0 1 1 5號揭示利用 T a 2 〇 5當作電介質以用於具有由氮化鈦（τ i N )所形 成之電極層的積體電路電電容器，然而，在溫度大於 6 0 〇 °C時，此成層之結構具有穩定性問題，因爲該 T i N層中的鈦會傾向於還原該電介質層之τ a 2〇5爲元 素钽。. 發明槪沭 ' 鑑於上述背景，因此本發明之目的在於提供一種低漏 電流，高品質閘極或電容器電介質。 本發明之進一步目的在於防止導體層之金屬還原電介 質。 根據本發明之該等及其他目的，特性與優點係由一種 半導體裝置所提供*該半導體裝置含有：一第一金屬氧化 物層，例如組氧化物層，毗鄰於基板：以及一第二金屬氧 化物層，在相反於該半導體基板之該第一金屬氧化物層之 上，含有可還原該第一金屬氧化物層之金屬的金屬氮化物 層係在相反於該第一金屬氧化物層之該第一金屬氧化物層 之上，該第二金屬氧化物層會實質地阻止該金屬氮化物層 還原該第一金屬氧化物層。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I ] I ΙΪΪΙΙΙΙ1 - I------ I I ---J I ! -晴先閱靖背面之速意事項再填寫本頁} -5- A7 43 91 75 B7___ 五、發明說明（3 ) 該第一金屬氧化物層可爲五氧化钽以及該第二金屬氧 化物層較佳地可爲氧化鈦，同時，該第二金屬氧化物層可 爲氧化鉻’或氧化釕’且較佳地具有大於約2 5之電介質 常數。 該基板可含有砂且具有一通道區於其中在該第一金屬 氧化物層下方以界定一結合於由金屬氮化物層所提供之閘 極的電晶體。此外，在該基板與該第一金屬氧化物層間之 氧化矽層可存在且與基板在一起，可界定一界面，該界面 具有個別之實質無應力區毗鄰於該界面。替代地，該裝置 可含有一例如金屬層之導電層於該基板與該第一金屬氧化 物層之間以界定一具有金屬氮化物層之電容器，此一電容 器可含有一氧化矽層於該導電層與該第一金屬氧化物層之 間，及含有一絕緣層於該基板與該導電層之間。 圖式簡單說明 第1圖係根據本發明之積體電路裝置的槪略橫截面視 圖； 第2圖係根據本發明之電晶體的槪略橫截面視圖； 第3圖係根據本發明之電容器的槪略橫截面視圖；以· 及 第4至8圖係根據本發明製造方法之該等步驟的槪略 橫截面視圖。 主要元件對照表 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------U----：---裂--- (請先閱讀背面之注意事項再填寫本頁) 訂. --線- 經濟部智慧財產局員二消費合阼?£_卬si -6 - 43 9彳 75 A7 __B7 五、發明說明（4 ) 9 積體 電 路 裝 置 1 〇 基 板 1 1 第 二 氧 化 矽 層 1 3 絕 綠 層 1 5 第 -- 金 屬. 氧 化 物 層 1 7 第 二 金 屬 氧 化 物 層 1 8 高 混 合 電 介 質 堆 暨 1 9 金 屬 氮 化 物 層 2 1 電 晶 體 2 2 基 板 2 3 絕 緣 層 2 5 第 — 金 屬 氧 化 物 層 2 7 第 二 金 屬 氧 化 物 層 2 9 金 屬 氮 化物 層 3 1 肩I 混 合 電 介 質 堆 疊 3 3 源 極 3 5 汲 極 3 7 通 道 丨品 4 1 電 容 器 4 2 基 板 4 3 第 二 絕 緣 層 4 5 第 -- 金 屬 氧 化 物 層 4 7 Α·/γ 二 金 屬 氧 化 物 層 4 9 第 二 金 屬 導 電 層 -----^----1------------訂-------- * 線丨 ΐ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -7 - 經濟部智慧財產局員1消費合阼江印製 43 91 75 A7 ___B7 __ 五、發明說明（5 ) 5 1 第一絕緣層 53 第一金屬導電層 5 5 高混合電介質堆疊 較佳實施例詳細說明 現將參照其中顯示本發明較佳實施例之附圖來更完整 地描繪本發明於下文中，然而，本發明可以以許多不同之 形式予以實施且不應解讀爲限制於此處所述之該等實施例 ，而是，該等實施例係提供使得本發明將更完全及完整， 且將完全地表達本發明之範疇於該等熟習於本項技術者。 相同之數字將整個地指示相同之元件。 根據本發明之積體電路裝置9之諸基本層將參照第1 圖予以描述。該裝置9含有一基板1 0，例如由ϊ夕所製成 ;典型地，氧化矽之絕緣層1 3係配置於該基板1 0之上 ;接著，該裝置9含有一第一金屬氧化物層1 5及一第二 金屬氧化物層1 7於該絕緣層1 3之上，該第一金屬氧化 物層1 5可由例如五氧化鉅（Ta2〇5)所形成，而該第 二金屬氧化物層1 7含有一具有例如大於約2 5之相當高 的電介質常數（）之金屬氧化物，較佳地，此—高電介質 金屬氧化物含有氧化鈦（Ti〇2)，且同時含有例如氧化 錯（Z r 〇2)及氧化訂（Ru〇2)，該第一及第二金屬 氧化物層形成一高混合之電介質堆疊1 8。 該裝置9含有一金屬氮化物層1 9於該第二金屬氧化 物層1 7之上，該金屬氮化物層1 9可含有氮化鈦（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） -----""----^-----Ί--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) -8 - 幻 75'， : 五、發明說明（6 ) T i N )，如上述，該氮化鈦之鈦能崩潰或還原第一金屬 氧化物層1 5之例如五氧化鉬之金屬氧化物爲例如元素鉬 ^ 。然而，該高電介質第二金屬氧化物層17會實質地阻止 該金屬氮化物層1 9崩潰或還原該第一金屬氧化物層的金 屬氧化物。因此，該裝置係穩定於超過6 0 0 °C之溫度處 且高混合電介質堆疊18之使用會允許用於次0·25微 米裝置之比例而無穿隧或崩潰。 此外，該裝置9可含有一第二氧化矽層1 1以界定一 本質平面及無應力之界面於該基板10與該絕緣層13之 間，該界面會捕捉造成該絕緣層1 3及基板1 0之缺陷量 之還原的缺陷。 結合當作閘極電介質之本發明高混合電介質堆疊的電 晶體2 1將參照第2圖予以描繪。例如將由熟習之技術者 所理解的是，該電晶體2 1含有一基板2 2，該基板2 2 具有源極3 3，汲極3 5及通道區3 7於其中；一絕緣層 2 3係配置於該通道區3 7上方；該電晶體含有由第一及 第二金屬氧化物層2 5及2 7所構成之高混合電介質堆疊 31 :另一方面，該第一金屬氧化物層25可由Ta2〇5 所形成，而該第二金屬氧化物層2 7含有一諸如T i 〇2， Z r 〇2及R u 〇2之具有相當高的電介質常數之金屬氧化 物。 電晶體2 1含有金屬氧化物層2 9於第二金屬氧化物 層2 7之上，該金屬氮化物層2 9可含有T i N，如上述 ，該T i N之欽能崩潰或還原例如五氧化钽之第一金屬氧 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----N----:1---瓜·--I I--f 訂---------線 i ί (請先閱讀背面之注意事項再填寫本頁) -9 - 4391 75 A7 ____B7____ 五、發明說明（7 ) ------J----1---νΑ·--- (請先閱讀背面之注意事項再填寫本頁) 化物層2 5之金屬氧化物爲例如元素钽，然而，高電介質 之第二金屬氧化物層2 7會實質地阻止該金屬氮化物層 2 9之金屬崩潰或還原該第一金屬氧化物層2 5之金屬氧 化物。 同時，該電晶體可含有一本質平面及無應力界面於基 板2 2與絕緣層2 3之間，此界面將參照第1圖之裝置形 成如下文所述。 i線· 接著，將參照第3圖描繪結合根據本發明高混合電介 質堆疊當作電容器電介質的金屬氧化物金屬（MOM)電 容器4 1。如該等熟習之技術者所理解的，該電容器4 1 含有基板4 2，第一絕緣層5 1及第一金屬導電層5 3。 第二絕緣層4 3係配置於該第一導電層5 3之上。該電容 器4 1含有一由第一與第二金屬氧化物層4 5及4 7所構 成高混合電介質堆疊5 5 ;另一方面，該第一金屬氧化物 層4 5可由T a 2〇5所形成’而該第二金屬氧化物層 4 7含有諸如丁1〇2，2]：〇2及1111〇2之具有相當高 電介質常數之金屬氧化物。 該電容器41含有一第二金屬導電層49 ，該第二金 屬導電層4 9含有諸如T i N之金屬氮化物，該 T i N之鈦能崩潰或還原該第一金屬氧化物層4 5之金屬 氧化物，如上文所述。然而，該高電介質之第二金屬氧化 物層4 7會實質地阻止該第二導電層4 9之金屬崩漬或還 原該第一金屬氧化物層4 5之金屬氧化物。 將參照第4至8圖描繪一種製造含有高度混合電介質 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10 - 4 3 91 7 5 A7 B7 五、發明說明（8 ) 堆疊之諸如第1圖裝置9之積體電路的方法之說明。如第 4圖中所繪，提供一矽基板1 〇及生長或沈積絕緣層1 3 ------^----：---_^--- (請先閲讀背面之注意事項再填寫本頁) 於該基板1 0之上。如上述，此絕緣層典型地係S i 〇 2。 接著，如第5圖中所示，諸如Ta 2〇5之第一金屬氧化物 層1 5係利用例如化學氣相沈積技術予以沈積；如第6圖 中所繪’第二金屬氧化物層1 7之沈積則緊隨於後，同時 如上述，此第二金屬氧化物層1 7含有諸如T i 〇2， Z r 〇2及R u 〇2之具有相當高之電介質常數的金屬氧化 物，另一方面，此一金屬氧化物較佳地係T i ◦ 2。 該第一及第二金屬氧化物層15及17構成高混合電 介質堆疊1 8，此外，第8圖中所示之此高電介質之第二 金屬氧化物層1 7將實質地阻止接著所沈積之金屬氮化物 層19之金屬還原該第一金屬氧化物層15之金屬氧化物 〇 線· 此外，如第7圖中所示，第二S i〇2層1 1可在金屬 氮化物層1 9沈積之前生長，此第二氧化矽層1 1係在氧 化大氣中之退火期間藉擴散穿過第一及第二金屬氧化物層 15、1 7以及絕緣層1 3而生長；同時，該第二S i〇2 層1 1之生長發生於幾乎平衡條件中，且因而具有優異之 結構性質，此第二S i〇2層1 1生長會產生具有所企望之 界面及電氣性質之無應力及平面之界面。 本發明之許多修飾例及其他實施例將發生在熟習於本 項技術者之具有上述說明及相關圖式中所呈現教示之優點 的想法。因此，將理解的是，本發明並未受限於所揭示之 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） -11 - 4 39175 A7 _B7_ 五、發明說明（9 ) 該等特定的實施例，並打算涵蓋該等修飾例及實施例於附 錄之申請專利範圍的範疇內。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — -^ — — -^11 — — — — — ί ------- r (請先閲讀背面之生意事項再填寫本頁) -12 -
Claims (1)
- 43 9175 A8 B8 C8 D8 六、申請專利範圍 1 . 一種半導體裝置，包含： —半導體基板； 一鉅氧化物層，毗鄰該基板； 一金屬氧化物層，在相反於該半導體基板之該钽氧化 物層之上：以及 一金屬氮化物層，在相反於該钽氧化物層之該金屬氧 化物層之上，該金屬氮化物層含有一能還原該鉅氧化物層 之金屬； 該金屬氧化物層實質地阻止該金屬钽化物層之該金屬 還原該鉅氧化物層。 2 ,如申請專利範圍第1項之半導體裝置，其中該鉬 氧化物層含有五氧化钽。 3 ·如申請專利範圍第1項之半導體裝置，其中該金 屬氧化物層含有氧化鈦。 4 .如申請專利範圍第χ項之半導體裝置，其中該金 屬氧化物層含有氧化鈦、氧化锆，及氧化釕之至少之一。 5 _如申請專利範圍第1項之半導體裝置，其中該金 屬氧化物層含有氧化鈦。 6 ·如申請專利範圍第1項之半導體裝置，其中該金 屬氧化物層具有大於2 5之電介質常數。 7 ·如申請專利範圍第丨項之半導體裝置，其中該基 板含有矽；以及其中該基板具有一通道區於其中，在該钽 氧化物層下方。 8 .如申請專利範圍第7項之半導體裝置，尙包含一 ------'----ί----^ - I— -----訂---------線 I (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐〉 -13- 經濟部智慧財產局員Η消費合阼Fi印製 4 3 91 7 5 as ____ 六、申請專利範圍 矽氧化物層於該基板與該鉅氧化物層之間。 9，如申請專利範圍第8項之半導體裝置，其中該基 板與該矽氧化物層界定一界面；以及其中毗鄰該界面之該 基板與該矽氧化物層之各個區係實質地無應力。 1 0 .如申請專利範圍第1項之半導體裝置，尙包含 一矽氧化物層於該基板與該鉬氧化物層之間；其中該基板 與該矽氧化物層界定一界面；以及其中毗鄰該界面之該基 板與該矽氧化物層之各個區係實質地無應力。 1 1 .如申請專利範圍第1項之半導體裝置，尙包含 一導電層於該基板與該鉅氧化物層之間以界定一具有該金 屬氮化物層之電容器。 1 2 .如申請專利範圍第1 1項之半導體裝置，其中 該導電層含有金屬。 1 3 .如申請專利範圍第1 1項之半導體裝置，尙包 含一矽氧化物層於該導電層與該鉅氧化物層之間。 1 4 .如申請專利範圍第1 1項之半導體裝置，尙包 含一絕緣層於該基板與該導電層之間。 1 5 ·—種半導體裝置，包含： 一半導體基板； 一鉬氧化物層，毗鄰該基板； 一鈦氧化物層，在該鉅氧化物層之上且相反於該半導 體基板；以及 一鈦氮化物層，在相反於該钽氧化物層之該鈦氧化物 ，層之上。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) I --------訂·-------I -14- 43 91 75 A8 BS CS D8 六、申請專利範圍 1 6 .如申請專利範圍第1 5項之半導體裝置，其中 鈦氧化物層具有2 5之電介質常數。 1 7 .如申請專利範圍第1 5項之半導體裝置，其中 該基板含有矽；以及其中該基板具有一通道區於其中，在 該鉬氧化物層下方。 1 8 .如申請專利範圍第1 7項之半導體裝置，尙包 含一矽氧化物層於該基板與該鉅氧化物層之間。 1 9 ·如申請專利範圍第1 8項之半導體裝置，其中 該基板與該矽氧化物層界定一界面；以及其中毗鄰該界面 之該基扳與該矽氧化物層之各個區係實質地無應力。 2 0 .如申請專利範圍第1 5項之半導體裝置，尙包 含一矽氧化物層於該基板與該鉅氧化物層之間；其中該基 板與該矽氧化物層界定一界面：以及其中毗鄰該界面之該 基板與該矽氧化物層之各個區係實質地無應力。 2 1 .如申請專利範圍第1 5項之半導體裝置，尙包 含一導電層於該基板與該钽氧化物層之間以界定一具有該 金屬氮化物層之電容器。 2 2 .如申請專利範圍第2 1項之半導體裝置，其中 該導電層含有金屬。 2 3 .如申請專利範圍第2 1項之半導體裝置，尙包 含一矽氧化物層於該導電層與該鉅氧化物層之間。 2 4 .如申請專利範圍第2 1項之半導體裝置，尙包 含一絕緣層於該基板與該導電層之間.。 ' 2 5 種積，體電路裝置，包含： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線— ^ 經濟部智慧財產局員工消費合阼法印製 -15- 4 3 917 5 鸽 C8 D8 f、申請專利範圍 一半導體基板； 一第一金屬氧化物層，毗鄰該基板，該第一金屬氧化 物層含有一易於還原之金屬氧化物； 一第二金屬氧化物層，在相反於該半導體基板之該電 介質氧化物層之上；以及_ 一金屬氮化物層，在相反於該第一金屬氧化物層之該 第二金屬氧化物層之上，該金屬氮化物層含有一能還原該 第一金屬氧化物層之該金屬氧化物之金屬； 該第二金屬氧化物層實質地阻止該金屬氮化物層之該 金屬還原該金屬氧化物。 2 6 .如申請專利範圍第2 5項之積體電路裝置，其 中該第一金屬氧化物層之該金屬氧化物含有組氧化物及五 氧化鉬之至少之一。 2 7 ·如申請專利範圍第2 5項之積體電路裝置，其 中第二金屬氧化物層含有氧化鈦、氧化鍩，及氧化釕之至 少之一。 2 8 .如申請專利範圍第2 5項之積體電路裝置，其 中該金屬氮化物層含有鈦氮化物。 2 9 ·如申請專利範圍第2 5項之積體電路裝置，其 中該金屬氧化物層具有大於2 5之電介質常數。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------—線— ' 經濟部智慧財產局員工消費合作社印製 -16 -
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11576999P | 1999-01-13 | 1999-01-13 | |
| US09/344,785 US20010013616A1 (en) | 1999-01-13 | 1999-06-25 | Integrated circuit device with composite oxide dielectric |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW439175B true TW439175B (en) | 2001-06-07 |
Family
ID=26813545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089100242A TW439175B (en) | 1999-01-13 | 2000-01-07 | Integrated circuit device with composite oxide dielectric |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20010013616A1 (zh) |
| EP (1) | EP1020896A1 (zh) |
| JP (1) | JP2000208742A (zh) |
| KR (1) | KR20000053449A (zh) |
| SG (1) | SG87073A1 (zh) |
| TW (1) | TW439175B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235594B1 (en) * | 1999-01-13 | 2001-05-22 | Agere Systems Guardian Corp. | Methods of fabricating an integrated circuit device with composite oxide dielectric |
| US6927435B2 (en) * | 2001-01-16 | 2005-08-09 | Renesas Technology Corp. | Semiconductor device and its production process |
| KR100947463B1 (ko) * | 2007-08-31 | 2010-03-17 | 에스엔유 프리시젼 주식회사 | 엘시디를 이용한 삼차원 형상 측정장치 |
| US9595593B2 (en) * | 2015-06-29 | 2017-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with interfacial layer and method for manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153701A (en) * | 1987-12-28 | 1992-10-06 | At&T Bell Laboratories | Semiconductor device with low defect density oxide |
| KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| JPH05198743A (ja) * | 1992-01-20 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置 |
| US5569619A (en) * | 1992-06-24 | 1996-10-29 | Lg Semicon Co., Ltd. | Method for forming a capacitor of a semiconductor memory cell |
| JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
| JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5348894A (en) * | 1993-01-27 | 1994-09-20 | Texas Instruments Incorporated | Method of forming electrical connections to high dielectric constant materials |
| JP2679599B2 (ja) * | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| EP0851473A3 (en) * | 1996-12-23 | 1998-07-22 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
-
1999
- 1999-06-25 US US09/344,785 patent/US20010013616A1/en not_active Abandoned
-
2000
- 2000-01-06 EP EP00300040A patent/EP1020896A1/en not_active Withdrawn
- 2000-01-07 TW TW089100242A patent/TW439175B/zh not_active IP Right Cessation
- 2000-01-10 SG SG200000093A patent/SG87073A1/en unknown
- 2000-01-11 KR KR1020000001129A patent/KR20000053449A/ko not_active Application Discontinuation
- 2000-01-13 JP JP4302A patent/JP2000208742A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000053449A (ko) | 2000-08-25 |
| JP2000208742A (ja) | 2000-07-28 |
| SG87073A1 (en) | 2002-03-19 |
| EP1020896A1 (en) | 2000-07-19 |
| US20010013616A1 (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088216A (en) | Lead silicate based capacitor structures | |
| US8574983B2 (en) | Method for fabricating a DRAM capacitor having increased thermal and chemical stability | |
| US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
| JPH04272610A (ja) | 半導体装置のキャパシタ用誘電体 | |
| TW503559B (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| US7679124B2 (en) | Analog capacitor and method of manufacturing the same | |
| TW473902B (en) | Thin film capacitors on silicon germanium substrate and process for making the same | |
| CN105659360B (zh) | 包含氮化钼、氮氧化钼或基于钼的合金材料的半导体结构以及其制造方法 | |
| KR20040002818A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| US20060158829A1 (en) | Multi-layered dielectric film of microelectronic device and method of manufacturing the same | |
| TW452922B (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| TW535298B (en) | Semiconductor device having ferroelectric thin film and fabricating method therefor | |
| JP2005064522A (ja) | 半導体装置のキャパシタおよびそれを備えるメモリ装置 | |
| US20130127015A1 (en) | Band Gap Improvement In DRAM Capacitors | |
| TW439175B (en) | Integrated circuit device with composite oxide dielectric | |
| US20130052790A1 (en) | Doping approach of titanium dioxide for dram capacitors | |
| US8647960B2 (en) | Anneal to minimize leakage current in DRAM capacitor | |
| KR100682931B1 (ko) | 비정질 유전막 및 그 제조 방법 | |
| KR20020064624A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| KR20050059540A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| US8853049B2 (en) | Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| TW483092B (en) | Manufacture method of metal capacitor | |
| KR20040061815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| TW448493B (en) | Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |