TW436931B - Ferroelectric device with capping layer and method of making same - Google Patents

Ferroelectric device with capping layer and method of making same Download PDF

Info

Publication number
TW436931B
TW436931B TW088118913A TW88118913A TW436931B TW 436931 B TW436931 B TW 436931B TW 088118913 A TW088118913 A TW 088118913A TW 88118913 A TW88118913 A TW 88118913A TW 436931 B TW436931 B TW 436931B
Authority
TW
Taiwan
Prior art keywords
ferroelectric
layer
superlattice
bismuth
electrode
Prior art date
Application number
TW088118913A
Other languages
English (en)
Inventor
Shinichiro Hayashi
Tatsuo Otsuki
De Araujo Carlos A Paz
Original Assignee
Symetrix Corp
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp, Matsushita Electronics Corp filed Critical Symetrix Corp
Application granted granted Critical
Publication of TW436931B publication Critical patent/TW436931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

A7 436931 B7_ 五、發明說明（1 ) 1 .發明領域 本發明俗靨於適用於稹體電路之薄膜領域，待別是關 於鐵霄薄暌新穎之抗鐵電液晶化合物。更特別的是，一 恃別的單層促進了該鐵電薄膜之效能。 2 .間題陳述 鐵電材料之特歡為其即使是在缺少外加電場時，仍具 有保持誘導性極化態之能力。 假若，在其極化態中之一方向上定義為邏輯” ”極化 態，而在其相對之方向上定義為邏輯”1”極化態，又， 提供適當電流以感應極化態.則鐵電薄膜可以作為高速 電腦永久記億之資料儲存媒質。已知此種鐵電記憶體體 偽可以作為替代用於傳統DR AM電容電路之介電電容材料 ，又在讀和寫上略作適當修正，以利用鐵電薄膜作為資 料儲存媒質。例如，參閲Cuchiaro等替於1998年7月21 日付梓之美國專利號數5,784,310。此取代，由於邸使 是在缺少外加電場時，仍保持長期滯留之誘導性極化態 於鐵電材料中，而使得D R A Η元件轉換成永久記億元件。 由於鐵電薄膜之永久極化態，其亦可能製造出包含單域 效應之鐵電Κ億體元件，如記載於Yamanobe等箸之美國 專利號數5,780,886。 有一薄膜鐵電物使用上之問題，卽是由於誘導電荷存 在下，而於該薄膜表面上産生相對於該外加電場之電Μ ,使得於該薄膜表面上之點電荷流失而影嚮外加電場之 篩選。如此，使得晶體之某些内鐵電域不再曝露於具有 -3 ™ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I----— II----i II —1 ---til· — —--- {請先閱讀背面之注意t項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 A7 r 436931 _B7_ 五、發明說明（2 ) 尺度足以完全極化該域之場中。該薄膜之極化效能即是 此場篩選之結果，、鐵電記憶體密度俗受限於可從鐵電材 料所得到之殘餘極化大小。此外，先前之薄膜鐵電材 料，傜典型的具有高極化疲乏速率。該極化疲乏速率條 為使得該記憶於長期使用時不可信賴，因為極化大小偽 險使用而衰減。更進一步而言，其亦可能對薄膜鐵電物 之極化磁滯曲線，使之相對於零電壓或零域值籲移或印 記。終了，無論疲乏或印記問題，控制電流（卽與已知 的鐵電材料偶聯）而使得不能夠讀取該材料之疲乏極化 態，而且，因此無法儲存或回復資料之位元。如此，需 要提昇薄膜鐵電物之極化以改善鐵電記憶體。 此疲乏或印記問題搽可以透過使用經層化的超晶格材 料而大大的克服，如Cuchiaro等箸於1998年7月21日刊 載之美專利號數5,784,310。鐵電類鈣鈦礦經層化之超 晶格材料傷為自我排序晶體級別，例如，A「a u j 〇等箸於 1996年5月21日干載之美國專利號數5,519,234D該專 門術語”類鈣鈦礦”通常條相關於大多數的交互建接之氣 八面體。通常，由氧八面體所形成之基礎元件係配置於 經大的A位址金屬和小的B位址元素所定義之立方體之 中，而氣俗位於該A位址金颶所在處之立方體之平面中 心，B位址元素則位於立方體之正中心。在某些例子中 ,該氧八面體偽可以缺少A位址金屬的。 該經層化的超晶格材料，其恃激為具有發現在經層化 的結構體中之熱動力穩定能力之能力。形成超晶格材料 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------ti -裝 ill!··訂-!----線 {請先閱讀背面之注意Ϋ·項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43693 A7 B7 五、發明說明（ 之照序化 具有類鈣 發生物之 自我排序 形成超晶 力，因此 之半導體 已知假 超晶格材 ，如鉍之 。因此， 得在乾燥 當量。業 之最終經 於1995年 使用顯示 餍而必需 解題， 鈦礙八 單一經 結構物 格。該 ,而有 異晶格 若使用 料之極 某些元 時常使 和煆燒 已完成 層化的 8月8 增強極 相當的 傜為當使之受熱處理 面體的交互排序層和 層化的超晶格材料複 ，傜憑藉其相當於重 經層化的趄晶格材料 別於需要於分開的澱 化學當 化能力 素像過 闬具有 之後， 使用铋 超晶格 曰刊載 化能力 較厚， 量的先 減少， 多揮發 過量攆 該所得 梯度以 材料。 之美國 梯度之 則得到 驅物， 因為在 和自材 發性元 到之材 得到實 例如， 專利號 裝置時 較低密 時，其自發的形成 如氣化祕的超晶格 合物。該所得到之 複層之複週期性而 傜具有自我排序能 積步驟澱積每一層 將使得該經層化的 乾燥和煅燒期間， 料中非比例的移除 素的先驅物，以使 料傺為接近於化學 質上為化學當量之 參閲Watanabe等箸 數 5,439 , 845。當 ，及等亦因為複數 度之鐵電記憶體。 請 先 閱 讀 背 S} 之 項| k 不1 頁 訂 經濟部智慧財產局員工消費合作社印製 材和 格體 晶億 超記 化鐵 層加 經增 0 該得度 是使密 其以之 尤 ，路 和值電 物化體 電極積 鐵餘的 膜殘得 薄的而 自高物 要較電 需得鐵 然獲自 仍中他 料其 膜 薄 的 質 改 經 之 化 極 餘 殘 的 大 放 強 增 有 具 供 提 案明 方發 決本 解 述罩 所之 面間 前料 服材 且鐵 而和 昇極 提電 前 於 向介 ίϋ 用 I 技使 δ 項偽 i 此善 使改 而些 因這 » ο 置題 裝問 電之 鐵及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) 經濟部智慧財產局員Η消費合作社印製 r，436 9 3 1 A7 _B7_五'發明說明（4 ) 層以補償該電極和鐵電材料間之缺陷而得到的。使用本 發明可得到如3 2 %測量值之大的殘餘極化改善量。 依照本發明之鐵電裝置，其偽包括支撑選自鈣鈦礦和 自我排序經層化的超晶格材料所組成的群類之薄膜鐵電 層之基材，在該鐵電材料之一或兩頂部和底邊俗經罩層 層而”遮罩（capped)”的，較合宜的，該罩層為一非鐵電 材料。在該罩層之上方或下方偽為電極。該罩層較宜為 至少3奈米（rt b )厚，而且較宜位於與電極和鐵電材料兩 者亩接接觸之處，該罩層葆富含超晶格發生物金屬，通 當為三價秘，和亦可以是三價鍺。較合宜的，該罩層材 料係選自於由氣化鉍、鉍鋸酸鹽，铋鉅酸鹽、鉍鈮酸鹽 和鉍鈮钽酸鹽所組成之群類。 較宜，該罩層罩住位於頂部電極下方之鐵電材料，但 假若有兩健電極（如在鐵電電容器中），則該罩層像可以 罩住兩者頂部和底部鐵電層。 在較佳具體實施例中，該經層化的超晶格材料像與在 自我排序經層化的超晶格材料中之超晶格發生物金鼷一 致的。 在較佳具體實施例中，該鐵電層物係主要由自我排序 之經層化的超晶格材料而組成的，而該超晶格發生物金 靨俗主要由鉍所組成的，3待別合宜的，該經層化的超晶 格材料偽選自於由锶鉍钽酸鹽、锶鉍鈮酸鹽和緦铋鈮鉅 酸鹽所組成之群類。最宜，罩層材料為氧化鉍。 該罩層較宜為至少3ππι厚，而旦厚度較宜為介於3ηπι到 -6 一 --I I-------- 裝---I---—訂---I I----線 (請先閱讀背面之注意"項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（21D X 297公釐） 經濟部智慧財產局員工消費合作杜印制衣 ί、4369 3 1 Α7 _Β7_五、發明說明（5 ) 3nm之範圍，最合宜的厚度為介於5riK到20ηιη之範圍，以 於當其夠薄時提供適當的補償，以避免附加電容之Έ大 問題。 圖式簡單說明 第1圖僳為依照本發明之具有在鐵電層頂部和電極下 方的罩層之鐵電裝置。 第2圖傜為依照本發明之具有在鐵電層下方和底部電 極上方的罩層之鐵電裝置。 第3圖傺為依照本發明之不具有如第1圖和第2圖方 式的輦層之比較裝置。 第4圖傜為自如第1圖之試樣所得到之極磁滞曲線。 第5圖偽為自如第1圖、第2圖和第3圖試樣所得到 的殘餘極化測量比較值之條狀圖。 第6圖像為自如第1圖、第2圖和第3圖試棣所得到 的矯頑場測量值之條狀圖。 較佳寅施例之詳細說明 一種經改質的鐵電裝置 第1圖像為包括所支撑於基板102的鐵電電容104之鐵 電裝置100。鐵電裝置100傺為具有在鐵電記憶體和其他 積體電路應用所需要的公用設施之薄膜鐵電電容。例如 ，鐵電裝置100偽可用於作為鐵電電容或作為在場效電 晶體（” F E T 'τ)之閘。 基板102傜包括半導體晶圓106，較宜為矽，而絶緣層 108較宜為氣化矽。在積體電路技藝中，該晶圓106傜時 I------------裝 ---I ---訂 ---------線 (請先閱讀背面乏注意麥項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4369 3 A7 B7 五、發明說明（ 板 基 何 任 rfu i 為加 視外 被為 常多 板 "*應 語供 術未 門尚 專或 該層 支 大組 中的 文層 本之 在層 常一 通另 ，於 撑 圃 晶 10括 容包 電是 電以 鐵可 *亦 如其 例 -0 是 合 但 板 基 之 圓 晶 和 層層 緣緣 絶絶 即與 立L06 為ί 以考 可參 應在 等括 吾包 *欲 言意 而其 藝 ， 技板 之基 門為 習視 就置 。裝 斷之 中態 圍狀 泛成 廣完 的同 合不 組該 之將 相 :為 在偽 其 層如1 之諸於 成 ，低 完語較 所術„卩 止之f 為性部 前向底 目方" rfu Λ 的表於 有中高 所文較 中本Μ 獻在' 文 部 上 之 第 於 對 頂 在若 ” 假 傷 素- 元 第10 如圓 假晶 ，離 即遠 亦較 c 著 意謂 之意 ^目其 而 * 6 ί 10上 圓之 晶素 之元 中一 麵第 且 又 近 靠 更 件為 元視 他中 其文 比本 是在 卽偽 候 ， 時寸 那尺 , 長 件之 元06 他1 w圓 其 m " aa 於該 低 C.- 較06 Μ 1 偽圓 其晶 平 水 -¾ 為 視 即 向 方 之 面 平 此 於 直 垂 而 面 平 之 義 定 所”。 面向 平直 體通 積且 於而 合 ， 適米 度檝 厚 1 為於 意少 其偽 中度 文厚 本之on 在膜50 ，薄到 "此m) 膜nm 薄 ο ί f 暌¾ 語薄奈 術之 2 0Ί 3J ί Ur 月 友 專使界 該路俗 電常 術 門 專 1 此 別 區 圍 範 之 -------------•裝— (請先閱讀背面之注意Ϋ-項再填寫本頁) I . 線· 經濟部智慧財產局員工消費合作杜印製 膜 薄 即 意 的 要 f 1 S 當 相 像 語 術 門 專 之 同 相 他 其 與 語 學於 光界 如偽 ，常 中通 藝及 技以 觀 ， 巨米 於撤 用 1 慣過 習超 較為 膜 薄Ϊ "0 觀而 巨 ， 類厚 偽 産 之常 路通 電且 體II 積不 為全 傜完 ,以 薄 到膜 生 偽此 常 〇 通圍 範 之 米 該徹 中00 y. 其 膜 薄 倍瑕 千他 數其 H- D Ϊ 和 倍洞 百孔 數 、 之縫 裂 損 毀 路 電 體 積 得 使 將 疵 瑕 等 該-且 8 而- 的 成 製 所 法 方 之 疵 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 436931 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明（7 ) ，但不致於因此而破壞光學品和其他巨觀技藝産品。 鐵電電容104僳包含金屬底電極110。該金屬底電極結 構可以是適合積體電路使用之任何金屬或電極結構，例 如鋁、金.、铷.、铑和耙。底電極110傜較宜由鉑111和鈦 109組合所製成，其中鈦之功用僳作為阽附金屬以避免該 鉑成分自氣化層_離。鈦、碘和氧碘亦可作為阽附金屬。 典型上，鍍钛或其他貼附金鼷109之厚度偽為10nm到20ηπι 範圍。鍍鉑111之厚度較宜為l〇〇nm到200ΠΒ範圍。該底 電極110之金颶層慠由習用之原子鍍積技術所形成的， 諸如DC磁控鍍積或高周波鍍積。 鐵電層112傺位於底電極110之上。鐵電層112僳較宜 為具有高電介常數和鐵電性質之金屬氣化物。鐵電層112 之製作偽詳述如下，且較宜為少於約4 0 0 n m厚，更宜少 於約200nm厚。鐵電層112可以是鈣鈦層，如鋇缌妲酸鹽 或缌飽酸鹽。鐵電層H2較宜為經層化的超晶格材料， 更宜為經混合層化的超晶格材料。 在本文中，該專鬥術語”鈣軚礦”條包括己知的具有 通式A B 0 3之材料级次，其中A和B傺為陽離子，而0偽 為氣陰離子成分。此專門術語意欲包括其A和B所表示 之複數個元素之材料，例如，其包括A ’ A ” B 0 3、A B H 3 Λ 和A ' A ” Β · Β ” 0 3 ,其中A ’、A ”、Β ’和β ”係為不同之金屬 元素。較宜，A、 Α1和Α”偽為自Ba、 Bi、 Sr、 Pb、 Ca和 L a組成群類之所選出的金屬，而B B '和B "偽為自Ή、Z r、 T a、M 〇 .、W和N b組成群類之所遴出的金屬。此A位址和 — "" — — — — III — — ·- * 11 — — 111 訂* — 11!11 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） 436931 Γ' Α7 _Β7_
I 五、發明說明（8 ) B位址之專門術語偽視為鈣鈦礦氧八面體晶格之特定的 位置。 多數的經層化的超晶格材料，其俗具有複數個經由相 當數目的氣化鉍層所隔開之類鈣鈦礦氣八面體層。雖然 不是所有的材料於室溫時均可以建立鐵電行為，但通常 猙餍化的超晶格材料傜為鐵電材料。正常而言，此類材 料傜具有高電介常數，而傺可用於高電介常數容中， 無論其是否為鐵電材料。 通常，所有型式之經層化的超晶格材料可以下列平均 實驗式概述之-· (1) A1；fA2；f...Aj；fS1；rS2：|2...Sk：fB1；VB2；b22...BI；ilQI2. 請注意，式（1)傜表示形成超晶格分之化學當童平衡 值。式（1)並既不表示單元結構，亦不企圖表示個別層 Μ成分之排列。式（1)中之/Π、A 2...../U偽表示在類 鈣鈦礦八面體結構中之A位址元素，其包括如緦、鈣、 鋇、鉍、鉛之元素及其混合物，以及類離子基之其他金 鼷，、S 1、S 2、 . . . S k係表示超晶格發生物元素，其較宜 不僅包括鉍，而且可以包括如釔、銃、鑭、銻鉻和鉈之 三價材料。B 1、B 2、 ... B 1僳表示在類鈣鈦礦中之B位 址元素，其可以是如鈦、鉅、給、鎢、鈮、钒、鐺和其 他元素，而Q傜表示陰離子，其較宜為氧但亦可以是其 他元素，如氟、氮和此類金屬之混雜物。式（1)中之上 標偽表示個別的元素之價數。其副標則表示在實驗式化 合物中特定元素之原子數目。就單一元件而言，其副標 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11!111!_裝·! — |!1 訂·！1! -線 (請先閱讀f面之注*爹項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ^ 436931 _B7_ 五、發明說明（9 ) 傺表示詼元素在單一元件中之平均原子數。該副標可以 是整數或分數。意即，式（1)包括不同材料所組成單一 元件之所有例如，如Sr (^75Ba 〇ί25Β ί 2 Ta 2 〇 9 ,其中 7 5 %的時間S r為A位址原子和2 5 %的時間B a為B位址原 子假若在複合物中僅有一個A位址元素，那時候卽以 ” A 1 "表示之，而ϊ 2、....《 j則均等於零。假若在複合物 中僅有一値B位址元素，那時候即以” B 1 ”表示之，而y 2 、.，.yl則均等於零，對於超晶格發生物元素亦然。雖 然因為本發明意欲包括A和B位址以及超晶格發生物可 以具有複數値元素，而將式（1>撰寫成更一般之形式， 但是通常的例子為具有一値A位址元素、一値超晶格發 生物元素和一艏或兩痼B位址元素。其中Z值則是自下 列方程式求得的： (2) (a1w1 +a2w2...+ajwj) + (s1x1 +s2x2...+skxk) + (b1y1 +b2y2...+ blyl) = 2z. 所定義的經層化的超晶格材料並不包括可以符合式（1) 之每一種材料，但是僅有包括那些在結晶化期間自發性 的從其本身進入到不同的結晶層之組成分。此一自發性 結晶化作用通常是將該紐成分之混合物輔以熱處理或煆 燒。該提昇溫度之設施迫使形成超晶格部分進入好熱動 力之結構（如類鈣鈦礦八面體 > 中。 用S 1.、S 2、 ... S k所表示之專門術語”超晶格發生物元 素”，偽歸因於此等金屬係以經濃縮金屬氣化層形式而 特別的穩定於間插在兩類鈣钛礦層間之事實，而恰與超 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---^--I Γ------裝--------訂----！！* 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 4369 3 1 A7 經濟部智慧財產局員工消費合作社印製 _B7_五、發明說明（1G) 晶格發生物金屬均勻無規分佈於整橱經温合的經層化的 超晶格材料相反。尤其，铋具有兌許其作為A -位址材料 或超晶格發生物之任何一者的功能之離子半徑，但是祕 ，假如存在少於化學計量比例之童，則將自發的濃縮為 非類鈣鈦礦鉍金藤氧化層。 在本文中之專門術語”經層化的超晶格材料”亦含括經 摻雜的經層化的超晶格材料。意即，任何含括式（1)之 材料之一均可以與各種材料（例如砂、鍺、鎢、鐺、鍚 、鉻、鉅或給）摻雜。 式（1)至少含括所有三種的Sfflolenskii型鐵電經層化 的超晶格材料，意即是具有如下各個實驗式之一者： (3) Αην1^2Β|ΐι^3ΓΤΐ+3> (4) Am+1Bm03m+1； and (5) AmBm03rn+2, 式中A偽為在類鈣鈦礦經層化的超晶格之A -位址金屬 ,B偽為在類鈣鈦礦經層化的超晶格之B -位址金鼷，S 傺為三價的超晶格發生物金羼如鉍或鉈。式中b傺為分 數，即全部平均實驗式偽提供多數個不同的或經混合物 的類鈣鈦礦層，而其類鈣鈦礦層中之各層恪具有不茼的 類鈣鈦礦氣八面髏厚度。 罩層11 4偽形成於鐵電層112之上部。罩層11 4僳作為 補償在鐵電層Π2的上表面之點電荷瑕疵之用。在較佳 的實應用例中，偽使用適合於鐵電層Π2之經層化的超 晶格材料，而罩餍1U偽較宜為超晶格發生物金麋之氧 -1 2 - --------I----裝 >1 —1! — — 訂---------線 (請先閱讀背面之注意"'項再填寫本頁) 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） A7 43693 1 B7_ 五、發明說明（U) 化物。已知的最佳之超晶格發生物金颳傷為鉍氣化物， 而目，因此，罩層114傲最宜是以具有大於铋氣化物序 列之正常週期性的鉍氣化物而澱積於超晶格中。較合宜 的，該簞層材料傣選自鉍氣化物、鉍酸鹽、鉍鉅酸鹽 、Μ铌酸鹽和鉍錕鉅酸鹽所組成之群類。該罩層較合宜 的厚度為至少3nm,而較宜之範圍為自3ηιτ到30ηπι,最宜 是自5nm到20ηηι之範圍。於厚度為ΙΟηπι時所得到的結果 傜最佳。由於該罩層材料之介電層行為偽具有類似於電 Μ瑕疵電場之遮蔽之外加電場的輔肋遮蔽之劣化行為， 因此，將可能於附加的電容中得到較30nsi厚之罩層。 在某呰狀況下，罩磨114偽足夠薄以擴散進入於鐵電 層之中。同樣的，鐵電層112可以擴散到罩層材料114層 中，或者該層可能内擴散。 此處鐵電層112傑為鈣鈦礦，其内擴散之效應使得正 常的産生就地經層化的超晶格材料區於該鈣鈦礦之上部 。當秘是超晶格發生物元素，例如，則通常形成相當於 第1圃所示之罩層114之富含鉍的經層化的超晶格材料 區域。此經層化的超晶格材料區域，偽由當内擴散金屬 氣化物，因以經層化序列來尋求熱動力穩定時，而自發 件撰序之超晶格所組成的。同樣的，此處鐵電層Π2像 為鈣鈦礦，其内擴散之效應係用以産生相當於第1圖所 示之罩層114之富含超晶格發生物金颶之經層化的超晶 格材料區域。假罩層並不擴散到鐵電層中，那時在鐵電 層U 2偽經層化的超晶格材料和鐵電層Π 2恪為經層化的 ~13^ 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） -------------裝 ----ί — 訂1! * 線 <請先閱讀背面之注意事'項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 436931 A7 _B7_ 五、發明說明（12 ) (諳先閱讀背面之注意事項再填寫本頁) 超晶格材料之兩種情況下，該所澱積之罩層本身，葆為 富含於超晶格發生物金屬中，在某種意義上，其傜在每 莫耳中，含有比鈣鈦礦或經層化的超晶格材料之任一者 更多數的超晶格發生物元素。例如，假如罩層114含有 異於鉍之超晶格發生物金屬，則此三種情況之每一個情 況均形成富含鉍之罩層。所有罩層的替代例，均包含於如 同本節所討論之在本文中所使用之專門術語”富含超晶格 發生物金屬罩層”之意義内。再者，超晶格發生物元素 ,亦可視為超晶格發生物金屬，其傺為具有類似於那些 祕和鉈之離子半徑之三價金屬。 典型的頂電極116傜約lOOrtm到200nnt厚，而且除了鈦 或其他阽附金屬像非正常需要之外，通常是由相同金屬 或如同底電極110之電極結構所製成的。頂電極116可能 是具有不同結構或由不同於底電極110之金屬而製成。 經濟部智慧財產局員工消費合作社印製 如此項技蓊所已知的，鐵電裝置100可以含括其他傳 統靥，例如擴散阻障層，5許多其他的材料亦可能適合使 用於以上所討論的任何層，例如矽氮化物適於絶緣層1 〇 8 ;鎵砷化物、絪銻化物、錳氣化物、缌鈦酸鹽、藍寶石 或石英適於晶圆1 0 6 ;以及其他的阽附層、阻障層和電極 材料。底電極11. 0可以被消除，在此情況下，鐵電裝置 不再是鐵電電容，而是變成可當作在已知作為金屬 鐵電絶緣體之半導體元件中的1T或電晶體閘。此外，當 了解第1圖並不是意欲表示任伺電子裝置實體之特定部 位之實際横斷面侧視圖，但僅僅是比其他可能的方式更 -1 4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 d36931 A7 _B7_ 五、發明說明（13) 理想的表示法，來用以清楚的和完全的描述本發明之結 構和方法。例如，個別層的相對厚度偽以非比例描繪出 的，因為其他的某些層，例如基板106,可能厚到使圖 紙不夠寬。 用以比較目的之第二具體例 第2圖所描繪的是第二鐵電裝置200。在第2圖中， 相對於己於第1圖中所限定的同一成分則以類似序號參 照。鐵電裝置200含有不同於鐵電電容104之鐵電電容202 ,其偽加λ鉍氣化物罩層204間置於鐵電層112和底電極 η 0間。較上方之罩層114並未出現在第2圖具體例中， 怛罩靥114可以是含括置放在介於頂電極116和鐵電層U2 間。 用以比較目的之第三裝置（先前技藉） 第3圖所描繪的偽先前技蓊之鐵電裝置300。在第2圖 中，相對於已於第1圖中所限定的同一成分則以類似序 號參照。鐵電裝置300含有不同於鐵電電容10 4和202之 鐵電電容3 02，其不具有罩層114,亦不具有罩層204。 製作裝置100之方法 除了罩層11 4和204之外，裝置100、裝置200和裝置 300之所有的成分均是依照己知的方法製作。此等在先 前技蕕中所週知的習用方法，和含括如熱氣化晶圓106 以産得絶緣層106或具有實質上相類似結果之層108的旋 上破璃澱積。習闬的濺鍍方法偽用以澱積底電極11 0和 頂電極Π 6。習用的光阻蝕刻技術傑用以將在積體電路 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------- -------1 訂---I---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5衣 436931 A7 _B7_ 五、發明說明（14) 中所得結論之裝置予以圔樣化。對本發明而言，此等方 法播不恃殊，> 例如，基板1 0 2骼自習用的C Μ 0 S方法所得 到的另一痼稹層稽體電路結構。 依照此等習用的方法，鐵電層112傺經由醆鍍或經由 其他合適的澱積方法之任何一者而澱積的。使鐵電層112 在舁渦中煆燒以最適化層112之鐵電特性。此等溫度典 塑的範阚為自6 5 t到8 5 1C間。堅倍，此等溫度足以將鉍 金屬揮發，號導致鉍損失相當於經層化的超晶格材料之 中Γ· 業已發現透過使用絶作為一级離子之二级離子質譜儀 量測可知。化學計量上之鉍不足撝存在於習用的經層化 的超晶格材料之相當於第3圖之鐵電層112之最頂部。這 些實驗結果證明存在有鉍之揮發化損失。此損失之程度 偽為在煆燒期間之煆燒時間和溫度、以及澱積方法和其 他層（特別是頂電極116)之存在或缺少之函數。據此， 罩層Π4之重要功能之一為補償在鐵電層中之該得自金 屬揮化.之損失瑕疵。此等揮化之損失像含括其他金觴和 得自單單铋之損失β 該罩層Π4和20 4可以自濺鍍在煆燒中氣化之金屬而製 得，該氣化金靥可以其本身濺鍍，或該層可以自諸如溶 膠-凝駿（金屬烷氣化物）、金屬羧酸鹽或金屬烷氧羧酸 鹽溶液之旋上液態先驅物而製得。霧狀液體澱積法或化 學蒸氣餺穑法均可以使用。 以下所非限定實例偽陳述了用以實施本發明之較合宜 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） -------------裝！--訂-----I I !線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43693 1 A7 _B7_ 五、發明說明（15) 的方法和材料。 奮例1 準備適於澱積鐵電層H2之基板。準備經以傳統方法 製作之含括氧化物的熱力生長層之習用矽晶圓。將鈦金 靨以傳統DC錳方法臈鍍到約20nm厚。將鉑金屬濺鎪到約 1 8 0 n m 厚 〇 可自日本之Kojundo化學公司購得適於澱積該鐵電層 Π2之溶於二甲苯中的金屬2 -乙基己烷酸鹽研發级純度 溶液。該溶液包含莫耳數比為1: 2.8: 2之鋸、鉍和鉈 。因此.該溶液可以産製無鉍揮發之具有實驗式 SrBi 2 . s Ta 2 0經層化的超晶格材料。此式包含約30% 鉍.其偽比具有平均實驗式為相當於上述式（3)的鐵電 靥112之在n=2時之化學計量式所需要的鉍量還多。因 此，假使利用其他打算用於煆燒的試樣所製得的（本發 明）基板，當以二紱離子質譜儀所得到之數據，其傺在 該試樣中含約30%；鉍，則其在煆燒期間將由於揮發化作 用而損失。該溶液具有相當於實驗式之0.2莫耳濃度之 金屬。將3毫升之整分的該溶液與2毫升之正丁基乙酸 共溶劑混合而製得〇 . 1 2 Μ之具改善基板濕潤容童溶液。 將該基板置於習用的旋鑛膜機中。當以滴管施加3 n 1 之溶液於基板上時，該基板同時以190 Or pm旋轉歷30秒 此鍍膜動作使得先驅物薄膜鍍於基板上。將基板自旋 鍍膜機上移除，而將之在空氣中置於熱板上歴1分鐘， 並曰該熱板雒持在1 5 0 TC下以將先驅動膜乾燥並消除溶 -1 7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------- -------訂--------- (請先閉讀背面之注意事•項再填寫本頁) 436931 A7 B7 五、 發明說明 薄。其次，將基板置於260 Ό熱板歷4分艟，以消除從 先_物膜而來的額外的溶_和有棣配位體。接着，将含 括先驅物膜之基板在空氣中，以習用的豳索燈RTA裝置 ，利用每秒125eC之掸度從室溫升到725°C,在725 *C下 快速熱處理歴30秒。重複第二次的以快速熱煅燒之先驪 物澱稹步驟，以製成缠厚度至高為2 D 0 η ϋ之鐵霣靥。 可自日本之Kojundo化學公司購得0.4 Μ之溶於二甲苯 中的金屬2-乙基己烷酸鹽研發级純度溶液。將一毫升之 整分的該溶液與1.6毫升之正丁烷乙酸混合而製得0.154Μ 之溶液β將晶画置於習用的旋鍍膜機中以1 5 0 0 ΓΡΒ旋轉 歴3D秒，同峙以滴管施加該溶液。將基板自旋鍍膜機上 移除，而將之在空氣中置於熱板上歷1分鐘，並且該熱 板雄持在150*0下以将先驅物膜乾燥並消除溶_«其次 ，將基板置於2 6 0 °C熱板歷4分鐘，以消除從先驅物膜 而來的額外的溶劑和有機配位體。重複第二次的以快速 熱煆燒之先驪物級積步騵，以製成總厚度至离為1〇π·之 請 先 閱 讀 背 面 之 注 意 事』 項 再 填 本 頁 0 0 ο C 4 D 11用 層利 罩 Ρ ο ο 8 於 置 槿 霣 頂 和 板 基 將 ο 極 雷 頂 經濟部智慧財產局員工消費合作社印製 梯所 之者 降藉 下技 鐘項 分此 五習 和熟 度以 溫 ， 离後 最然 速。 到鐘 鐘分 分60 鉑五歷 鍍以下 ，流 中氧 爐正 散在 擴， 之度 雔供 性提 磨板 反基 的該 用 ， 習此 之因 刻❶ Μ化 子樣 離 着以 接予 阻置 光裝 用該 應將 括， 包法 :方 的刻 知蝕 週子 有 具0 數 複 於 合 C 適擯 了支 之 用 容 形 方 之 積 面 米 撤 方 平 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Ρ 436931 Α7 _Β7_ 五、發明說明（17) (請先閱讀背面之沒恚事項再填寫本頁) 濂擇代表性電容來測量。將Hewlett Packard 331 4Α函 數發生器與Hewlett Packard 54502A數示波器相連接。 利用1 Ο Κ Η z正弦波於0 . 5，1 , 3，5和1 0伏特之伏恃振幅 谁行搔化磁滯量測。該測試傜在C ο ] 〇 r a d 〇 S ρ r· i n s， Colorado,標準大氣暱和20¾時進行。第4匾傺描繪此 磁滯結果。 宵例2 除了鉍氣化物罩層傜位於頂電極下方之置放位置差異 之外，以實例1所描述之方法相同的方式製備隔離晶圓 β由實例1所製得之基板在本文中係稱為BiOx/LSM試樣 ，用以表示秘氣化物罩層位於鐵電經層化的超晶格材料 之上方，，此結構傜相當於第1圖所示之鐵電裝置。 所製得之LSM/BiOx試樣則相於第2圖所示之鐵電裝 置2 0 0。此裝置具有位於鐵電經層化的超晶格材料下方 和在底電搔上方之铋氣化物罩層204。據此，澱積鉍氧 化物先驅物和乾燥之方法步驟僳緊接箸在澱積底電極之 後進行，7E與澱積該鐵電經層化的超晶格材料之後立刻 谁行相反。 經濟部智慧財產局員工消費合作社印製 所製得之LSM試樣仍在鐵電電容中並不具有罩層。此 裝置偽相當於第3圖所示之鐵電裝置300。據此，就LSH 試樣而言，則可跳過在實例1中之澱積祕氣化物層之步 驟。 第5圖俗為就L S Η、B i 0 X / L S Μ和L S M / B i 0 X試樣之殘 餘極化值比較條狀圖。該以2P「表示之殘餘極化值，偽 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r，4369 3 1 A7 B7 18 五、發明說明（ 從在傾別基板的代表性元件之磁滯曲線於5和1 0伏待時 所得到的。相較於L S Μ試樣而言，該實例1之B i Ο X / LS Μ 試樣之殘餘極化值，傜顯示在10V時改良32%,而在5V 時為改良19%。铋氣化物層卽是此等改良之主因^類似 相較於LSH試樣，相對的LSM/BiOx試樣在殘餘極化值， 俱僅顯示在10V時有小改良，而在5V時則下降4%。 第6圖所描繪的像就毎一値試樣所求得的2Ec之臨界 切換場之比較圖。該ΒίΟχ/LSM試樣，係顯示在10V時下 降7%,而在5V時下降10%。LSM/ΒίΟχ試樣，偽僅顯示 在10V時有2%小下降，而在5V時則下降5%^ 2Ec值之下 降傜表示進步性，因為其需要較低的伏特值以切換鐵電 材料之極化狀態。較低的伏特值乃伴隨箸較少最熱和較 少量能源消耗，則在積體電路中，較低的伏特值係有利 請 先 閲 讀 背 S3 之 注 項_ ! ^ 頁 訂 經濟部智慧財產局員工消費合作社印製 容電 例修明 電之 體為發 之層 具成本 層罩 的之述 罩位 佳使陳 位上 較而而 上較 之内則 較有 述之原。 有具 描神等利 具時 所精對權 明同 上與賴的 證， 以圍佶有 以性 .· 範於所 得步 瞭明基之 其進 明發人中 -的。當本明明 知著良者離發發 可顯改 g 脱本本 述常的技不，在 所非小項在此其明 上示示此以據護説 以顯顯習可 。保之 從傺則熟偽例以號 , 容 ，飾 ，符 置 裝 電 鐵 !線- 板 基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r 4369 3 1 A7 _B7 五、發明說明（19) 104,202,302....鐵電電容 1 0 6 ...，.晶圓 108.....絶緣層 1 09.....阽附金屬 1 1 0.....底電極 111 .....m 112 .....鐵電層 1 14 . 20 4 ....罩層 1 16.....頂電極 -1-----------裝-------訂·--------線 _ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 436931 Λ 8 Β8 C8 D8 經濟部智慧財β.^ΰ;工消費合作社印製 六、申請專利範圍 第88 1 1 891 3號「具罩層之鐵電裝置及其製造方法」專利案 (90年2月修正） 六申請專利範圍： 1. —種鐵電裝置（100，200)，其係包括基板（102)、受其支 芮平 撐之自鈣鈦礦和自我排序經層化的超晶格材料組成之蒼> 群類所選出之薄膜鐵電層（112)和電極（110，116)，該裝; 予日 置之特徵在於：其罩層（114，204)爲至少3nm厚且間置修所 正提 於該薄膜鐵電層（112)和該電極（11〇，116)之間，該罩層。之 包含富含超晶格發生物金屬之非鐵電材料。 2. —種鐵電裝置（100)，其係包括基板（102)、受其支撐之 自鈣鈦礦和自我排序經層化的超晶格材料組成之群類 所選出之薄膜鐵電層（112)和電極（110，116)，該裝置之 特徵在於：其罩層（114)爲3nm和30nm厚且間置於該薄 膜鐵電層和薄膜鐵電層之間，該罩層富含超晶格發生 物金屬。 3. 如申請專利範圍第1或2項之鐵電裝置，其中該鐵電 層乃由必要的自我排序經層化的超晶格材料所組成。 4. 如申請專利範圍第3項之鐵電裝置，其特徵在於：該 超晶格發生物金屬係與在自我排序經層化的超晶格材 料中之超晶格發生物元素相同。 如申請專利範圍第3項之鐵電裝置，其中該經層化的 超晶格材料係選自緦鉍鉅酸鹽、錮鉍鈮酸鹽和緦鉍鈮 鉅酸鹽所組成之群類。 6.如申請專利範圍第1或2項之鐵電裝置，其特徵在於： 修填 (請先閲讀背面之注意東項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 436931
    經濟部皙总財4./..;9工消費合作社印袈 '申請專利範圍 該超晶格發生物金靥係由必要的鉍所組成。 7, 如申請專利範圍第1或2項之鐵電裝置，其中罩層係 直接與該鐵電材料和該電極接觸。 8. 如申請專利範圍第1項之鐵電裝置，其特徵在於：該 罩層具有從3nm到30nm之厚度範圍。 9·如申請專利範圍第1或2項之鐵電裝置，其特徵在於： 該罩層具有從5nm到20nm之厚度範圍。 10. 如申請專利範圍第1或2項之鐵電裝置，其中該電極 係頂電極（116)，該頂電極相對於該鐵電層（112)係遠離 於該基板（102)。 11. 如申請專利範圍第1〇項之鐵電裝置，其係包括間插於 該鐵電材料和該基板間之底電極（110)。 12*如申請專利範圍第1或2項之鐵電裝置，其特徵在於： 該罩層材料選自鉍氧化物、鉍緦酸鹽、鉍鉬酸鹽、鉍 鈮酸鹽和緦鈮鉅酸鹽所組成之群類。 U如申請專利範圍第1或2項之鐵電裝置，其特徵在於： 該罩層包括鉍氧化物。 14.一種製造鐵電裝置（1〇〇，200)之方法，該方法係包括下 列步驟：澱積材料於基板（102)上之鐵電層（112)，該鐵 電層鈣鈦礦和自我排序經層化的超晶格材料組成之群 類所選出：和澱積電極層（116，110)，該方法之特徵在 於：澱積包括超晶格發生物金屬之非鐵電罩層（114, 204) 介於該鐵電層和該電極間，該罩層厚度係介於爲3nm 和30nm之間；和煆燒該層之一或多層。 本紙铢尺度適用中國國家標聿（CNS ) A4規格（210X297公嫠） ^^^^1 I V , (請先閱讀背面之注意Ϋ'項再填寫本頁) '' A369 31 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 15. —種製造鐵電裝置（100，200)之方法，該方法係包括下 列步驟：澱積材料於基板（102)上之鐵電層（11 2)，該鐵 電層鈣鈦礦和自我排序經層化的超晶格材料組成之群 類所選出；和澱積電極層（116，110)，該方法之特徵在 於：澱積包括有超晶格發生物金屬之罩層（114，204)， 介於該鐵電層和該電極間，該罩層厚度係介於爲3nm 和30nm之間：和煆燒該層之一或多層。 16. 如申請專利範圍第14或15項之方法，其中該澱積適於 鐵電層之材料之步驟，係包括澱積適合於自我排序經 層化的超晶格材料之材料。 17. 如申請專利範圍第16項之方法，其中該澱積罩層超晶 格發生物金屬之步驟，其特徵在於：澱積相同於超晶 格發生物金屬之超晶格發生物金屬在該自我排序經層 化的超晶格材料中。 18. 如申請專利範圍第16項之方法，其中該澱積適於鐵電 層之材料步驟，係包括澱積選自鋸鉍鉬酸鹽、鋸鉍鈮 酸鹽和緦鉍鉅鈮酸鹽所組成之群類之適用於經層化的 超晶格材料之材料。 經漓部智慧財4/;JΗ工消費合作社印製 19. 如申請專利範圍第14或15項之方法，其特徵在於： 該澱積罩層之步驟包括澱積鉍。 20. 如申請專利範圍第14或15項之方法，其特徵在於： 該煆燒之步驟，其係包將該罩層擴散到該鐵電層中以 形成富含超晶格發生物金屬之經層化的超晶格材料。 21. 如申請專利範圍第20項之方法’其特徵在於：該富含 表紙張尺度適用中國國家標单（CNS .) Α4規格（2丨0Χ29?公釐） A8 B8 C8 D8 4369 3 六、申請專利範圍 超晶格發生物金屬之經層化的超晶格材料係爲非鐵 電。 22·如申請專利範圍第20項之方法，其特徵在於：該富含 超晶格發生物金屬之經層化的超晶格材料係爲鐵電。 23.如申請專利範圍第14或15項之方法，其特徵在於： 該罩層（114)係澱積於該鐵電層（11 2)之上和之後澱積該 電極（1 16)於該罩層上。 2i如申請專利範圍第14或15項之方法，其特徵在於： 該罩層具有從5nm到20nm之厚度範圍。 (請先閲讀背面之注意"'項再填寫本頁) 訂 經濟部智总时.-|.兑：^工消費合作社印製 本狄張尺度適用中國國家標準（CMS ) A4規格（210X297公釐）
TW088118913A 1999-01-14 1999-10-30 Ferroelectric device with capping layer and method of making same TW436931B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/229,883 US6541806B2 (en) 1999-01-14 1999-01-14 Ferroelectric device with capping layer and method of making same

Publications (1)

Publication Number Publication Date
TW436931B true TW436931B (en) 2001-05-28

Family

ID=22863049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118913A TW436931B (en) 1999-01-14 1999-10-30 Ferroelectric device with capping layer and method of making same

Country Status (7)

Country Link
US (2) US6541806B2 (zh)
EP (1) EP1151470A1 (zh)
JP (1) JP3656031B2 (zh)
KR (1) KR20010108086A (zh)
CN (1) CN1338113A (zh)
TW (1) TW436931B (zh)
WO (1) WO2000042643A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833091B2 (en) 2018-12-13 2020-11-10 Industrial Technology Research Institute Ferroelectric memories
US11217661B2 (en) 2020-02-03 2022-01-04 Industrial Technology Research Institute Ferroelectric memories

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236113B1 (en) * 1999-03-05 2001-05-22 Sharp Laboratories Of America, Inc. Iridium composite barrier structure and method for same
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20030039893A (ko) * 2001-11-16 2003-05-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
CN1306599C (zh) 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
CN1319128C (zh) * 2003-01-02 2007-05-30 上海华虹（集团）有限公司 一种高介电栅堆层结构
US7599278B2 (en) * 2003-08-25 2009-10-06 Samsung Electronics Co., Ltd. Recording medium comprising ferroelectric layer, nonvolatile memory device comprising recording medium, and methods of writing and reading data for the memory device
US7754111B1 (en) 2006-06-09 2010-07-13 Greatbatch Ltd. Method of making silver vanadium oxyfluorides for nonaqueous lithium electrochemical cells
KR20090028030A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2009135079A2 (en) * 2008-04-30 2009-11-05 Symetrix Corporation Ferroelectric infrared sensor and integrator
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2019125368A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Gated spin orbit memory
CN118116976B (zh) * 2024-05-03 2024-07-12 华中科技大学 一种超低亚阈值摆幅的晶体管及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5471364A (en) 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP3113141B2 (ja) 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US5453908A (en) 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
DE69730377T2 (de) 1996-05-30 2005-09-01 Oki Electric Industry Co., Ltd. Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
US5760433A (en) 1996-05-31 1998-06-02 Hughes Electronics In situ reactive layers for protection of ferroelectric integrated circuits
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element
US5767543A (en) 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
KR100436056B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833091B2 (en) 2018-12-13 2020-11-10 Industrial Technology Research Institute Ferroelectric memories
US11217661B2 (en) 2020-02-03 2022-01-04 Industrial Technology Research Institute Ferroelectric memories

Also Published As

Publication number Publication date
US6653156B2 (en) 2003-11-25
US6541806B2 (en) 2003-04-01
EP1151470A1 (en) 2001-11-07
JP2002535832A (ja) 2002-10-22
JP3656031B2 (ja) 2005-06-02
WO2000042643A1 (en) 2000-07-20
US20030034548A1 (en) 2003-02-20
US20010011738A1 (en) 2001-08-09
CN1338113A (zh) 2002-02-27
KR20010108086A (ko) 2001-12-07

Similar Documents

Publication Publication Date Title
TW436931B (en) Ferroelectric device with capping layer and method of making same
US6605477B2 (en) Integrated circuit device including a layered superlattice material with an interface buffer layer
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
TW440959B (en) Low imprint ferroelectric material for long retention memory and method of making the same
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
KR19990008079A (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
Do et al. Interfacial dielectric layer as an origin of polarization fatigue in ferroelectric capacitors
EP0665981A1 (en) Process for fabricating layered superlattice materials and making electronic devices including same
Yamada et al. Charge screening strategy for domain pattern control in nano-scale ferroelectric systems
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
Edmondson et al. Composition and annealing effects on the linear electro‐optic response of solution‐deposited barium strontium titanate
Jameson et al. Charge trapping in high-$ k $ gate stacks due to the bilayer structure itself
TW442893B (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
Calzada et al. Crystallization, heterostructure, microstructure, and properties of ferroelectric strontium bismuth tantalate films derived from tantalum glycolate solutions
Zhigalina et al. Microstructure of PZT capacitor structures
Wu et al. Improved fatigue property of hafnium substitute lead zirconate titanate deposited by pulse laser deposition
Li et al. Effect of atomic layer deposition process parameters on TiN electrode for Hf0. 5Zr0. 5O2 ferroelectric capacitor
Lin Atomic layer deposition of epitaxial perovskites for electronic and photonic applications
Zhang et al. Fabrication and electrical properties of LaNiO3/Pb (Zr0. 61Ti0. 39) O3/LaNiO3/LaAlO3 all-perovskite heterostructures
Xu Crystalline and amorphous ferroelectric thin films from sol-gel solutions
Shin Deposition mechanisms and electrical properties of TiO (2) thin films on self-assembled organic monolayers on Si
Traversa et al. Humidity sensitive PbTiO {sub 3} and PbZrO {sub 3} thin films prepared by a Sol-Gel process
Jana Growth and characterization of barium strontium titanate thin films by metal-organic decomposition
김영준T et al. Sol-gel ESE Kļ3EE ZłFEF|| Sr,„Bi, Ta,„Nb,„O, ff

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees