TW434715B - Method for producing amorphous silicon with reduced surface defect - Google Patents
Method for producing amorphous silicon with reduced surface defect Download PDFInfo
- Publication number
- TW434715B TW434715B TW87118280A TW87118280A TW434715B TW 434715 B TW434715 B TW 434715B TW 87118280 A TW87118280 A TW 87118280A TW 87118280 A TW87118280 A TW 87118280A TW 434715 B TW434715 B TW 434715B
- Authority
- TW
- Taiwan
- Prior art keywords
- chemical vapor
- amorphous silicon
- vapor deposition
- silicon layer
- manufacturing
- Prior art date
Links
Description
434715 五、發明說明(1) 本發明是有關於一種半導體裝置(semi conductor device)之閘極電極(gate electrode)的製造方法,特別 是有關於一種調整沈積條件以減少非晶矽閘極電極之缺陷 的製造方法。 習知通常利用化學氣相沈積法(chemi ca 1 vapor deposi tion ; CVD) ’在大約介於6 0 0〜6 5 0 °C之間的溫度範 圍形成複晶矽層(p〇lysilic〇n),以當作互補型金氧半導 體電晶體(c o m p 1 e m e n t a r y m e 1: a 1 - ο X i d e s e m i c ο n d u c t 〇 r transistor ; CMOS transistor)的閘極電極。 複晶梦層的之矽的原子(分子)的堆積方式不只一種, 而是由許多種體積較小’且堆積方向面均不同的晶粒 (gra 1 ns)所組成。由於複晶矽是以週期性排列的特定原子 所組成’所以在领(β)等雜質(d〇pant)離子植入(i〇n^ implanting)的步驟時,離子很可能由複晶矽表面長^直 入地打入半導體基底之主動區域相當深的位置,當離子的 植入超過預期時,將使元件受損。 因此’ 一種利用非晶石夕層(amorphous silicon layer)取代複晶矽層以抑止雜質穿透之技術被提出。所謂 非晶碎層係在矽材料内沒有特定結晶方位的晶粒,且原子 在純物質内的排列呈非常紊亂(rand〇m)的狀態,藉由無特 定排列方式的非晶矽層使植入離子與非晶矽原子產生碰撞 而散射’以改善雜質穿透至基底的現象。上述非晶矽層尤 其被廣泛用於雙閘極氧化層(duai gate oxide)之製程。 以下利用第1圖以說明習知非晶矽層的製造方法。
C:\ProgramFiles\Patent\0503-3873-E.ptd第 4 頁
43471 S 五、發明說明(2) 請參照第1圖’首先,在上述矽基底1 〇表面成長一閘 極氧化層1 2。然後,將上述形成有閘極氡化層丨2的矽基底 10移至低壓化學氣相沈積(low pressure chemical vapor deposi tion ; LPCVD)裝置之中。接著,導入甲矽烷(siiy) 及氦氣(He)等非活性氣體於上述低壓化學氣相沈積裝置' 再者,將上述化學氣相沈積裝置的反應溫度調整為約55〇 °C ’並且將反應壓力調整為約11 pa,以進行矽之化學氣相 沈積,而在上述已形成閘極氧化層12的矽基底1〇上方形成 一非晶碎層14。 上述習知沈積條件所形成的非晶碎層1 4,雖然在離子 植入時,可抑制雜質穿透至矽基底10深處。但是,其表面 形成有許多凹孔(pits)16,上述凹孔16將轉移至閘極氧化 層1 2,而嚴重影響元件之正常性能。 有鑑於此’本發明的目的在於提供一種減少表面缺陷 (defects)之非晶矽層的製造方法,藉由形成不含凹孔之 平坦表面的非晶矽層,以確保元件之性能。 根據上述目的,本發明提供一種減少表面缺陷之非晶 矽層的製造方法,包括下列步驟:將半導鱧基底置於低壓 化學氣相沈積裝置之中;導入甲矽烷(S i H4)及非活性氣體 於該低壓化學氣相沈積裝置;在低於545 t的溫度,並且 高於15Pa的壓力下進行化學氣相沈積,用以在該半導體基 底上方形成一非晶矽層。 上述非晶矽層的製造方法’其中該半導體基底為5夕基 底。
C:\ProgramFiIes\Patent\0503-3873-E. ptd第 5 頁 434715 五、發明說明(3) ~ ~-— ,且’上述非晶碎層的製造方法,其中該非活性氣體 馬氦乳。 再者’上述非晶矽層的製造方法’其中進行化學氣相 沈積的反應溫度最好介於5〇5〜545充之間,特別是介於 520〜53 0 °C之間更好。其中進行化學氣相沈積的反應壓力 最好介於15〜90Pa之間。特別是介於4〇〜7〇Pa之間更好。 a 根據上述目的,本發明提供另一種減少表面缺陷之非 曰S矽層的製造方法,包括下列步驟·將矽基底置於低壓化 學氣相沈積裝置之中;導入甲矽烷(siH4)及非活性氣體於 該低壓化學氣相沈積裝置;在介於52〇〜53〇°c的溫度下, 且介於40〜70Pa的壓力下進行化學氣相沈積,用以在該矽 基底上方形成一非晶矽層。 以下配合圖式說明本發明實施例,然而本發明不限於 下述實施例。 圖式之簡單說明: 第1圖為根據習知低壓化學氣相沈積條件,所形成之 非晶矽層的剖面示意圖。 第2圖為根據本發明低壓化學氣相沈積條件’所形成 之非晶矽層的剖面示意圖。 符號之說明: 1〇0~半導體(矽)基底; 1 0 2〜閘極氧化層; 104~非晶矽閘極層。 C:\Program Files\Patent\0503-3873-E.ptd第 6 頁 434 71 5 修正良 案'號 87118280 五、發明說明(0 實施例 以下利用第2圖以說明本發明較佳實施例。 請參照第2圖,首先,利用熱氧化製程,在存在氧氣 之高溫氧化爐(約900 °C)之中,成長一厚度約50埃之閘極 氧化層102於上述半導體基底1〇〇表面。上述半導體基底 1 00例如為,半導體製程習用之單晶矽基底。 然後’將上述形成有閘極氧化層1〇2的半導體基底 移至低壓化學乱相沈積裝置之中。接著,導入甲石夕烧-(SiH4)及非活性氣體於上述低壓化學氣相沈積裝置’上述 非活性氣體例如氦氣等鈍氣(inert gas)。 再者,使上述低壓化學氣相沈積裝置的反應溫度維持 於52〇_〜53(rc之間,並且使反應壓力維持於4〇7〇pa之間, 二,订石夕之化學氣相沈積’而在上述半導體基底⑽上方 形成'^非晶碎層1〇4。 利用低非晶石夕層104的阻值以適用於閉極電極,可 子植入:=(in—sit“mplanting)或是可利用後續離 子植入步驟以摻入硼(B)等雜質。 步驟後!^Ϊ入硼等雜質的非晶矽開極電極層施以蝕刻 發明特徵及其功& 粟(圖未顯不卜 根據本發明之非晶矽層的製造 之溫度、接古衣坆万去,其藉由降低沈積 (pnsUm力,可形成—表面平坦且無凹孔 )之非曰曰砂層。利用上述表面平垣之非晶石夕層以當作
0503-3873-即修 l.ptc 第7頁 2000.12. 01. 007 434 71 § 五'發明說明(5) 閘極電極時,不致因表面凹孔等缺陷轉移至下方之主動區 域,而影響元件正常性能。 再者,藉由本發明提高沈積壓力的方法,可加速非晶 矽之沈積速度而提昇產量。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
CAProgram Files\Pateirt\0503-3873-E.ptd第 8 頁
Claims (1)
- 434 715 六、申請專利範圍 1. 一種減少表面缺陷之非晶矽層的製造方法,包括下 列步驊: 將半導體基底置於低壓化學氣相沈積裝置之中; 導入f矽烷(Si h4)及非活性氣體於該低壓化學氣相沈 積裝置; 在低於545 X:的溫度,並且高於1 5Pa的壓力下進行化 學氣相沈積,用以在該半導體基底上方形成一非晶矽層。 2. 如申請專利範圍第1項所述之非晶矽層的製造方 法,其中該半導體基底為矽基底。 3. 如申請專利範圍第1項所述之非晶矽層的製造方 法,其中該非活性氣體為氦氣。 4. 如申請專利範圍第1項所述之非晶矽層的製造方 法’其中進行化學氣相沈積的反應溫度介於5 〇5〜545 t之 間。 5.如申請專利範圍第4項所述之非晶矽層的製造方法, 其中該進行化學氣相沈積的反應溫度介於5〜530 °C之 間。 6 ·如申請專利範圍第1項所述之非晶石夕層的製造方 法,其中進行化學氣相沈積的反應壓力介於15〜9〇Pa之 間。 7 ·如申請專利範圍第6項所述之非晶石夕層的製造方 法’其中進行化學氣相沈積的反應壓力介於4〇〜7〇{5&之 間。 8_ —種減少表面缺陷之非晶矽層的製造方法,包括下C:\PiOgrara Files\Patent\〇5〇3-3873-E.ptd第 9 頁 434715 六、申請專利範圍 列步驟: 將矽基底置於低壓化學氣相沈積裝置之中; 導入甲矽烷(S i H4)及非活性氣體於該低壓化學氣相沈 積裝置; 在介於5 20〜530 °C的溫度下,且介於4 0〜70Pa的壓力下 進行化學氣相沈積,用以在該矽基底上方形成一非晶矽 層。C:\Program Files\Patent\0503-3873-E.ptd第 10 頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118280A TW434715B (en) | 1998-11-03 | 1998-11-03 | Method for producing amorphous silicon with reduced surface defect |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87118280A TW434715B (en) | 1998-11-03 | 1998-11-03 | Method for producing amorphous silicon with reduced surface defect |
Publications (1)
Publication Number | Publication Date |
---|---|
TW434715B true TW434715B (en) | 2001-05-16 |
Family
ID=21631871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87118280A TW434715B (en) | 1998-11-03 | 1998-11-03 | Method for producing amorphous silicon with reduced surface defect |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW434715B (zh) |
-
1998
- 1998-11-03 TW TW87118280A patent/TW434715B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
CN1315196C (zh) | 肖特基势垒晶体管及其制造方法 | |
JP3599290B2 (ja) | 半導体装置 | |
US20180366584A1 (en) | Sige source/drain structure | |
JP4655495B2 (ja) | 成膜方法 | |
CN101307488B (zh) | 多晶硅薄膜的制备方法 | |
JP2003347229A5 (zh) | ||
JP2000196082A (ja) | 半導体素子のゲ―ト電極形成方法 | |
TW434715B (en) | Method for producing amorphous silicon with reduced surface defect | |
JP2001110750A5 (zh) | ||
KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
EP0289246A1 (en) | Method of manufacturing MOS devices | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JPH0196923A (ja) | エピタキシャル成長方法 | |
JP3938877B2 (ja) | 半導体装置の製造方法 | |
TWI232506B (en) | Method for producing amorphous silicon layer with reduced surface defects | |
CN115012032B (zh) | 多晶硅薄膜及其形成方法 | |
KR19990006994A (ko) | 다결정 실리콘막의 성장방법 및 cvd 장치 | |
JPH0786601A (ja) | 多結晶シリコンmosトランジスタ及びその製造方法 | |
KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
JPH1154434A (ja) | 多結晶シリコン膜及び半導体装置 | |
KR100343452B1 (ko) | 반도체 장치의 유전막 제조방법 | |
TW200425308A (en) | Method for enhancing the speed of semiconductor device | |
JPS6223451B2 (zh) | ||
JPH0816040B2 (ja) | シリコンの分子線成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |