TW432686B - Method of using dielectric mask to form cylindrical capacitor - Google Patents
Method of using dielectric mask to form cylindrical capacitor Download PDFInfo
- Publication number
- TW432686B TW432686B TW88108810A TW88108810A TW432686B TW 432686 B TW432686 B TW 432686B TW 88108810 A TW88108810 A TW 88108810A TW 88108810 A TW88108810 A TW 88108810A TW 432686 B TW432686 B TW 432686B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- patent application
- layer
- silicon
- silicon layer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
^43268 6_____ 五、發明說明(1) 5 - 1發明領域: 本發明係有關於一種動態隨機存取記憶體(DRAM)之電 容器(capaci tor)之製造方法,且特別是有關於一種使用 介電硬罩幕製造圓柱狀(cylinder-shaped)電容器之方法 5-2發明背景: 當半導體記憶元件之積集度越來越高時’則⑽―儲存 胞(storage ce 1 1 )所佔之面積則會越來越小。因此較小 之電極表面積會減少電容器之電容量。然而,在讀取記憶 胞時,需要較大的電容量藉以獲得高訊號對雜訊比( signal-t〇-n〇ise ratio),同時藉以降低軟錯記(s〇ft error )(由α粒子干擾所造成)。因此,需要降低胞之尺 寸但是獲得高電容量,同時可獲得較高的胞積集度與操作 可信度。 ' 一種增加電容量同時保持儲存胞積集度的方法,係改 ,電容器電極之形狀。此種方法廣泛地應用圓柱狀之電容 窃SDRAM元件中。然而,特別是對於十億(giga )位元之 DRAM而5 ,因為使用0.18微米或更小之技術,所以要製造 如此小尺寸之圓柱狀電容器係相當困難的。 一时鑒於上述之原因,因此需要一種製造DRAM之圓柱狀電 容器的方法。藉以更容易地製造圓柱狀電容器。 1432686 五、發明說明(2) 5 - 3發明目的及概述: 因此,本發明之目的在提供一種動態隨機存取記憶體 (DRAM)之圓柱狀電容器之製造方法,可實質地增加電容器 之表面積,藉以增加電容量。尤其,本發明提供一種圓柱 狀電容器之製造方法,可更容易地製造0. 1 8或更小微米技 術之十億位元D R A Μ。在本發明之一較佳實施例中,包括, 首先形成非結晶矽層於一半導體基底上,此非結晶矽層具 有一溝槽。形成一共型地之第一介電層於非結晶矽層上。 然後,形成一第二介電層於第一介電層上,且填入此清槽 中。回蝕刻第二介電層直至約曝露出第一介電層,接著移 除第一介電層直至曝露出非結晶矽層。移除第二介電層, 接著,以第一介電層作為罩幕,敍刻非結晶石夕層,藉以在 半導體基底上形成一圓柱狀結構。最後,形成一半球型矽 晶粒(hemi-spherical-grain ; HSG)層於圓柱狀結構之表 面上,藉以形成DRAM中具有HSG之圓柱狀下電極。 5-4圖式簡單說明: 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 第一至六圖顯示依據本發明較佳實施例之一種形成 DRAM之圓柱狀電容器之製程剖面圖。
靥4 326 8 6 五、發明說明(3) 更明確地說, 第一圖顯示提供一非結晶矽層具有第一介電層與第二 介電層之剖面示意圊。 第二圖顯示回蝕刻第二介電層後所得結構之刹面示意 圖。 第三圖顯示移除第一介電層用以曝露出非結晶矽層後 所得結構之剖面示意圖。 第四圖顯示移除第二介電層後所得結構之剖面示意圖 〇 第五圖顯示使用剩餘之第一介電層作為硬罩幕,蝕刻 非結晶砍層後所得結構之剖面不意圖。 第六圖顯示具有半球型矽晶粒之圓柱狀電容器之剖面 示意圖。 主要部分之代表符號: 15 半導體基底 20 矽層 21 第一介電層 22 第二介電層 23 半球型矽晶粒層 5 - 5發明詳細說明: 請參照第一圖,提供一半導體基底15,此基底可用來
432686 五 '發明說明(4) 形成半導體元件,且形成有一矽層2〇。 矽層20係利用習知方法製造之非钟曰 實知例中’此 為動態隨機存取記憶體(DRAM)之電^二。且此矽層2〇可作 結晶梦層20之厚度係由欲製造之; = 極材質。非 此實施例中,非結晶矽層20之厚产約^ η二又來決定。在 之'點是,此非結晶砂㈣4乂;80:;:值得注意 在此實施,中,溝槽之高度約為20 00埃,且寬度二 ί暮ί ί續:製程步驟中’ &非結晶矽層2〇主要係作為硬 罩幕之用’錯以在後續的步驟中形成所需之圓柱狀電容器 她因此,如熟習此技藝者所知,此溝槽之尺寸大小係可依 據電容器之預定尺寸來調整β 月、# 著’尤帛#型的第一介電層21於非結晶矽層2 〇以 2槽之底部與側壁表面之表面上。第一介電㈣之厚度 勺"於〇至5 0 0 0埃之間,較佳約為5〇〇埃。第一介電 之 為任何晶圓製程中習知之介電物質,然而較佳之材 二二!1化胡。形成此共型的第—介電層21的方法為傳統的 —二^相沈積法。隨後,進一步沈積一第二介電層22於第 、"電層2 1之表面上,並且填入非結晶矽層2 0之溝槽中, 以及!蓋第一介電層21。類似於第一介電層21之形成方法 »此第—介電層2 2可為任何晶圓製程中習知之介電物質。 1 —介電層22之較佳厚度約為2〇〇〇埃。然而,第二介電層 ,選用之材質對於第一介電層層2丨而 具 化Μ ^ °在此實施例中,第二介電層22之材質為使用傳統 干乳相沈積法所形成的氧化矽。另一種不需要改變本發
第7頁 4 3268 6 五、發明說明(5) 而第 明後續步驟的情況為第一介電層2 1之材質為氧化砂, 二介電層22之材質為氮化矽。 請參照第二圖’回蝕刻處理第二介電層2 2,且此 刻步驟中止於第一介電層21之表面,藉以曝露出第—^ 層之表面。本發明實施例中所使用之蝕刻技術可為傳統 乾回蝕刻製程。藉由控制蝕刻劑或是蝕刻時間,蝕刻步驟 之後,第二介電層22之表面高度可低於或者相當於第一介 電層(如圓所示)之表面高度。不論是藉由控制蝕刻劑或^ 姓刻時間’最後所得到的電容器結構均相同。 移除位在非結晶矽層2〇上方之第一介電層21,直至曝 露出非結晶矽層2 0的表面,藉以獲得第三圖所示之結構: 在此實施例中,可使用傳統的乾蝕刻方法用以獲得所需之 結構。值得注意的一點是由於剩餘之第二介電層22之保護 作用,因此蝕刻製程不會對溝槽中的第一介電層2丨產生 響。 〜 然後’移除溝槽中剩餘之第二介電層22,例如將第三 圖所得之結構浸泡(dip)在酸槽溶液,藉以獲得第四圖所 示之結構。 利用溝槽中的第一介電層2 1作為硬罩幕,以傳統的蝕 刻製程,例如矽乾蝕刻技術’蝕刻非結晶矽層2 〇,直至曝 露出基底1 5之表面。此時所得之結構具有圓柱狀,如第五 圖所不。值得注意的一點是,因為第—介電層2丨的厚度报 厚此實施例中約為2000埃),因此在整個蝕刻製程申,第 一介電層21之底部部份依然可殘留下來,所以最後要完全
IHI 第8頁 f ^3268 6 五、發明說明(6) 移除第一介電層21之底部部份。 使用標準之製程移除殘留的第一介電層21之後接著, 形成一半球型矽晶粒(HSG)層23覆蓋上述圊柱狀結構之内 部表面與外部表面’包括内部的底部表面,如第六圖所示 。形成HSG層23之方法為半導體工業之標準製程,且通常 被稱為選擇性HSG,因為HSG層23係選擇性地形成於非結晶 矽20之表面,而不是形成於半導體基底15之表面。 故,可以獲得DRAM之圓柱狀電容器之下電極。為了完 成DRAM電容器之製造,可形成一電容器介電層(未繪示出 )於下電極上’此電容器介電層例如為氧化鈕(tantalum ο X i d e)或氧化物/ I化物/氧化物。然後,沈積一已摻雜之 多晶矽層覆蓋電容器介電層,藉以形成上極板(或上電極 )0 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍内。
Claims (1)
- 'b b ο 修正 案號 88108810 六、申請專利範圍 ι_ 1. 一種DRAM電容器下電極之製造方法,包括: 形成一矽層於一半導體基底上,該矽層具有一溝槽; 形成共型之一第一介電層於該矽層上; 形成一第二介電層於該第一介電層上,且填入該溝槽 中; 回蚀刻該第二介電層直至曝露出該第一介電層; 移除一部分的該第一介電層直至曝露出該矽層; 移除該第二介電層;以及 使用該第一介電層作為一罩幕,敍刻該石夕層,藉以使 得位在該基底上的該矽層可形成一圓柱狀結構。 2 ·如申請專利範圍第1項之方法,其中該第一介電層包括 氮化矽。 3. 如申請專利範圍第2項之方法,其中該第二介電層包括 氧化石夕。 4. 如申請專利範圍第1項之方法,其中該第一介電層包括 氧化石夕。 5. 如申請專利範圍第4項之方法,其中該第二介電層包括 氮化矽。 6. 如申請專利範圍第1項之方法,其中該矽層係一非結晶2000.10. 23.010 a 案號 88108810 年月曰 修正 六、申請專利範圍 矽層,且該非結晶矽層之該溝層具有一深度約為2 0 0 0埃。 7.如申請專利範圍第6項之方法,其中該第一介電層之厚 度約介於0至5 0 0 0埃之間。 8 如申請專利範圍第7項之方法,其中該第二介電層之厚 度約為2 0 0 0埃。 9 ·如申請專利範圍第8項之方法,其中回蝕刻該第二介電 層之方法包括一乾#刻技術。 1 0.如申請專利範圍第9項之方法,其中移除該第一介電層 之方法包括一乾Ί虫刻技術。 11. 如申請專利範圍第1 0項之方法,其中移除該第二介電 層之方法包括浸泡於一酸槽溶液中。 12. 如申請專利範圍第1 1項之方法,其中蝕刻該矽層之方 法包括一紗乾融刻技術。 1 3. —種具有半球型矽晶粒之DRAM電容器下電極之製造方 法,包括: 形成一非結晶矽層於一半導體基底上,該非結晶矽層 具有一溝槽;Μ 第11頁 2000.10.23.011 六、申請專利範圍 形成共型之一第一介電層於該非結晶矽層上; 形成一第二介電層於該第一介電層上,且填入該溝槽 中; 回蝕刻該第二介電層直至曝露出該第一介電層; 移除一部分的該第一介電層直至曝露出該非結晶矽層 r 移除該第二介電層; 使用該第一介電層作為一罩幕,蝕刻該非結晶矽層, 藉以使得位在該基底上的該非結晶矽層可形成一圓柱狀結 構;以及 形成一半球型矽晶粒(HSG)層於該圓柱狀結構之表面 上,藉以形成一動態隨機存取記憶體之一電容器的一圓柱 狀下電極板,其中該圓柱狀下電極板具有半球型矽晶粒。 14. 如申請專利範圍第1 3項之方法,其中該第一介電層包 括氮化ί夕。 15. 如申請專利範圍第1 4項之方法,其中該第二介電層包 括氧化矽。 16. 如申請專利範圍第1 3項之方法,其中該第一介電層包 括氧化砍。 17.如申請專利範圍第1 6項之方法,其中該第二介電層包第12頁 r (14 326 8 6 六、申請專利範圍 括氮化砂。 18. 如申請專利範圍第1 3項之方法,其中移除該第一介電 層之方法包括一乾敍刻回敍技術。 19. 如申請專利範圍第1 8項之方法,其中移除該第二介電 層之方法包括浸泡於一酸槽溶液中。 20. 如申請專利範圍第1 9項之方法,其中蝕刻該非結晶矽 層之方法包括一妙乾触刻技術。第13頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88108810A TW432686B (en) | 1999-05-28 | 1999-05-28 | Method of using dielectric mask to form cylindrical capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88108810A TW432686B (en) | 1999-05-28 | 1999-05-28 | Method of using dielectric mask to form cylindrical capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW432686B true TW432686B (en) | 2001-05-01 |
Family
ID=21640889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88108810A TW432686B (en) | 1999-05-28 | 1999-05-28 | Method of using dielectric mask to form cylindrical capacitor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW432686B (zh) |
-
1999
- 1999-05-28 TW TW88108810A patent/TW432686B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930006730B1 (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
US7314795B2 (en) | Methods of forming electronic devices including electrodes with insulating spacers thereon | |
JP2501065B2 (ja) | 高容積キャパシタをもつ高集積半導体装置の製造方法 | |
JP2962410B2 (ja) | 高キャパシタンス・トレンチ・セルを形成する方法 | |
US5550080A (en) | Method for fabricating capacitors of semiconductor device | |
JP3222944B2 (ja) | Dramセルのキャパシタの製造方法 | |
TW417252B (en) | Manufacturing method of cylindrical stacked electrode | |
US5907774A (en) | Corrugated post capacitor and method of fabricating using selective silicon deposition | |
TW417293B (en) | Formation of DRAM capacitor | |
TW432686B (en) | Method of using dielectric mask to form cylindrical capacitor | |
US5592412A (en) | Enhanced deep trench storage node capacitance for DRAM | |
US6162680A (en) | Method for forming a DRAM capacitor | |
KR100663338B1 (ko) | 메모리 셀의 캐패시터 제조 방법 | |
KR950000655B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
JP2751952B2 (ja) | 半導体装置の製造方法 | |
KR100618693B1 (ko) | 캐패시터의 스토리지노드 전극 형성방법 | |
KR20010016805A (ko) | 고집적 반도체 장치의 이중 실린더형 캐패시터 제조방법 | |
KR940007392B1 (ko) | 반도체 메모리장치의 제조방법 | |
TW543109B (en) | Formation method of bottle-shaped trench using electrochemical etching | |
TW409405B (en) | Manufacture method of crown type charge storage electrode | |
KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
TW416142B (en) | Capacitor forming method on memory device | |
KR100878495B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR930010113B1 (ko) | Dram소자의 개패시터 및 그 제조방법 | |
KR960004465B1 (ko) | 반도체메모리장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |