TW432288B - Processor that indicates system bus ownership in an upgradable multiprocessor computer system - Google Patents

Description

A7 ' r4 32 2'8 5 五、發明説明（1 ) i明背景 1. 發明領域： . (請先閱讀背面之注意事項再填寫本頁、) 本發明係有關電腦系统之領域。本發明尤係有關可升級 多處理森電腦系統之處理器，而該電腦系統可提供系統匯 流排主控權之外部指示。 2. 背景： ό用之.¾腦系統通常包含一單一之中央處理單元。此一 中央處理單元通常係搞合到—系統匯流排，而該系統匯流 排可對夕種輸入/輸出裝置通訊。在此種電腦系統中，中 處理單元通^經由系統匯流排自一記憶體子系統提取— 指令流*，並執行該指令流中之每一指令。此種中央處理單 凡通常維護記憶體子系統中之一組資料結構，並經由系統 匯流排而執行對各輸入/輸出装置之輸入/輸出使用要求。 此種習用之單處理器系統通常設有一岔斷機制，用以處 理該系統中之外部硬體例外狀況 經濟部中决標準局員工消費合作社印製 excepti〇ns)。例如，如果對一處於關閉電源撞帶或暫停 狀態的輸入/輸出装置嘗試使用，則此種系統中之輸入/輸 出裝置控制器通常將数理單元發出系統岔斷。此系 統山斷對中央處理單兀指# :此輸入/輸出裝i需要例外 狀況處理。此系統岔斷通常將中央處理單元之控制權交给 一岔暾常式，該岔斷常式使處於關閉電源或暫停狀態的輪 輪出裝置恢復供電。中央處理單元然後對該輸入/輪出1 裝置重新發出輸入/輸出使用要求，並繼續正常的執行。 本紙張尺度姻㈣岭縣（⑽）A4規格（加'X別公瘦） A7 B7 >4 32 2 8 8 五、發明説明（2 ..爲ί提咼指令執行效能， t其他的電腦系蘇可能描徂 多個中央處理單元。此綠s δ 元了犯如供 係耦合到一可與—訪愔w 里早凡通常 ^—^1 ·_1 ^^^1 ^—^1 —5 1 I 士^1 - - - - H— I ^(J. U3 i - - {請先閲讀背面之注意事項再填寫本頁} 系統通訊之系統匯流棑，並叙 合到一組輸入/輸出奘w 卫耦 . 裝置。若與單一中失處理單元之系枯 比較，此種多處理g|_系@、s & '、 卜常將得到更佳的指令執行效 :"疋…個中央處理單元分擔了各種指令執行功 fib 0 此種多處理器電腦萃结备，丄 胸矛' .无通常設有資源共用機制，使多個 中央處理單元得以I同缸八< . 八u轉合到系統匯流排的外部 系統及諸輸入/輸出裝w。41λ 心也子 ^ 衮置例如，例如此種習用之多處理 存系、充通书叹有—匯泥排仲裁機制，該匯流排仲裁機制可 讓每+央處理單7C要求並取得系統匯流排之使用權。 此種ή用〈多處理器系統通常亦設有一岔斷機制，用以 處理系統中之硬體例外狀況。在此種多處理器系統中，經 由系統匯流排而產生例外狀況之使用要求可由耦合到該7 統匯流排的多個中央處理單元中之任一中央處理單元今丨 發。此種系統中之一輸入/輸出裝置控制器通常將—系统 經濟部中央標準局員工消費合作杜印製 岔斷傳送到一中央處理單元，而該中央處理單元係發出所 產生例外狀況之使用要求。 此種系統中之一輸入/輸出裝置控制器通常監視系統匯流 排，並記錄多個中央處理單元之間對系統匯流排主控權的 改變。在產生例外狀況的使用要求時，此輸入/輸出裝置 控制器因而將系統岔斷傳送到主控系統匯流排的中央.處理 單元。但是很不幸’爲了監視系統匯流棑之主控權，此種 -5- 本紙張尺度適用中國國家標隼（CNS) Α4規格（210Χ297公釐} Γ432288 A7 A / ____B7 五、發明説明（3 ) 習用的系统必須在輸入/輸出裝置控制器中採用較複雜的 外部硬體。此種複雜的硬體機制通常將增加此種習用電腦 系統之成本◊ 此外’此種機制對於可自單處理器系统升級到多處理器 系統的電腦系統是不切實際的。在此種可升級的系統中， 如果在系統中只裝有—個中央處理單元，則並不會使用監 視匯流排主控權並指示系統岔斷的硬體機制。此外，若要 在系統升級時將此種硬體加入該系統，則將需要對此種系一 統作大幅的修改。 ‘ 發明概述及目的 本發明之一目的在於提供一種在一可升級的多處理器電 腦系統中對系統匯流排主控權之指示。 本發明t另一目的係在一可升_的電腦系統中指示一 OEM處理器與一升級處理器間之匯流排主控權。 經濟部中央標準局員工消費合作社印聚 ---1 : 1 II ^^1 n m^i I {請先閲讀背面之注意事項再填寫本頁) 本發明之又一目的在於提供一種具有一升級/〇EM輸出 腳之處理器，該升級/ 〇 E Μ輸出腳可在—可升級的電腦系 統中指π — OEM處理器與—升級處理器間之匯流排主控 權。 本發明之再-目的在於提供—種系統，其中係由處理器 的類型輸入脚決定OEM處理器，且其中該〇EM處理器經 由系統匯流排而驅動升級/ 〇 E Μ信號。 -電腦系統提供了本發明的上述這些目的及其他目的， 該電腦系統包含-具有—類型輸入腳之處理器，該類型輸 __- 6 - 本纸張尺度適用中國國家榡準（CNS ) Α4規格（------- 經濟部中央標隼局負工消費合作社印裝 Γ432288 A7 ____B7 五、發明説明（4 ) 入脚¥旨示该處理器係被耦合作爲單處理器或雙處理器電腦 系統中之一 〇 E Μ處理器’或作爲雙處理器電腦系統中之 升級處理器°此處理器包含一被耦合的升級/ 〇 Ε Μ輸出 腳，該升級/OEM輸出腳可在類型輸入腳指示爲〇ΕΜ處理 器時經由一系統匯流排傳送一升級/ 〇 Ε Μ信號。此升級 / 0 Ε Μ信號指示Ο Ε Μ處理器或升級處理器是系統匯流排之 匯流排主控裝置。 此電腦系統又包含一被耦合而對升級/ 〇 Ε μ信號取樣之 裝置控制器’用以決:定〇 Ε Μ處理器或升級處理器是系統 匯流排之匯流排主控裝置。在經由系統匯流排而產生例如 狀況的使用要求時’該裝置控制器被耦合，以便在升級 / Ο Ε Μ信號指示Ο Ε Μ處理器是系統匯流排之匯流排主控裝 置時將一岔斷傳送到該OEM處理器。在經由系統匯流排 而產生例外狀泥的存取之時，該裝置控制器被耦合，以便 在升級/ Ο Ε Μ彳s號指示升級處理器是系統匯流排之匯流排 主控裝置時將一岔斷傳送到該升級處理器。 若參閱各附圖及下文所述之詳細說明，當可易於了解本 發明的其他目的、特徵、及優點。 附圖簡述 本發明之説明係利用實例’但並不受限於所示之各附 圖’在這些附圖中，相同的代號指示類似的元件，這些附 圖有： 圖1示出一實施例之電腦系統’該電腦系統包含一對處 本紙張尺度適用中國國家搮準（CNS ) Α4規格（21 〇 X 297公釐） H - - - n - - - I» I n IV - -- 丁 , 、τ (請先閎讀背面之注意事項再填寫本頁) A7 B7 顯示裝置、一磁碟子系統、及 r4 32 28 8 五、發明説明（ 理器、一記憶體子系統、 —裝置電源控制電器； 圖2示出實施例之處理器，該處理器包含一處理器核 心、一岔斷控制電路、一雙處理器控制電路、一匯流排介 面電路、及一快取記憶體； 圖3疋時序圖，該時序圖示出在一實施例中OEM處理 器及升級處理器經由系統匯流排而執行的一對管線化通訊 交易；以及 圖4疋流私圖，該流程圖示出在一實施例中裝置電源 控制電路經由系统匯流排對一輸入/輪出使用專求之處 理。 詳細説明* 圖1示出一實施例之電腦系統（100)。電腦系統（1〇〇)包 含—對處理器（10)及（12)、一記憶體子系統（M)、一顯 示裝置（18) ' —磁碟子系統（19)、及—裝置電源控制電 路（2〇)。電腦系統（100)之輸入/輸出裝置包括記憶體予_ 系統（14)、顯示裝置（18)、及磁碟子系統（19)。處理器 (1 〇)及（1 2)係經由—系統匯流排（1 6)而與電腦系統（丨〇〇) 之各輸入/輸出裝置通訊。 裝置電源控制電路（20)將一组電源模式功能提供给類示 裝置（18)、及磁碟子系統（19) α裝£電源控制電路…） 經由一組電源控制信號（25)而爲顯示裝置（丨8)及磁碟予 系统（19)選擇開機狀態、關機狀態、及一组睡眠模式狀 本紙張尺度適用中國國家標李（CNS ) Α4規格（21〇>< 297公釐 ί - - I— I n n -- f I I il· - ml T . U3-s° - - {請先閱讀背面之注意事項再填寫本瓦) 經濟部中央標隼局員工消費合作社印製 以 32 28 8 A7 ___ B7 五、發明説明（6 .) 態。， 裝置電源控制電路（2 0 )監視經由系統匯流排（〗6 )而對顯 不裝置（1 8 )及磁碟子系統（1 9 )之使用狀況。對顯示装置 (18)及磁碟子系統（19)之使用可能發自處理器（1〇)或處 理器（1 2 ) 〇如果在一預定時間間隔中並未偵測到對磁碟子 系統（19)之輸入/輸出使用要求，則裝置電源控制電路 (2 0)將磁碟子系統（1 9)設定爲關機狀態或睡眠模式狀 態。裝置.電源控制電路（20)關閉磁碟子系統（1 9)之電 源，以便減少對電腦系統（100)電池（圖中未示出）之電流 需求。裝置電源控制電路（2 0 )對顯示裝置（〗8 )執行類似 的功能。 經濟部中央樣準局員工消費合作杜印製 ϋ I m ί I 1 I f -I J-i I- -I .. ϋ„ I I l—' 0¾ ，言 (請先閲讀背面之注意事項再填寫本頁) 處理器（10)大致類似於處理器（12)。處理器（1〇)及 (1 2 )皆係在原庭製造（0 r i g丨n a 1 e q u i p m e n t Manufacture ·’簡稱OEM)處理器模式或升級處理器模式 下運作。一對應CPU-TYPE接腳上的電壓輸入決定各個 處理器（10)及（I2)係處於OEM或升級處理器模式^處理 器（10) CPU — TYPE接腳（22)上的低電壓使該處理器 (10)在OEM處理器模式下運作^處理器（12) CPU_TYPE接腳（24)上的高電壓位準使處理器（12)在升 級處理器模式下運作。 處理器（1 0 )及（1 2)皆包含一内部岔斷控制器。處理器 (10)及（12)中之内部岔斷控制器經由系統匯流排（1 6)之 岔斷部分接收外部贫斷要求。傳送到處理器（1〇)及（12) 之外邵岔斷要求包括系統管理實斷（g y S t e m 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 ^ F4 32 2 8 ^_B7___ 五、發明説明（7 )

Management Interrupt ;簡稱 SMI)。當處理器（1〇)或 處理器（1 2 )想要使用處於關機狀態或睡眠模式狀態之一輸 入/輸出裝置時，裝置電源控制電路（2 〇 )經由系統匯流排 (1 6 )之岔斷部分發出一系統管理岔斷，而指示已發生了裝 置計時終了。 處理器（1 0 )及（1 2 )皆包含一内部匯流排介面電路，該介 面電路可起動經由系統匯流排（〗6 )之通訊。處理器（丨〇) 及（1 2 )中之内部匯流排介面電路設有一匯流排仲裁機制， 用以協調系統匯流排（1 6 )之主控權。該仲裁機制可使各個 處理器（1 0 )及（1 2 )要求系統匯流排之主控權，以便取得 系統匯流排之主控權，並於其後釋出系統匯流排（t 6 )之主 控權。 〇 E Μ處理器（1 〇 )經由系統匯流排（i 6)驅動—升級 /OEM信號》此升級/oem信號指示OEM處理器（10)或升 級處理器（1 1 2)是系統匯流排（丨6)的現行匯流排主控裝 置。在一實施例中，由於CPU — TYPE接腳（22)之決定， OEM處理器（10)固定在系統匯流排（16)上驅動升級 /OEM信號。 裝置電源控制電路（20)監視系統匯流排（16)，並偵、測目 標針對顯示裝置（1 8 )或磁碟子系統（丨9)的系統匯液排 (1 6 )上之輸入/輸出周期。裝置電源控制電路（2 〇 )針對_ 要使用一處於關閉電源狀態或睡眠模式狀態下的裝置，偵 測系統區流排（1 6 )上的匯流排計時終了狀況。如果被定址 的待使用之輸入/輸出裝置並未在—預定時間間隔内送回 I -. - 1— ^^^1 PH I l^i 1— - - . T 口 (請先閲讀背面之注意事項再填寫本頁) 1 — ____ - 10 - 2 本紙張尺度適用中關家標準（CNS) a4^^2^x2··^ —--- ^432288 - A7 ——______—____B7 五、發明説明“ ) —一' ' ~一'~ 備i彳S號，則指示匯流排計時終了狀況。 如果債測到顯示裝置（18)或磁碟子系統（19)的匯流排計 時終了，則裝置電源控制電路（20)感測系統匯流排（16) 上的升級/ Ο E Μ信號，以便決定〇 E M處理器（i 〇 )或升級 處理器（12)發出了產生區流排計時終了的輸入/輸出使用 要求t置电源控制電路（2 0 )因而將系統管理岔斷傳送到 OEM處理器（10)之内部岔斷控制器' 或升級處理器（12) 之内萍岔斷控制器。〇 E Μ處理器（1 〇 )或升級處理器（〗2 ) 一 隨即執行一系統管理模式之岔斷常式，以便將被定址的輸 入/輸出裝置回復到適當的狀態，以供後續的使用。 圖2示出一實施例的處。此處理鑫（1 〇 )包令— 處理器核心（4 0 )' —岔斷控制電路（4 2 )、一雙處理器控 制電路（4 4 )、一匯流排介面電路（4 6 )、及一快取記憶體. (5〇)。處理器（12)大致類似於處理器（10)。 經濟部中夬標準局員工消費合作杜印策 n^- I ^—τ 1 — 1 --11^ --^ (請先閲讀背面之注意事項再填寫本頁) 處理器核心（40)包含一組指令提取電路及指令解碼電 路’用以提取系統匯流排（1 6 )上的指令，並對所提取之這 些和令解碼。處理器核心（40)又包含一级執行單元，用以 執行所提取之指令。在一實施例中，處理器核心（4 〇 )根據 Intel微處理器架構而提取並執行系統匯流排（丨上的指 令。 處理器瘗CPU —T YPE..接農_(22)之狀態，’而在 〇 E Μ處理器模式或升級處理器模式j運作。在系統匯流 排（丨6)上婀重新設定（RESET)信號被觸發時，雙處理器 控制電路（44)對CPU一TYPE接腳（2 2.)的狀樣β因爲 __ __- 11-____ 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 r P432 28 8 % 五、發明説明（9 ) CPU二TYPE接腳（22)係處矜低電壓位準，所以雙處理器 控制電路（44)隨即將處理器（10)設定爲OEM處理器模 式。 在類似的方式下’處理器（1 2 )中之一雙處理器控制電路 對CPU_TYPE接腳（24)上的高電壓位準取樣，並因而將 處理器（12)設定爲升級處理器模式〇 岔斷控制電路丄4 2 )係耦合到系統匯流排（1 6 )的一組岔斷 控制信號線。系統匯流排（1 6 )的這些念斷控制信號線包括 一可程式之岔斷控J器時鐘（P IC — C L K )信號、一對可程 式之岔斷控制器資料（PIC_DATA_0及PIC — DATA—1) .信號、及一系綠管理,;岔斷作用（SMI_ACTIVE)信號。 岔斷控制電路（4 2 )接收系統匯流排（1 6 )上的一些岔斷訊 息’這些岔斷訊息指示電腦系統（1 〇 〇)中之外部硬體盆 斷。根據經由PIC_DATA_0及PIC —DATA_1信號線傳 送的可程式之岔斷控制器識別碼，系統匯流排（i 6 )上的外 部岔斷之目標係針對處理器（i 0)或處理器（丨2)。處理器 (1 0)及處理器（1 2 >皆一特有的内部可程式岔斷識別 碼’該識別崎可彳吏外部硬體所發出的岔斷訊息目標針對處 理器（1 0 )或處理器{丄2 )。經由對應的系統管理岔斷（§ μ工） 接腳將系統管理岔斷傳送到處理器（1 〇 )及（1 2 )。 匯流棑介面電路（4 6 )起動系統匯流排（丨6 )上的處理器 (1 0 )之通訊交易。處理器（1 〇)經由系統匯流排（丨6)上的 一组要求（REQUEST)及授與（GRANT)信號線，而仲裁 其與處理器（1 2 )間對系統匯流排（1令）之主控權。匯流排 _____-12- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公楚) ' --~ 1^1 1.^^1 I ml ml· ^ n^— ^ —r L 、vs (請先閱讀背面之注意事項再嗔寫本頁) r4 32 28 8 Λ7 Α7 Β7 五、發明説明（10 ) 介面電路（4 6 )利用系統匯流排（丨6 )上的要求及授與信號 線’而取得系統匯流排（1 6 )之主j空權，作爲匯流排主控裝 置’並將系統匯流排（1 6 )之主控權釋出給處理器（i 2 )。 匯流排介面電路（4 6 )係耦合到系統匯流排（丨6 )上的一組 位址（A D D RE S S )信號線、及一组資料（D a τ A )信號線。 系統匿流排（1 6 )上的位址及資料信號線可使處理器（丨〇 ) 執行系統匯流排（1 6 )上的記憶體存取、及對輸入/輸出裝 置之使用’並可執行系統匯流排（1 6 )上的指令提取周期。 匯流排介面電路（4 6 )亦係輕合到系統匯流排（丨6 )上的— 組位元组起動（B E [ 0 : 3 ])信號線。這些位元组起動信號線 指示經由系統匯流排（1 6 )的資料信號緣傳送之有效資料位 元組。 此外，系統匯流排（1 6 )的位元組起動信號線於重新設定 電腦系統（1 0 0 )時，將一可程式之岔斷控制眷識別碼 (P IC — ID )提供給處理〇2及i 2 當系統匯流排（L 6 ) 上觸發重新.設定偉號時，匯流排介面電路（46)鎖存來自位 兀組起-動一值羞線之P I C _ ID。於重新設定時，裝置電源控 經濟部t央標準局員工消費合作衽印製 ^ϋ. -I —1 ^ϋ» - I I ( f I: - .. - .1 - 0¾-" (請先閲讀背面之注意事項再填寫本頁) 制電路（20)將PLQ_ID驅動到系統匯流排（16)之位元組起 動信號線。 OEM處理器模式下之處理器（丨〇)利用重新設定時在位 元組起動信藏線上所_取樣__到的:ΡΚ — α，.作爲岔斷控制電 路（4 2 )的特有内部可程式岔斷識別碼。 在升級處理器模式下處理器（1 2 )中之一匪流排介面電路 對重新設定時系統匯流棑（丨6)上的位元组起動信號取樣， _____-13- 本紙*尺度適用中國國家—车（CNS )从规格（21()χ 297公愛）~ - 經濟部中央標準局員Η消費合作社印製 r 蒙4 32 2 8 8 A7 ^____B7 五、發明説明（n ) 並使叙樣自位元组起動信號線的piC_id_^最低有效位元 反相’而決定.處理器（1 2 )中内部岔斷控制器之可程式岔斷 識別碼。升級處理器（i 2)使PIC_ID的最低有效位元反 相’以確保OEM處理器（10)及升級處理器（12)使用不同 的可程式岔斷控制器識別碼，用以決定經由系統匯流排 (1 6 )上P I C _ D A T A _ 0，1信號線傳送的岔斷訊息之正確目 標。 裝置電源控制農丄2 Q )篮EM處理器（1〇)及井級處 理器（1 2 )的可識別碼，這些識別碼的不同處只在 最低有效位元。不同的可程式岔斷識別碼p丨C _ j d可使裝 置電_源控制電路（2 0 )正確地將一系統管理岔斷經由系統匯 流排（I6)傳送到OEM處理器（1〇)、或升級處理器（12)。 此外’裝置電源控制電路（2 0 )亦可將系統管理岔斷經由獨 立的SMI輸入信號線傳送到處理器（1〇)及（12)的各SMI 接腳。 a流排介面電路（46)係耦合到系統匯流排6)之時鐘 (CLOCK)信號線、位址選通（ADDRESS — STR〇BE)信 號線、次一位址（NEXT —ADDRESS)信號線、及快取記 憶體起動（C A C Η E _ E N A B L E )信號線。位址選通信號指 示在系統區流排（1 6 )的位址信號線上驅動了 一有故位址。 次一位址信號指示系統匯流排（〗6 )上是否容許一個新的位 址周期；快取3己憶體起動信號指示系統匯流排（丨6)上的現 行資料轉移周期是否可存取快取記憶體（5 〇 )。 匯流排介面電路（4 6 )亦係耦合到系統匯流排（〖6 )的— _____ -14· 本紙張尺度適用中國國家標準（CNS〉A4規格（210X29：/公着)' ----- -I - I - - I- In I n I - I'1 I I I I in 0¾. ，T (請先閱讀背面之注意事項再填寫本頁) 432288 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（12 ) , WRITE/RE AD 信 號線、 一 WRITEBACK/ WRITETHRU 信號線、及一 BURST_READY 信號線。 系统匯流排（1 6 )的W RIT E / RE A D信號指示系統匯流排 (1 6 )上的現行周期是窝入周期還是讀取周期。系統匯流排 (16)上的WRITEBACK/WRITETHRU信號指示：經由 系統匯流排（1 6 )傳送的現有快取線資訊是否使快取線狀態 轉變到獨有（exclusive)或共用（shared)狀態。 匯流排介面電路（4 6 )固定驅動系統匯流排（1 6 )的 U P G R A D E / Ο ε Μ信號線。匯流排介面電路（4 6 )驅動此 U P GR A D Ε / Ο Ε Μ信號線，以便根據經由系統匯流排（1 6 ) 的要求mj言號執.行的.匯流排仲裁，而指示Ο Ε Μ處理 器（1 0 )或升級處理器（1 2 )是系統匯流排（1 6 )的現行丄控 裝置。 UPGRADE/OEM信號配合SMI — ACTIVE信號共同指 示處理器（1 0 )或處理器（1 2 )係處於電腦系統（丨〇 〇 )中電源 管理功能之系統管理模式（System Management Mode ;簡稱 SMM) 。 UPGRADE/OEM 及 S ΜI _ A C T I V E信號所提供的S Μ Μ指示係用於電腦系統 (100)中之硬體及軟體除錯。 圖3示出在一實施例中處理器0 )及（〗2 )經由系統匯流 排（1 6 )執行的一對管線化通訊交易。 處理器（1 0)或處理器（1 2 )根據系統匯流排（1 6 )的現行 匯流排主控權，而驅動系統匯流排（丨6 )的位址選通信號 線。且Ο Ε Μ處理器（1 0 )或升級處理器（〖2 )根據系統匯流 _________ —_ - 15- 本紙条尺度適用中國國家標準（CNS ) A4規格（210x297公普) 一'~一" (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作杜印裝 Γ4 32 28 8 at __________Β7 五、發明説明（13 ) 排（1 έ)的現行匯流排主控權，而驅動系統匯流排（丨6)的 WRITE/RE AD信號線、位址信號線、資料信號線 '及位 元組起動信號線。 電腦系統（1 0 0 )中之外部硬體驅動系統匯流排〇 6)之 C L 0 C Κ信號線。根據進行中的通訊交易種類，由耦合到 系統匯泥排（1 6 )的各裝置驅動νΕ X Τ _ AD D RE S S信號 線、CACHE — ENABLE 信號線、WRITEBACK/ WRITETHRU信號線 '及號線。 0EM處理器（1 0)固定驅動系統匯流排（1 6)上的 UPGRADE/OEM信號線。UPGRADE/〇EM信號線並不 根據處理器（10)及（12)間對系統匯流排（16)的匯流排主 控權之改變，而改變主控權。 在時間t2時，OEM處理器（1〇)觸發 ADDRESS_STR〇be信號，而在OEM處理器（1〇)啓動 的一資料轉移周期中指示系统匯流排（i 6 )的位址信號線上 之一有效位址。衿時間t 5時，升級處理器（丨2 )觸發系統匯 流排（16)上的ADDRESS— STROBE信號，而在升級處理 器（1 2 )啓動的一資料轉移周期中指示系統匯流排（丨6 )的 位址k號線上之一有效位址。 在時間t3與t4之間，UPgraDE/OEM信號自一高位準 轉變到一低位準，以便在BURST — READY信號線所指示 的於時間t6與tl 0之間發生的資料轉移順序中指示oem處 理器（10)是匯泥排主控裝置。 裝置電源控制電路（20)感測系統匯流排（1 6)上 -一…_________ - 16 本紙張从通國家標準（CNS) G規格（210x297公釐）--— --1-------- · ------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準為負工消費合作社印裝 r ^ ^2 28 8 Λ7 ------- B7 五、發明説明（14 ) u P Gi A D E / Ο E Μ信號線之狀態，以便決定處理器(! 〇 )或 ，理器（1 2 )於時間16與t丨Q之間將資料轉移周期發出到被 疋址的輸入/輸出裝置，其中係由系統匯流排（丨6 )的位址 信號線於時間t2指示該輸入/輸出裝置。 如果被定址的輸入/輸出裝置（顯示裝置（1 8 )或磁碟子系 統（19))是處於關閉電源狀態或睡眠模式狀態，則裝置電 源控制電路（20)對UPGRADE/OEM信號線取樣’以便诀 疋將系统管理岔斷傳送到〇EM處理器（i 〇)或升級處理器 (12)。裝置電源控制電路（2〇)因而爲處理器〇㈧或（I〕） 選擇適當的PIC —ID，並利用所選擇的pic_ID而經由系 統匯流排（16)的PIC_DATA信號線傳送一系統管理岔斷 訊此外’裝置電源控制電路（2 0 )亦可因而選擇處理器 (10)疋SMI輸入端或處理器（12)之SMI輸入端來傳送系 統管理岔斷。 圖4是一流程圖，該流程圖示出在一實施例中裝置電源 控制電路（i 〇 )經由系統匯流排（丨6 )對—輪入/輸出使用要 求之處理。在步驟（7 〇 )中，装置電源控制電路（2 〇 )感測 到經由系統匯流哲（1 6 )對一個輸入/輸出裝置（其中包括顯 示裝置（18)及磁碟予系統（19))之使用要求。 然後在決定步驟（7 2 )中，如果被定址的輸入/輸出裝置 並未發生裝置計時終了，則經由系統匯流排的交易按照正 常狀況繼續下去。如果在決定步驟（7 2 )中被定址的輸入/ 輸出裝置的確發生裝置計時終了，則控制程序進入決定步 驟（7 4 ) 〇 _ - 17- 本纸張尺度適用中國國家標準（CNS ) a4規格（210X297公嫠） :J-,- I - I n 1 ii If^^^1 i tfn ^ J1 (請先聞讀背而之注意事項具填寫本頁) 114 32 28 8 A7 ^_ B7 五、發明説明（15 ) 在決定步驟（74)中，裝置電源控制電路（2〇)決定系統匯 流排（16)上的UPGRADE/OEM信號是否被觸發。如果在 決定步驟（74)中UPGRADE/OEM信號被觸發，則控制程 序進入步驟（78)。 在步驟（78)中，装置電源控制電路（2 〇)將—系統管理含 斷發出到升級處理器（12)。裝置電源控制電路（2〇)於系 統管理岔斷訊息中經由PIC — D AT A信號線傳送對應於升 級處理器（1 2 )之P IC _ ID，而將升級處理器（丨2 )識別爲系 統管理岔斷之目標。 · 如果在決定步驟（74)中UPGRADE/OEM信號並未被觸 發，則控制程序進入步驟（76)。在步驟（76)中，裝置電 源控制電路（2 0 )將一系統管理岔斷發出到〇 E M處理器 (10)。將置電源控制電路（20)於系統管理岔斷訊息中經 由PIC_DATA信號線傳送對應於OEM處理器（1〇)之 PIC_ID，而將OEM處理器（10)識別爲系統管理岔斷之目 標。 經濟部中央標準局員工消費合作社印製 I- - 1.1 I ^^^1 ^^^1 ^^1 1 士nff —f^i J— ^^^1 ^il^f I 1 * 0¾ -言 - - (請先閲讀背面之注意事項再填寫本頁) 在一具有處理器（10)及（12)的各別BURST_READY輸 入端之系統中’ UPGRADE/OEM信號亦可視狀況而將 BURST 一 READY信號傳送到處理器（1〇)及（12)。 在前述説明書中’係參照一些特定的實例而説明本發 明。然而’我們當了解’在不脱離下列申請專利範圍中所 述本發明較廣義的精神與範圍下，亦可作出各種修改及改 變。因而應將本説明書及各附圖視爲舉例，而非對本發明 力σ以限制。 18- 本紙張尺度適用中國國家標準（CNS ) Α4規格f 210X297公釐） " "

Claims (1)

1. 經濟部中央標準局員工消費合作社印裝 . A 8 r *4 32 28 8 cs D8 六、申請專利範圍 . 1. 一'種電腦系統’包含一具有一類型輸入脚之處理器，該 類型輸入腳指示該處理器係被耦合作爲單處理器或雙處 理器電腦系統中之一 OEM處理器，或作爲雙處理器電 腦系统中之一升級處理器。該處理器具有一被耦合的升 級/ OEM輸出腳，該升級/ OEM輸出腳可在類型輸入腳 指示爲Ο E Μ處理器時經由一系統匯流排傳送一升級 /OEM.信號°此升級/OEM信號指示OEM處理器或升級 處理器是系統匯流排之匯流排主控裝置。 2. 根據申請專利範圍第1項之電腦系統，其中處理器包含 一被耦合的匯流排介面電路，用以在一组信號線上對一 岔斷識別碼取樣，如果該類型輸入腳指示此處理器是升 級處理器，則該匯流排介面電路使該岔斷識別碼之最低 有效位元反相。 3. 根據申請專利範圍第2項之電腦系統，其中該等信號線 包含系統匯流排的一组位元组起動信號線，且係針對處 理器重新設定聊的低位準到高位準之轉變上對該等位元 组起動信號線取樣。 4·根據申請專利範團第2項之電腦系統，又包含一被耦合 的裝置控制器，用以經由該等信號線傳送岔斷識別碼。 5·根據申請專利範圍第4項之電腦系統’其中該裝置控制 器對該升級/OEM信號取樣，以便決定OEM處理器或 戒4 升級處理器是系統匯。排之匯流排主控裝置。 6‘根據申請專利範圍第5項之電腦系統，其中該裝置控制 器係被辆合，而於經由該系統匯流排要求岔斷的存取 ___ - 19- 本紙張尺度適用中國國家標隼（CNS ) 格（210X297公釐） Ί n ί I 訂 (請先閲讀背面之注意事項再填寫本頁) ABCD Γ|Τ4 32 28 8 六、申請專利範團 . 中‘，如果升級/OEM信號指示OEM處理器是該系統匿 流排之匯流排主控裝置時’則將一岔斷傳送到該〇 E M 處理器。 7. 根據申凊專利範圍第5項之電腦系統，其中該裝置控制 器係被镇合，而於經由該系統匯流排要求岔斷的存取 中，如果升級/ 〇 E Μ信號指示升級處理器是該系統匯流 排之匯流排主控裝置時’則將一岔斷傳送到該升級處理 器。 8. —種在一可升級多處理器電腦系統中指示匯流排主控權 之方法，包含下列各步驟： 對一類型輸入腳取樣，該類型輸入腳指示單處理器或 雙處理器電腦系統中之一 OEM處理器，或指示雙處理 器電腦系統中之一升級處理器；以及 如果該類型輸入腳指示〇 E Μ處理器時，則經由一系 統匯流排傳送一升級/ 0 Ε Μ信號，該升級/ 〇 Ε Μ信號指 示OEM處理器或升級處理器是該系統匯流排之匯流排 主控裝置。 9. 根據申請專利範園第8項之方法，又包含下列各步驟： 在一組信號線上對一岔斷識別碼取樣；以及 如果該類型輸入腳指示升級處理器時，則使該岔斷識 別碼之最低有效位元反相。 1〇_根據申請專利範圍第9項之方法，其中該等信號線包含 系統匯流排的一組位元組起動信號線，且係針對一重新 設定腳的低位準到高位準之轉變上對該等位元組起動信 ________-20- 本紙张適用巾關家料（C叫A4g ( 210><297公董） - I --- - - -- I I I n n ^^1 !---- 丁 • -s (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8 3228 8 六、申請專利範圍 號線取樣。 11，根據申請專利範園第9項之方法、 乃承，其中係由藏電腦系統 中 < 一裝置控制器經由該等信號岣… ^现 '每傳达茲岔斷識別碼。 12. 根據申請專利範園第！ i項之方法，又包含下列步驟： 對該升級/OEM信號取樣，以便決定〇em處理器或 升級處理器是系統匯流排之匯流排主控裝置。 13. 根據申.請專利範圍第丨2項之方法，又包含下列步驟： 於經由該系統區流排要求岔斷的一存取中，如果升級 /OEMft號指示0EM處理器是該系統匯流排之匯流排 主控裝置時，則將一岔斷傳送到該OEM處理器。 14. 根據申請專利範圍第！ 2項之方法，又包含下列步驟： 於經由#系統匯流排要求岔斷的—存取中，如果升級 / 0 E Μ仏號指示升級處理器是該系統匯流排之匯流排主 控裝置時，則將一岔斷傳送到該升級處理器。 n an n^i - - - - - I ^^^1 i ^1.^1 In n^i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 21 · 本紙張尺度逋用中國國家標隼（CNS ) A4规格（2I0X297公釐）