TW426870B - Semiconductor device and the manufacturing method thereof - Google Patents
Semiconductor device and the manufacturing method thereof Download PDFInfo
- Publication number
- TW426870B TW426870B TW088105306A TW88105306A TW426870B TW 426870 B TW426870 B TW 426870B TW 088105306 A TW088105306 A TW 088105306A TW 88105306 A TW88105306 A TW 88105306A TW 426870 B TW426870 B TW 426870B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- wiring substrate
- resin
- reinforcing frame
- protrusions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 229920005989 resin Polymers 0.000 claims abstract description 51
- 239000011347 resin Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 230000003014 reinforcing effect Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 15
- 239000002390 adhesive tape Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 3
- 239000000057 synthetic resin Substances 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- 239000000835 fiber Substances 0.000 claims 1
- 238000004898 kneading Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 34
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 230000002079 cooperative effect Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
4268 7 0 A7 B7 五、發明說明(1 ) 技術領域 本發明關於半導體裝置及其製造方法*特別關於搭載 有半導體晶片之封裝基板介由焊錫突起實裝於印刷配線基 板之B G A ( Ball Grid Array,球柵陣列)型半導體裝置 之有效技術。 背景技術 在搭載有半導體晶片之封裝基板之一面安裝焊錫突起 ,介由該焊錫突起將封裝基板實裝於印刷配線基板之 BGA,和從封裝側面拉出引線之QFP ( Quad RIat Package )或 S Ο P ( Small Outline Package )等比較,多 腳化容易,且實裝面積小,爲其優點。 上述B GA有各種提案之構造,特別是較適合攜帶資 訊機器、數位照相機、筆記型電腦等小型輕量電子機器實 裝之BGA,以絕緣粘帶構成封裝基板之TCP ( Tape Carrier Package )方式之BGA (粘帶BGA)爲公知者。 此種粘帶BGA中,有例如特開平7_3 2 1 2 4 8號公 報、特開平68 — 88 243號公報、特開平8_ 1 1 1433號公報等之記載。 又,本發明人開發以下構造之BGA(特別是突起之 節矩狹小化之細節矩化BGA)。此BGA’係在單面形 成有銅箔構成之多數引線的樹脂製配線基板之中央部形成 捲帶B G A並將半導體晶片配置於此,該半導體晶片及引 線之一部介由A u之突起電極作電連接之同時,將半導體 本紙張尺度適用中囷國家標準(CNS)A4規格(210 * 297公« ) (請先閱讀背面之注意事項再填寫本頁) -----— II 訂-----1--1-^. 經濟部智慧財產局員工消费合作社印製 經濟部智慧財產局WT工消费合作钍印製 42687 Ο A7 B7 五、發明說明(2 ) 晶片主面以接合樹脂封裝》引線之另端延伸至配線基板周 邊部形成島部,於此連接焊錫突起作爲B GA之外部連接 端子。 又,在上述B GA組立工程,爲確實將焊錫突起定位 於島部,在配線基板之周邊部之焊錫突起接合面及相反側 面以四角框狀金屬框爲補強材藉接著劑粘貼,藉該金屬框 防止配線基板之周邊部彎曲》 但是,上述BGA使用之金靥框,係將C u等薄金靥 板以冲床冲壓再於單面塗布接著劑,再於其表面粘貼接著 劑保護用覆蓋粘帶,其材料貴,爲B GA製造成本上昇之 主因。又|於配線基板粘貼金屬框之作業爲必要,BGA 之製程增加,金屬框之粘貼作業時,接著劑保護用之薄覆 蓋粘帶之剝離作業,非機器手難以順利處理,自動化導致 成本降低困難。 本發明目的在於提供降低BGA (捲帶BGA,細節 矩BGA等)之製造成本的技術。 本發明另一目的在於提供提昇BGA (捲帶BGA, 細節矩BGA)信賴性之技術。 發明之揭示 本發明之代表性者之槪要簡單說明如下。 _本發明之半導體裝置,係具有:半導體晶片;包圍上 述半導體晶片設置之配線基板:形成於上述配線基板,一 端部與上述半導體晶片作電連接之多數引線:被覆上述半 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公釐) -5- II------I--- ' 1------訂--------線 r {請先閱讀背面之注意事項再填寫本頁) A7 426870 ___B7___ 五、發明說明(3 ) 導體晶片之封裝樹脂;沿上述配線基板之一面周邊部配置 ’與上述引線之另一端部電連接之多數突起;及沿上述配 線基板之另一面周邊部設置,挾持上述配線基板,與上述 多數突起呈對向配置之樹脂製補強框。 又,本發明之半導體裝置,係具有:半導體晶片:包 圍上述半導體晶片設置之配線基板;形成於上述配線基板 ,一端部與上述半導體晶片作電連接之多數引線:被覆上 述半導體晶片之封裝樹脂;沿上述配線基板之一面周邊部 設置之補強框:及配置於上述補強框所形成多數個凹溝之 內部,與上述引線之另一端部作電連接的多數個突.起。 又,本發明之半導體裝置,係具有:半導體晶片:包 圍上述半導體晶片設置之配線基板:形成於上述配線基板 ,一端部與上述半導體晶片作電連接之多數引線:被覆上 述半導體晶片之封裝樹脂;沿上述配線基板之一面周邊部 配置,與上述引線之另一端部電連接之多數突起;及沿上 述配線基板之另一面周邊部設置,挾持上述配線基板,與 上述多數突起呈對向配置之樹脂製補強框:而且,上述半 導體晶片,其背面係從上述封裝樹脂露出。 又,本發明之半導體裝置之製造方法,係包含以下工 程: (a )在具備有一端部朝元件孔內側延伸,另一部分 形成有連接突起用之島部的多數引線之粘帶基材之上述元 件孔配置半導體晶片,將上述半導體晶片及引線之一端部 作電連接的工程: 本纸張尺度適用中國S家標準(CNS)A4規格(210 X 297公釐〉 - * - * — — — [ — — — — I! β· — — !----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 42687 0 Α7 Β7 五、發明說明(4 ) (請先閱讀背面之;1意事項再填寫本頁) (b )令被覆上述半導體晶片之封裝樹脂,及沿上述 配線基板之一面之周邊部設置之補強框藉由模塑傳遞法予 以形成的工程; (c )在上述多數引線之島部連接突起,挾持上述配 線基板使上述突起及補強框呈對向配置的工程;及 (d)除去上述粘帶基材之不要部分的工程》 依上述本發明,在配線基板設高價金屬框之工程不必 要,可降低材料原價及製程數,可提供低成本BGA。又 ,以模塑傳遞法樹脂封裝半導體晶片,可提供信賴性高之 B G A。 — 實施發明之最佳形態 以下,依圖面說明本發明之實施形態。又,說明之全 圖中具同一機能者附加同一符號,並省略其說明。 實施形態1 經濟部智慧財產局員工消费合作社印製 圖1爲本實施形態之捲帶BGA (細節矩BGA)之 斜視圖。圖2爲該捲帶B GA之實裝面(焊錫突起安裝面 )之斜視圖,圖3爲該捲帶BGA之斷面圖。 本實施形態之捲帶BGA 係由:單面形成有銅 箔配線構成之多數引線1之聚醯亞胺系樹脂形成之配線基 板2:配置於該配線基板2之元件孔的半導體晶片3;被 覆該半導體晶片3的封裝樹脂4;沿配線基板2之周邊部 設置之四角框狀補強框5;及沿配線基板2之周邊部安裝 本紙張尺度適用中國國家標準<CNS>A4规格(210*297公« ) Α7 42687 Ο ____Β7___ 五、發明說明(5 ) 之多數焊錫突起6構成。 (請先閱讀背面之注意事項再填寫本頁) 形成有微電腦(AS I C等LS I之半導體晶片3, 係介由沿其主面周邊部置之A u突起電極7電連接引線1 之一端部(內引線部1A) «引線1之另端部,延伸至設 於配線基板2周邊部之補強框5之下部,於此領域與焊錫 突起作電連接。除去接合焊錫突起6之引線1之另端部( 島部1 B )以外之配線基板2之單面,係被覆焊錫阻劑以 保護引線1。 配線基板2之周邊部,即設於焊錫突起6安裝領域之 補強框5係作爲,確保配線基板2之周邊部之平坦胜,在 後述焊錫突起6之安裝工程使焊錫突起6確實接合於島部 1 B的功能。該補強框5 ’保以模塑傳遞法成形之合成樹 脂構成。 使半導體晶片3保護於外部環境之封裝樹脂4 *和上 述補強框5同樣以模塑傳遞法成形之合成樹脂構.成,被覆 半導體晶片3之全面。如圖1所示,封裝樹脂4,於其4 角,係和補強框5連結,與補強框5—體成形。 經濟部智慧財1局貝工消費合作社印製 上述捲帶B GA之各部材料、尺寸之一例如下,半導 體晶片3由單晶矽構成,尺寸爲7 . 6mmx7 . 6mm ,厚Ο . 4mm。聚醯亞胺系樹脂形成之配線基板2之尺 寸爲 1 5mmx 1 5mm,厚爲 〇 . 07 5mm。引線 1 ,係由對粘貼於配線基板2 —面之厚0 . 〇 1 8mm之電 解銅箔(或壓延銅箔)蝕刻形成之銅箔配線構成,其兩端 部(內引線部1A及島部1 B)之表面,施予Au/N i 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 426870 A7 B7 五、發明說明(6 ) 之電鍍》 <諳先閱讀背面之注意事項再填寫本頁) 封裝半導體晶片3之封裝樹脂4及與其一體成形之補 強框5,係由塡充矽塡充物之環氧系樹脂形成。封裝樹脂 4 之尺寸爲 14 . 6mmxl4 . 6mm,厚 0 . 655 mm。補強框5 '僅形成於配線基板2之單面,厚爲 0 . 3 5 5mm。引線1之島部1 B所接合焊錫突起7係 由Sn(63%)/Pb (37%)合金形成,直徑爲 0 . 3mm,節矩爲 〇 . 5mm。 以下,以圖4〜圖1 1說明上述構成之捲帶BGA之 製造方法。 , 製造捲帶B GA時,首先,準備如圖4所示之,單面 形成有銅箔配線之引線1且形成有貫通孔的粘帶基材2 A ,及圖5所示之|在元件形成面周邊部形成有A u突起電 極7的半導體晶片3。 經濟部智慧財產局員工消費合作钍印製 上述捲帶基材2 A,爲一端捲繞於捲軸之寬3 5mm 之長尺粘帶,圖4僅示出1個B GA分之領域。在該捲帶 基材2 A之1個B GA分領域之中央部,形成配置半導體 晶片3之略正方形元件孔8,引線1之各1端部(內引線 部1 A )朝元件孔8內側延伸》又,引線1之中途部,形 成後述工程之焊錫突起6連接用島部1 Β。該島部1 Β, 係沿元件孔8之各邊呈2列配置。於島部1 Β之更外側之 捲帶基材2 A,形成長方形開孔9狀如包圍島部1 Β。該 開孔9,係爲使捲帶基材2A之冲孔作業容易者,內側之 捲帶基材2 A構成B GA之配線基板2。 -9 - 本紙張尺度適用尹國國家標準(CNS)A4規格(210 X 297公釐) 42687 A7 B7 五、發明說明f ) 另一方面,突起電極7之安裝於半導體晶片3,係以 導線接合裝置進行球狀接合。 之後,如圖6所示,在捲帶基材2A之元件孔8定位 半導體晶片3 *將突起電極7與對應之引線1作電連接。 突起電極7與引線1之連接,係如圖7所示,在接合平台 1 0上呈水平載置之半導體晶片3之突起電極7上使引線 1之內引線部1 A重合,由上將5 0 0 °C左右加熱之接合 工程1 1壓著約1秒,使全突起電極7與對應之內引線部 1 A同時連接。 其次|將上述捲帶基材2.A接著於圖8之塑模-,於半 導體晶片3定位之模穴1 2內部注入樹脂。如圖示般,該 塑模係由上模13A及下模13B構成。於上模13A之 —部分設突起部1 4,注入模穴1 2之樹脂•該突起部 1 4之內側部分成爲封裝半導體晶片3之封裝樹脂4,外 側部分成爲補強框5 »又,藉由在上模1 3A之一部分設 突起部14,則接近半導體晶片3之領域之捲帶基材2 A 爲突起部1 4及下模1 3 B挾持而確實固定。如此,於模 穴1 2內部注入樹脂時,半導體晶片3不易搖動,半導體 晶片3之位置偏移引起之成形不良率可降低。 又,上述塑模,係分別於上模1 3A及下模1 3 B設 樹脂注入口 1 5。如此,則在半導體晶片3之主面側及背 面側,樹脂可均勻流入,故樹脂之流入不均引起之成形不 良可降低。 圖9爲使用上述塑模之模塑傳遞法成形有樹脂4及補 本紙張反度適用中S國家標準(CNS)A4規格(210 X 297公釐) (請先Μ讀背面之注帝?事項再填寫本頁) 裝— II幻------線 I . 經濟部智慧財產局S工消費合作社印製 426870 A7 B7 五、發明說明(6 ) 強框5之捲帶基材2A (上面側.)之平面圖,圖1 〇爲捲 帶基材2A (實裝面側)之平面圖 (請先Μ讀背面之沈意事項再填寫本頁) 接著,於上述捲帶基材2 A之島部1 B連接焊錫突起 6。將焊錫突起6接於島部1B時,事先使用圖1 1之吸 引器1 6將成形爲球狀之焊錫突起6真空吸引,於此狀態 下將焊錫突起6浸漬於助焊劑槽(未圖示)於其表面塗布 助焊劑後,利用助焊劑之粘著力使焊錫突起6暫粘著於島 部1 B。本實施形態中,在形成有島部1 B之領域之捲帶 基材2A設補強框5,該領域之捲帶基材2A之彎曲、變 形可防止,平坦度可提昇。因此,即使多數焊錫突_起6同 時押接於對應之島部1 B時,所有焊錫突起6均可確實密 接於島部1 B。 之後,對焊錫突起6加熱,過焊錫爐使固著於島部 1 B後,使用中性洗淨等除去捲帶基材2 A表面殘留之助 焊劑殘渣,最後將捲帶基材2 A冲斷成晶片單位,完成上 述圖1〜圖3之捲帶BGA。如此製得之捲帶BGA,被 施予預燒檢測以篩選出良品、不良品後,捆包、出廠。 經濟部智慧財產局員工消費合作钍印製 圖1 2爲上述捲帶BGA及其他面實裝型封裝(例如 QFP等)被實裝之印刷配線基板1 8之平面圖。捲帶 BGA及QFP,係將捲帶BGA之焊錫突起6及QFP 之引線表面塗布之焊糊(焊錫電鍍)於加熱爐內回流,予 以同時安裝, 如上述,依模塑傳遞法將保護半導體晶片3之封裝樹 脂4 |及確保配線基板2周邊部之平坦性用之補強框5同 -Π - 本紙張尺專適用中國國家標準(CNS>A4規格<210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 42687 0 ^ Α7 ___ Β7______ 五、發明說明(?) 時成形之本實施形態,和在樹脂基板周邊部接著金屬框後 ,以接合樹脂封裝半導體晶片之場合比較,可減少製程, 且以較金靨框便宜之模塑樹脂形成補強框,可降低材料原 價,故可便宜製造捲帶B GA。 又,依以較接合樹脂具更隹耐濕性之模塑樹脂全面封 裝半導體晶片之本實施形態,可提昇捲帶BGA之信賴性 賓施形態2 圖1 3爲本實施形態之捲帶BGA之斜視圖,.圖1 4 爲該捲帶BGA之斷面圖。 如圖所示,本實施形態之捲帶B GA,爲半導體晶片 3之背面從封裝樹脂4露出之構造》此種構造,對於降低 搭載有消費電力大之半導體晶片3之捲帶B GA之熱電阻 特別有效。又,如圖1 5所示,在半導體晶片3之露出面 使用接著劑1 7以接合金屬製散熱風扇1 9,則可更降低 捲帶BGA之熱阻抗。 製造半導體晶片3之背面從封裝樹脂4露出之上述捲 帶B GA時,首先,準備和上述實施形態1之圖8之塑模 比較具較淺模穴之塑模,使半導體晶片3之背面接觸該塑 模之上模般將捲帶基材2 Α裝著之狀態下,將樹脂注入模 穴,以形成封裝樹脂4即可。 實施形態3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^-------------—------^ I <請先閲讀背面之注意事項再填寫本頁} 4268 7〇 A7 _________ B7 五、發明說明(10 ) 圖1 6爲本實施形態之捲帶BGA之斜視圖,圖1 7 爲該捲帶B G A之斷面圖* <請先閱讀背面之注意事項再填寫本頁)
如圖示’在該捲帶B GA之補強框5及其下部之配線 基板2 ’設貫通其上下面且達引線1之島部i 8之多數貫 通孔2 0 ’於貫通孔2 0內部埋入導電材2 1 »導電材 21 ’以較連接於島部1B之焊錫突起6爲高融點之焊錫 或導電糊形成,藉網版刷或具多點噴嘴之噴注器塡充於貫 通孔內部。於補強框5形成貫通孔20時,如圖18所示 ’使用在上模1 3 A之一部分設多數腳位2 2之塑模成形 補強框5。 I 將捲帶BGA設爲上述構造,則如圖1 9所示,令多 數捲帶B G A相對於基板實裝面及垂直方向重疊,介由焊 錫突起6及導電材2 1,使共用之接.腳作電連接之多晶片 模組可容易實現。此場合下,半導體晶片3可使用形成有 DRAM等記憶體LSI者。 實施形態4 經濟部智慧財產局員工消費合作社印- 圊2 0爲本實施形態之捲帶B GA之斷面圖。如圖示 ,此捲帶BGA,係於配線基板2之下面側設補強框5。 於補強框5所形成之凹溝2 3之內部配置焊錫突起6之構 造。於補強框5之形成凹溝23時,如圖21所示,於下 模1 3 B之一部分使用設有多數突起部2 4之塑模成形補 強框5。 令捲帶B GA設爲上述構造*則如圖2 2所示,使用 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公:Ϊ ) 42687 Ο Α7 ________Β7 五、發明說明(11 ) 吸引器1 6將焊錫6暫粘著於島部1 B時,凹溝2 3作爲 焊錫突起6之定位導引功能,故焊錫突起6之粘著可容易 。快速進行。此場合下,補強框5亦作爲防止形成有島部 1 B之領域之捲帶基材2 A之彎曲或變形之功能。 以上,依實施形態說明本發明,但本發明並不限於上 述實施形態,在不脫離其要旨之範圍內可作各種變更。 例如,如圖2 3所示,封裝樹脂4及補強框5分離成 形亦可。此場合下,有必要在成形封裝樹脂4之塑模之模 穴(1 2 )及成形補強框5之上模(1 3 A )之一部分分 別設直接供給樹脂之注入口。 - 產業上之可利用性 , 半導體晶片封裝用之封裝樹脂及配線基板之彎曲1變 形防止用之補強框以模塑傳遞法同時樹脂成形之本發明之 捲帶B GA,其製造成本低,信賴性高,可廣泛適用於攜 帶資訊機器、數位照相機、筆記型電腦等小型輕量電子機 器之實裝》 圖面之簡單說明 圖1:本發明實施形態1之半導體裝置之斜視圖。 圖2:本發明實施形態1之半導體裝置之斜視圖。 圖3:本發明實施形態1之半導體裝置之斜視圖。 圖4:本發明實施形態1之半導體裝置之製造方法之 捲帶基材之平面圖。 本纸張尺度適用中國Θ家標準(CNS)A4規格(210 X 297公* > <請先IW讀背面之注意事項再填寫本頁) 裝·! I--—訂------_線 經濟部智慧財產局員工消費合作社印製 -14- 42687 0 Α7 _ Β7 五、發明說明(12 ) 圖5:本發明實施形態1之半導體裝置之製造方法之 捲帶基材之斜視圖。 圖6:本發明實施形態1之半導體裝置之製造方法之 捲帶基材之平面圖。 圖7:本發明實施形態1之半導體裝置之製造方法之 槪略斷面圖。 圖8:本發明實施形態1之半導體裝置之製造方法之 槪略斷面圖》 圖9 :本發明實施形態1之半導體裝置之製造方法之 平面圖。 , 圖1 0 :本發明實施形態1之半導體裝置之製造方法 之平面圖6 圖1 1 :本發明實施形態1之半導體裝置之製造方法 之槪略斷面圖。 圖1 2 :實裝有本發明實施形態1之半導體裝置之印 刷配線基板之平面圈。 圖1 3 :本發明實施形態2之半導體裝置之斜視圖。 圖1 4 :本發明實施形態2之半導體裝置之斷面圖。 圖15 :本發明實施形態2之半導體裝置之斷視圖。 圖1 6 :本發明實施形態3之半導體裝置之斜視圖》 圖17:本發明實施形態3之半導體裝置之斷面圖。 圖1 8 :本發明實嬅形態3之半導體裝置之製造方法 之槪略斷面圖。 圖1 9 :使用本發明實施形態3之半導體裝置之多晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先Μ讀背面之注意事項再填寫本頁) 裝·! —訂·!一1·線 經濟部智慧財產局8工消费合作社印製 -T5- 4268 A7 B7 五、發明說明(13 ) 片模組之斷面圖。 圖2 0 :本發明實施形態4之半導體裝置之斷面圖。 圖21:本發明實施形態4之半導體裝置之製造方法 之槪略斷面圖* 圖2 2 :本發明實施形態4之半導體裝置之製造方法 之槪略斷面圖。 圖2 3 :本發明另一實施形態之半導體裝置之斜視圖 經濟部智慧財產局8工消费合作社印製 主要元件對照表 1 引線 2 配線基板 3 半導體晶片 4 封裝樹脂 5 補強框 6 焊錫突起 7 突起電極 8 元件孔 10 接合平台 11 接合工具 12 模穴 1 3 A 上模 1 3 B 下模 14 突起部 ---------—裝--------訂··—^-----線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公* ) -lb- 4268 7 Ο Α7 B7 五、發明說明(14 ) 15 注入口 16 吸引器 17 接著劑 18 印刷配線基板 19 散熱風扇 1 A 內引線部 1 B 島部 2 A 捲帶基材 I I I — 111 — — — ! . I —lit — — « — — In — —— f (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ΤΤΓΤ
Claims (1)
- 2ϋ.-*· A3CD 4 268 7 〇 々、申請專利範圍 1 . 一種半導體裝置,其特徵爲具有: 半導體晶片;包圍上述半導體晶片設置之配線基板; 形成於上述配線基板,一端部與上述半導體晶片作電連接 之多數引線:被覆上述半導體晶片之封裝樹脂:沿上述配 線基板之一面周邊部配置,與上述引線之另一端部電連接 之多數突起;及沿上述配線基板之另一面周邊部設置,挾 持上述配線基板,與上述多數突起呈對向配置之樹脂製補 強框。 2.如申請專利範圍第1項之半導體裝置,其中 上述補強框係模塑傳遞法形成之合成樹脂構成。 3 . —種半導體裝置,其特徵爲具有: 半導體晶片:包圍上述半導體晶片設置之配線基板; 形成於上述配線基板,.一端部與上述半導體晶片作電連接 之多數引線;被覆上述半導體晶片之封裝樹脂:沿上述配 線基板之一面周邊部設置之補強框:及配置於上述補強框 所形成多數個凹溝之內部,與上述引線之另一端部作電連 接的多數個突起。 4 · 一種半導體裝置,其特徵爲具有: 半導體晶片:包圍上述半導體晶片設置之配線基板; 形成於上述配線基板,一端部與上述半導體晶片作電連接 之多數引線:被覆上述半導體晶片之封裝樹脂:沿上述配 線基板之一面周邊部配置,與上述引線之另一端部電連接 之多數突起;及沿上述配線基板之另一面周邊部設置,挾 持上述配線基板,與上述多數突起呈對向配置之樹脂製補 纖繼用中圉國嫩(™規格(we· 18 _ (--^^^^-^4^^---^----1:^頁) •y-t 線 經-部皙艾3-74笱員工消費合作钍印^ ¾e,.部智.^^4¾具工消费合作社印製 68 7〇.-· 六、申請專利範圍 強框:而且,上述半導體晶片’其背面係從上述封裝樹脂 露出。 5 .如申請專利範圍第4項之半導體裝置,其中 在上述半導體晶片之背面接合散熱風扇。彳:|| 6 .如申請專利範圍第1、3或4項中任導體 裝置,其中 穩 上述封裝樹脂與補強框,其一部分互爲連結U 7.如申請專利範圍第1、3或4項中任:半導體 裝置,其中 多數個突起係沿上述配線基板之周邊部配置成多數列 〇 8 . —種半導體裝置,其特徵爲具有·· 半導體晶片;包圍上述半導體晶片設置之配線基板: 形成於上述配線基板,一端部與上述半導體晶片作電連接 之多數引線:被覆上述半導體晶片之封裝樹脂;沿上述配 線基板之一面周邊部配置之補強框:及沿上述配線基板之 另一主面周邊部配置,與上述引線之另一端部作電連接的 多數個突起;上述補強框係由樹脂構成,在上述補強框及 配線基板設有貫通其上下面且達上述引線之貫通孔,在上 述貫通孔內部埋入導電材。 9 . 一種多晶片模組構造之半導體裝置,其特徵爲將 申請專利範圍第8項之半導體裝置積層多數個,介由上述 突起及導電材使上述多數個半導體裝置之共用端子間作電 連接。 各热•&尺度迳用中圉酉孓操曳(C>jS ) A4说格(:10 X 297公泠 ----.------A------訂 ----„----飞 19 4288 7〇. 六、申請專利範圍 1 0 · —種半導體裝置之製造方法,其特徵爲包含以 下工程: (a )在具備有一端部朝元件孔內側延伸,另一部分 形成有連接突起用之島部的多數引線之粘帶基材之上述元 件孔配置半導體晶片,將上述半導體晶片及引線之一端部 作電連接的工程; (b )令被覆上述半導體晶片之封裝樹脂,及沿上述 配線基板之一面之周邊部設置之補強框藉由模塑傳遞法予 以形成的工程: (c )在上述多數引線之島部連接突起,挾挣上述配 線基板使上述突起及補強框呈對向配置的工程:及 (d)除去上述粘帶基材之不要部分的工程。 (--^'.^ϋϋ"^Λ'"ν';‘-·. ΐ ) -· 41.?-.部^;--£时是苟1^工消#合作钍印*·''*. -& 本 Ns C aI揉 ? |國 a -t 用 迖 公 •20-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1998/001920 WO1999056313A1 (fr) | 1998-04-24 | 1998-04-24 | Dispositif semi-conducteur et son procede de production |
Publications (1)
Publication Number | Publication Date |
---|---|
TW426870B true TW426870B (en) | 2001-03-21 |
Family
ID=14208125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088105306A TW426870B (en) | 1998-04-24 | 1999-04-02 | Semiconductor device and the manufacturing method thereof |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4038021B2 (zh) |
KR (1) | KR20010042682A (zh) |
TW (1) | TW426870B (zh) |
WO (1) | WO1999056313A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010099298A (ko) * | 2001-09-20 | 2001-11-09 | 신이술 | 반도체칩의 적층방법 |
JP4722690B2 (ja) * | 2005-12-12 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
JP2008073818A (ja) * | 2006-09-22 | 2008-04-03 | Murata Mfg Co Ltd | 電子部品および複合電子部品 |
JP4841609B2 (ja) * | 2008-12-01 | 2011-12-21 | 第一精工株式会社 | 配線基板製造用金型およびこれを用いた配線基板の製造方法 |
JP5477878B2 (ja) * | 2013-01-17 | 2014-04-23 | アピックヤマダ株式会社 | トランスファモールド金型およびこれを用いたトランスファモールド装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2685039B2 (ja) * | 1995-12-08 | 1997-12-03 | 日本電気株式会社 | 半導体装置 |
JPH1079401A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-04-24 JP JP2000546392A patent/JP4038021B2/ja not_active Expired - Fee Related
- 1998-04-24 WO PCT/JP1998/001920 patent/WO1999056313A1/ja not_active Application Discontinuation
- 1998-04-24 KR KR1020007011386A patent/KR20010042682A/ko not_active Application Discontinuation
-
1999
- 1999-04-02 TW TW088105306A patent/TW426870B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO1999056313A1 (fr) | 1999-11-04 |
JP4038021B2 (ja) | 2008-01-23 |
KR20010042682A (ko) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
JP2001217354A (ja) | 半導体チップの実装構造、および半導体装置 | |
TW411538B (en) | Semiconductor device, method of fabricating the same, and electronic apparatus | |
EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
EP0978871A2 (en) | A low power packaging design | |
TW426870B (en) | Semiconductor device and the manufacturing method thereof | |
JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
JP3209977B2 (ja) | 半導体モジュ−ル | |
KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JPH04341896A (ja) | 半導体装置及びメモリーカード | |
US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
JP2553665B2 (ja) | 半導体装置 | |
KR100533761B1 (ko) | 반도체패키지 | |
JP2822990B2 (ja) | Csp型半導体装置 | |
JP2814006B2 (ja) | 電子部品搭載用基板 | |
JP2004179300A (ja) | 半導体装置およびその製造方法 | |
KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20190122373A (ko) | 칩 패키지 단자 구조물 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |