TW424179B - Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables - Google Patents

Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables Download PDF

Info

Publication number
TW424179B
TW424179B TW088106471A TW88106471A TW424179B TW 424179 B TW424179 B TW 424179B TW 088106471 A TW088106471 A TW 088106471A TW 88106471 A TW88106471 A TW 88106471A TW 424179 B TW424179 B TW 424179B
Authority
TW
Taiwan
Prior art keywords
loading
error
patent application
storage operation
item
Prior art date
Application number
TW088106471A
Other languages
English (en)
Inventor
Douglas Craig Bossen
Charles Andrew Mclaughlin
Danny Marvin Neal
James Otto Nicholson
Steven Mark Thurber
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW424179B publication Critical patent/TW424179B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Detection And Correction Of Errors (AREA)
  • Retry When Errors Occur (AREA)

Description

經濟部智慧財產局員工消費合作社印製 424179, A7 •------- B7___ 五、發明說明(1 ) 發明背景 1.技術領域: . 本發明係大致有關匯流排錯誤處理,尤係有關在載入及 儲存作業中之匯流排錯誤處理。更具體而言,本發明係有 關經由強制性錯誤資料同位核對(f〇rced bad data parity)或 零位元组致能(zero byte enables )而避免於載入及儲存作業 中受到匯流排錯誤的損害’因而強化了自此種錯誤復元的 能力。 2 .相關技術説明: 許多資料處理系統支援符合週邊元件互連(PeripheraI Component Interconnect ;簡稱PCI)區域匯流排架構之標 毕輸入/輸出(Input/Output ;簡稱I/O)系統,該PCI匯流 排架構是一種支援許多複雜功能(包括經由p C I至P C I橋 接器之I/O擴充、對等式(裝置至裝置)資料轉移、多功能 裝置、及整合式與插入式裝置)之架構。在設定—pci匯 流排上的各I / Ο裝置之I / 〇作業時,裝置驅動程式必須對 I/O裝置執行一系列的載入及(或)儲存作業。如果陣和這 些作業在I / 0匯流排上得到—同位核對錯誤,則必須將該 資訊送回該裝置驅動程式,以便在致能該作業之前,該裝 置驅動程式可停止。 舉例而言,可採用一第一儲存作業來建立〗/ 〇裝置的— 位址’後續的第二儲存作業則是通知該I / 〇裝置開始資料 轉移。如果該第一儲存作業得到—錯誤訊息,並隨即接收 該第二儲存作業,則該I/〇裝置可能會在錯誤的位置上開 -4, 本纸張尺度適用中國國家標準(CNS)A4规格(21〇 X 297公釐) ' , --------t--------- (請先閱讀背面之注意事項寫本頁) 一 424179 , A7 ' *------ B7________ 五、發明說明(2 ) . . 裝--- (請先間讀背面之注意事項^1}^本頁) ^忑?業。P C1架構中並未設計有在發生—錯誤之後避 尤繼績進行載入及(或)儲存作業之介面卡。大部分現代的 系統可在一儲存作業之後讓裝置驅動程式繼續執行,而不 疋等候對孩儲存作業之—"成功〃回應以便決定是否正確 元成了琢儲存作業。此種方式是較佳的,因爲等候對儲存 作業的一回應所需之處理器停頓將使系統效能大幅降低。 --線. 可讓裝置驅動程式在一錯誤之後不會完成後續的載入及 (或)儲存作業而無須等候對每一載入或儲存作業的回應之 一種技街即是:在發出"進行"儲存作業(即是通知裝置驅 動程式開始的儲存作業)之前,先讓裝置驅動程式讀回所 有的設定資訊,然後將該讀回的資料與所儲存資料比較, 以便在發出’’進行”儲存作業之前,先決定上述二資料是 否相同。然而,此種方式在對該裝置的載入作業中需要許 多的處理盗時間,在許多情形中’所需的該處理器時間比 處理器指令時間要長。另一種可能的解決方式即是檢查 I / 0裝置内的介面或狀態暫存器,以便決定是否在一儲存 作業之後發生了一錯誤。然而,現有的架構並不支援此此 種解決方式’而且此種解決方式也需要許多的處理器時 間0 經濟部智慧如產局員工消費合作社印製 另一種解決方式即是:在一儲存作業之後發生一錯誤 時’由一 I/O裝置產生一外部貪斷’但是在繼續進行作業 之前對一岔斷的等候將耗用許多的時間β其他所能想到的 可能解決方式將通常是與特定介面卡相關的,因而無法配 合並未針對此種解決方式而設計的任何I / 〇裝置工作,或 -5- 本紙張尺度適用t國國家標準(CNTS)A4規格(210 X 297公釐) 424179
五、發明說明(3 經濟部智慧財產局員工消費合作社印製 者需要許多的處理器時間。 因此’最好是能提供-種在-錯誤之後無須等候對每一 载入或儲存作業的回應即可避免完成載入及(或)儲存 艾万法及裝置。該機制最好也能不需要改變公 ji/ο裝置’使該機制縱使在⑽裳置並未特別針 制而設計’也可配合任何1/0裝置而採用該機制〆 發明概述 因此,本發明之一目的在於提供—種用 理之方法及裝置β 汗知决處 本發明4另一目的在於提供一種於载入及儲存作 理®流排錯誤之方法及裝置。 本發明足又一Θ的在於提供—種在载入及儲存作業 =強制性錯誤資料同位核對或零位^致能而經由 則遇到一錯誤的一裝置以避免因匯流排錯誤所引發 害。 J 現在將説明如何達到上述各項目的。將每—0 裝置選擇信號線個別放入一 P C I主橋接器中,f既 p c I匯流排上發現一錯誤時,可將—故障裝置之裝1, 登錄在一錯誤暫存器中。在重定該錯誤暫存器之前- 後續的各載入及儲存作業,直到可將對象冒 、遲 比對成錯誤暫存器之内容爲止β如果該對象裝晋是 、 故障的裝置,則強制標示錯誤同位核對位 2 先則 Γ — t Η·1·70,或將所有 组致能設定爲零’而避免完成該裝置之载入/儲 業。由於強制標示零位元组致能的錯誤同位桂對位元 處 使 先 損 之 在 的 户/ --------------裝—— * * (請先閲讀背面之注意事項本頁) --線. 6- 本紙張尺度過用中國_國家標準(CNS)A4規格(21〇χ 297公釐) Α7 Β7 五、發明說明(4 以該I/O裝置將啓動其裝置選擇信號線,而回應該載入或 儲存作業’但是將不接受儲存資科。容許對並未被登綠在 該錯誤暫存器的各裝置之作業繼續進行,而當清除該錯領 暫存器時,可繼續進行所有的載入及儲存作業。正常的系 統作業因而不會受到影響,而且可在錯誤復元的過程中繼 續進行各項作業,只要這些作業並未引發進一步的損害即 可。. ° 若參照下文中的詳細説明,將可易於了解本發明的上述 這些及其他的目的、特徵、及優點。 附圖簡述 本發明之創新特徵係述於最後的申請專利範園範圍中。 然而,若參照下文中對一實施例之詳細說明,並參照各附 圖’將可更易於了解本發明、以及其較佳使用模式=其他 目的、及優點,這些附圖有: 、 圖1疋可實施本發明一較佳實施例的—资料由m Η针處理系統之 方塊圖; 圖2示出根據本發明一較佳實施例之週邊元件 ι , 接器;以及互連主橋 圖3 Α-3Β是根據本發明一較佳實施例而在偵測到 生 之後處理一週邊元件互連匯流排上的载入 ^ 序之高階流程圖。 及儲存作業的程 較佳實施例之詳細説明 現在請參閱各圖示,尤其請參閱圖1 ,圖中示 ^ 本發明一較佳實施例之一資料處理系統。:可贯施 貧枓處理系統 -7 本紙張尺度適用令國國家標準(CNS)A4規格(21〇 χ 297公釐) I 閱 讀 背 S 之 注 意 事 項 0 寫 本 頁 裝 訂 經濟部智慧財產局員工消,費合作社印製 424179 五、發明說明(5 ) (100)是一對稱式多處理器(Symmetric MultiPr〇cess〇r ;簡 稱SMP)系統,包含複數個處理器(1〇2)及(,該等複 數個處理器最好是包含國際商業機器股份有限公司 (Armonk,New York)所製造的p〇werPC™處理器系列中之 一處理态。雖然該實施例只示出兩個處理器,但是亦可使 用一個或更多個處理器。本發明適用於SMp資料處理系 統以外的其他系統,例如單處理器系統、numa架構系 統、及叢集系統等。 每一處理器(102)及(104)分別具有相關聯的第二階(L2) 快取圮憶體(106 )及(108 ),用以儲存處理器之資料及指 令。處理咨(102 )及(1 04 )係經由L 2快取記憶體(1 06 )及 (108 )而連接到系統匯流排(π 〇 )。區域記憶體(Π 2 )、用 來連接一顯示器(圖中未示出)之記憶體對映式圖形介面卡 (1 14 )、及將系統匯流排(〗i 0 )耦合到J / 〇匯流排(】丨8 )之 一知入/輸出(I/O )匯流排橋接器亦連接到系統匯流排 (110)。諸如鍵盤(120)等的輸入裝置及可以是一滑鼠、或 轨跡球等的指向裝置(i22 )係連接到I / 〇匯流排(11 8 )。 經濟部智慧財產局員工消費合作社印製 在本發明中,將系統匯流排(11 〇 )耦合到p C I匯流排 (126)之週邊元件互連(PCI)主橋接器(124)亦連接到系統 匯流排(110) p P CI匯流排(126)包含用於介面卡(128)及 ()之複數個插槽,而介面卡(128 )及(1 30 )係將非揮發 性儲存裝置.(132 )及(134 )連接到P C I匯流排(1 26 )。非揮 發性儲存裝置(1 3 2 )及(13 4 )可以是磁碟機、固態模擬磁 碟 '或其他傳統的儲存裝置〇 本紙張尺·度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 發明說明(6 :::理系統(100)的作業是本門技術中所習知 ^如,揮發性儲存裝置(132)及(i34)等的儲存以 邊:::賣記憶體⑽M)等的其他裝置内存放的救體包括 及回應系統開機而載人的若干相關常式。係 :此種軟體載入系統記憶體(112),並…2快取記憶 脏006)及(108)而儲存於處理器(102)及(1〇4),類似於 應用軟體及相關資料亦係存放在.儲存裝置(132)及 (或)(m)。可利用鍵盤⑽)及指向裝置(m)來控制締 由—使用者介面(可以是一圖形使用者介面)而執 ^ 軟體。 ’j 的 圍 熟悉本門技術者當可了解,資料處理系統(1〇〇)可包冬 許多並未在圖1中示出的許多其他組件,例如串列埠及^ 行埠、到網路或附屬裝置之連線、管制系統匯流排(110) 使用權之一控制器、及(或)系統記憶體(丨〗2)等。此外, 可配合本發明而採用諸如NUMA 、或叢集結構等其他 系統架構結構。此類修改及變化係在本發明的精神及範 内。 經濟部智慧財產局員工消費合作杜印製, 及 關 载 作 成 請參閲圖2 ,圖中示出根據本發明一較佳實施例的週邊 元件互連主橋接器。在開發避免在一錯誤之後完成裁入 儲存作業這一問題的解決方案時,克服前述限制的—個 键處是:在裝置驅動程式因某一其他原因而必須執行— 入作業之前,都延遲任何錯誤的回報。直到執行—栽入 業時,才回報先前的錯誤。然而,爲了使此種方式可以 功,必須有一種可避免對一介面卡的狀態造成進—步,,彳= 9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 2 4 t 7 9 . A7 -—------- B7___ 五、發明說明(7 ) 害"的機制。爲了達到此一目的,在對裝置的第一次載入 或儲存作業發生錯誤之後,硬體應避見使其他的載入及儲 存作業到達該I/O裝置。 係以位址選擇大部分1/0匯流排上的大部分1/0裝置, 且這二I/O裝置可以有其將回應的數個位址範園。在設定 諸如PCi主橋接器(124)等的一主橋接器之組態,使載入 及儲存作業不會㈣_1/()^時,—般的方式將涉及該 王橋接器内各I/O裝置之解碼,或關閉到—特定主橋接器 下的所有裝置之所有载入及儲存作業。前—解決方式不具 有伸縮性,而後一解決方式將消除超過所需的I/C)作業。 例如,一個p c I主橋接器可能連接到四個或更多個I / 〇 裝置。 經濟部智慧財產局焉工消費合作社印製 在本發明中,係以除新設計PCI主橋接器(124)之方式 解決P CI ,系,统中在—錯誤之後避&完成載入及儲存作業 之問題。將連接到pCI主橋接器(124)的每—H0裝置 (132)及(134)之個別裝置選擇(DEVSEL)信號線(2〇2a_ 202η)放入PCI主橋接器(124)中。此種方式可讓每一裝 置(Π2)及(134)將其各別的位址範圍解碼,並在該裝置被 選擇時向pci主橋接器(124)回報。如果偵測到對pci匯 流排(126)的一載入或儲存作業之錯誤(例如一資料同位核 對錯誤),則經由個別的裝置選擇信號線(2〇2a _ 2〇2幻將 發生錯誤的該裝置登錄到錯誤暫存器(2〇4 )。自此時到清 除PCI王橋接器(124)内的錯誤暫存器(2〇4)之前,不得 將有效資料傳送到先前在一儲存作業上發生錯誤的◦裝 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 42^179 A7 Β7 經濟部智慧財產局員工消費合作社印,製 五、發明說明(8 ) 置,且不容許該1/〇裝置對—載入作業完成 取交易。 J又J p' —旦在本發明的PCI匯流排(126)上偵測到—錯誤之 後,如果一裝置是先前發生錯誤的裝置(亦即如果^裝置 選擇信號線(202a - 202η)讀取的DEVSEL信號符合發生錯 誤且已登錄到錯誤暫存器(204 )的1/〇介面卡之 信號),則不容許完成對該裝置之載入及儲存作業。因爲 DTEVSEL信號要耗用幾個時脈週期才能進入匯流排作業, 所以在接收到DEVSEL信號之前,PCI主橋接器(124)可 能會延遲對該I / 〇裝置之作業。 現在請參閱圖3A及3B ,圖中示出根據本發明—較佳 實施例而在偵測到一錯誤之後處理—週邊元件互連匯流排 上的載入及儲存作業的程序之高階流程圖。在本發明中, 與發生一錯誤的裝置相關聯之裝置選擇信號線將該裝置 錄到P C I主橋接器中的—錯誤暫存器内。隨後將不會几 成在錯誤暫存器中識別的對ί/0裝置之其他载入及儲存作 業。 圖3 Α示出根據本發明而避免對一先前故障的裝置完 載入/儲存作業的第一方法之程序。本程序開始於步 (3 02 )’在該步驟中接收一個連接到—p 〇 I匯流排的裝 义一載入或儲存作業。本程序然後進入步驟(304 ),在 步驟中決定是否已清除p C I主橋接器中之錯誤暫存器 如果並非如此,則本程序進入步驟(3〇6 ),在此步驟中 遲完成對應於載入或儲存作業的一讀取或寫入作業,直 登 rsr*· 成 驟 置 該 延 到 -------------- . I ! (請先閱讀背面之注意事項©寫本頁) * --線· -11 - 茶次放尺又迥用T國國家標準(CNS)A4規格(21〇 χ 2耵公 -I —ί . 4 2 4 l 7 9 * A7 ---------B7 五、發明說明(9 ) 可凟取裝置選擇信號線爲止。可利用p C丨匯流排内的起 釔私序備妥(IRDY )信號線而完成上述步驟。在不啓動該 起始程序備妥信號線時,可將讀取或寫入作業延遲到已將 裝置選擇信號線上的裝置選擇指示碼(在本文中亦稱爲裝 置識別碼或裝置號碼)比對錯誤暫存器中存放的裝置號碼 (亦即自先前錯誤捕獲的裝置號碼)爲止。 在儲存作業中,可選擇使本程序進入步驟(3〇7),在此 步驟中係將具有正確同位核對的資料放在匯流排上,而準 備傳1¾到I/O裝置。此種方式可在對象裝置並不是一個登 錄在錯誤暫存器的先前故障之裝置時,正常進行儲存作 業。如果執行了步驟(307),則本程序然後自步驟 (3〇7)(或以另外的方式自步驟(3〇6))進入步驟(3〇8),在 此步驟中,一旦可得到載入或儲存作業所要進行的〗/ 〇裝 置(裝置選擇指示碼之後,即決定該裝置選擇指示碼是否 已登錄於P C I主橋接器内的錯誤暫存器β 經濟部智慧財產局員工消費合作社印製 如果该I置選擇指示碼已登錄於錯誤暫存器,而識別出 一個先前故障的裝置,則本程序進入步驟(3 10 ),在此步 驟中在琢作業上強制一資料同位核對錯誤。在儲存作業 中,可改變匯流排上的同位核對位元,強制一資料同位核 對錯誤,而完成上述步驟。在載入作業中,可將一個會被 解譯成錯誤同位核對的信號傳送到p C I主橋接器。p c I 王橋接器然後自然將_同位核對錯誤(PERR)信號經由 PCI匯流排而傳送到1/0裝置,因而通知該裝置不要產生 任何將參與一正確讀取作業之讀取端效應。 -12- 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公楚) 424179 A7 五、發明說明(1〇 ) 本程序然後進入步驟 序。啓動起始程序備妥斤號’此步I中將終止本程 作業,即可完 〜並在一個資料轉移之後終止 以該裝置不得對錯次的資料同位核對’所 -载入作業產生任何㉝ 了^的#枓’或對 是一不作任何事之作業。在_ 因此’該作業在本質上 號送回到處理器,處理哭 ^入作業中’可將一錯誤信 在執杆兮柞I 〇D偵測忒錯誤,並將該錯誤標示 在執仃孩作業的特定裝置驅 後可清险ρ Γ 、工及表置驅動红式然 讓心二Γ 器中該裝置的錯誤暫存器狀態,而 適〜其他的作業。該裝置驅動程式隨即應執行 璁田的β以及重新致能作業。 再技步徵(3〇8) ’如果該裝置選擇指示碼並不 I" 王橋接器的錯誤暫存器内之任何裝置號碼,目,j 經濟部智慧財產局員工,消費合作社印製 :不孩裝置並不是一個先前故障的裝置,本程序然後替代 二C入步驟(3 14 ),在此步驟中可容許繼續進行作業。只 而啓動起始程序備妥信號,並容許作業繼續進行’即可完 成上述步驟。可在延遲之後,直接繼績執行在任何情形中 都需,持續有起始程序備妥信號之載人作業;&果在延遲 及作業t則,即已將具有正確同位核對的資料放在匯流排 上,則亦可直接執行儲存作業。 叫再參閱步驟(3〇4 ),如果在接收到載入/儲存作業時已 β除錯誤暫存器,則本程序同樣替代地進入步驟(3丨4), 在此步驟中可正常繼續執行作業…請注意,在重定錯誤暫 存器之前,只會發生對一"正常"1/〇装置(並未被登錄到 -13 本紙張尺度朝中國國家標準(CNS)A4規格_〗210 X 297公楚· A7 B7 五、發明說明(11 ) 錯誤暫存器的I/O裝置)的載入/儲存作業之延遲。因此’ 本發明之方法不會對正常的系統作業有效能上的影響,只 有在錯誤復元過程中才會受到影響。本程序然後自步驟 (3 14 )或(3 12 )進入步驟(3 1 6 )’在此步驟中本程序成爲間 置狀態,直到接收到另一載入或儲存作業爲止。 圖3 B示出根據本發明而避免對一先前故障的裝簟完成 載入/儲存作業的第二方法之程序。圖3 A所示之方法·,步 及容許傳送資料(或者容許傳送至少單一時段的資料,但 捨棄其餘的資料),但強制對該資料標示錯誤同位核對。 該方法之缺點在於:P c I架構规格並未規定一裝置不得使 用具有錯誤同位核對的資料。優良的設計不會採用具有錯 誤同位核對的資料,但即使如此也不會達反p C I架構规 格。圖3 B所示之替代方法將一資料轉移的位元組致能設 定爲零’而不強制在資料上標示錯誤同位核對,因而避開 了上述的限制。此種方式具有P C I架構规格中明確述及 的優點,P C I架構規格述及:並未觸發位元組致能的一 存取目標必須在不作任何永久性改變的情形下完成現有的 資料階段。p c I架構規格進一步指示:在—讀取交易 中’此即意指並不改變資料或狀態;在一窝入交易中,並 不儲存資料。 圖3B所示之程序開始於步驟(322),在此步驟中接收 對一個連接到一 P C I匯流排的裝置之載入或儲存作業。 本程序然後進入步驟(324 ),在此步驟中決定是否已清除 PCI主橋接器中之錯誤暫存器。如果並非如此,則本程序 "14- 本紙張尺度適时關家標準(CNS)A4規格(21D X 297公笼) ---— - 請 先 閲 讀 背 之 注 意 事 項 0姑 %裝 本 買 訂 線 經濟部智慧財產局員工消費合作社印製 42417 9 A7 B7 五、發明說明(12〉 {請先閱讀背面之注意事項Γ〕寫本頁) 進入步驟(326 ),在此步驟中延遲完成對應於載入或儲為 作業的-讀取或寫入作業,直到可讀取裝置選擇信號線声 止,其方式爲如同第一方法中並不啓動該起始程序備妥信 號線。 α 自步驟(326)開始’圖3Β所示之方法與前文所述方法 同之處在於:在將裝置號碼比對錯誤暫存器的内容之前, 即先啓動用來避免完成載入/儲存作業之機制。本 程序進入步驟(328 ),在此步驟中將所有的零位元組致能 (BE)放在匯流排上(亦即,所有的位元组都是沒有作^ 的)^此種方式將向1/0裝置指示不要在一儲存作業中自 匯流排擷取任何資料,也不要在—載入作業中產生任何讀 取端效應。 ' 經濟部智慧財產局員工消費合作社印射衣 本程序然後進入步驟( 330 ),在此步驟中,決定裝置選 擇信號線上的裝置號碼是否包含在pci主橋接器的錯= 暫存器内’而決定該裝置是否爲—先前故障的裝置。如果 確係如此,則本程序進入步驟(332),在此步驟中如前述 的万法啓動起始程序備妥信號,並終止本作業週期。該匯 流排作業因而在本質上是一不作任何事之作業。如前文所 述’將了錯誤信號送回到處理器,而讓作業系統及裝置驅 動程式清除p C I主橋接器的錯誤暫存器,並分別進行清 除及重新致能作業。 ^ 如果該裝置號碼符合錯誤暫存器中所登錄的裝置識別 碼,則本程序替代地進入步驟(334 ),在此步驟中終止並 重新致能作業。可啓動起始程序備妥信號,並容許繼繪進 -15- 本紙張尺㈣种關家標準(CNSMlli格⑵ο X 297公髮1 42417 3 - ^ A7 Β7 五、發明說明( 13 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 η 行作業(仍然是一不作任何事的作業),然後利用第一位址 及有效的位元組致能來重新致能作業,而完成上述步驟。 本程序然後進入步驟(336 ),在此步驟中可正常地繼續進 行本程序。如同前一方法,如果在接收到載入/儲存作業 時已清除錯誤暫存器,則本程序亦自步驟(324 )進入步驟 (336 )’因而並不影響正常作業時的系統效能,只在錯誤 復元的過程中延遲作業。本程序自步驟(332)步驟(336)進 入步驟(338 ),在步驟( 338 )中本程序成爲間置狀態,直到 接收到另一載入/儲存作業爲止。 圖3 Α及3 Β所示的兩種替代性方法都有其優點及限 制。在資料上強制標示錯誤同位核對時,可讓對並未登綠 在錯誤暫存器的裝置之作業繼績進行,而不會有不必要 延遲,但是無法保證不會用到錯誤的資料。將位元組致此 設定爲零時,可使錯誤的資料不會被用到,但是需要終止 且重新致能對"良好"裝置(並未登錄在錯誤暫存器之裝置) 之作業。最佳方法因而可取決於實施本發明之特定環境。 除了避免完成對先前故障的裝置之載入及儲存作業 外,p C I主橋接器亦應避免故障裝置之直接記憶體存 (Direct Memory Access ;簡稱 DMA〇。爲了達到此— 的,PCI主橋接器可使一仲裁階層與裝置選擇信號線w 關聯,並使故障裝置永遠不會接收到一匯流排使用權授盥 (GNT)信號。 ’、 、上述使先前故障的1/0裝置不會受到損壞的技術不只用 於同位核對錯誤,而且也適用於於载入或儲存作業中在 16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 -------.---.-----裝 *-- (請先閱讀背面之注意事項ttmt寫本頁) 的 能 之 取 目 相 --線- 4^4179 五、發明說明(14 經濟部智,慧財產局員工消費合作社印製 pci匯流排上發現的任何其他錯誤,而該錯# —特定的裝置,例如目標裝置的目標異常:祆可能是針對 果如果接收到一個並非針對—特定裝'晋之从束。此外,如 址同位核對錯誤),則可將錯誤暫存器設定‘ β^(例如一位 主橋接器下的所有I/O裝置都有—錯誤^ 1成栺示在PCI 後續所有對這些裝置的載入或儲“業標示::標位元將 除了在PCI匯流排上發現的錯誤之外,使^誤狀態》 到損壞的該技術可用於在PU主松拉—装置不會受 的錯誤。只要錯誤係針對—特定:==端匯流排 之方法將提供—種可行的解決方案。例如,:果 PCI裝置的-镑存作業有—同位核對錯誤mu、 接器可將該錯誤的同位核對傳送到p ^ I『:4 王 ® 排。當兮· 置以後用-裝置選擇信號作爲回應時,“同位核對= (PERR)信號作爲回應。前文所述之該方法随即將產f 果0 本發明可在不需要對PCI介面卡硬體作任何改變且不 要大量的處理器時間之情形下,避免完成對—先前故障 裝置之載入及儲存作業。本發明只在—裝置已故障且尚 完成錯誤復元時(即尚未重定錯誤暫存器時),延遲載/ 儲存作業,且並不會影響正常系統作業時的效能。本發明 之方法也隔離了先前故障的裝置,且讓其餘的装置繼續進 行載入及儲存作業,而1縱使目標裝置是在與先前故障的 裝置所屬相同的PCI主橋接器之下也可繼續進行作業。 雖然已參照一較佳實施例而詳細示出並說明了本發明, 17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 上 明 橋 软 效 需 的 未 入/ A7 424179 _B7_ 五、發明說明(15 ) 但是熟悉本門技術者當可了解,在不脱離本發明的精神及 範園下,尚可對本發明之形式及細節作出各種改變。 請 先 閱 讀 背 之 注 意 事 項 Φ 寫 本 頁 裝 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)

Claims (1)

  1. A8 B8 C8 D8 424179 六、申請專利範圍 1.—種避免完成對一先前故障的裝冒 平W取直的載入或儲存作 方法,該方法包含下列步驟:· 〜 回應接收到一載入或儲存作葷·,π认士 • 开邛系而撿查一錯誤暫在 器之一狀態; 背存 回應於判定該錯誤暫存器尚未重定,而延遲該 或儲存作業,直到可將該载人或儲存作業的—目標 之裝置識別碼比對該錯誤暫存器之内容爲止;以及L 回應於判定該載人切存作業的該目標裝置之 置識別碼#登錄在該錯誤暫存器内,而避免完成該載入 或儲存作業。 2,如申請專利範圍第1項之方法,其中檢查一錯誤暫存哭 的狀態之該步驟進一步包含下列步驟: w 檢查一主橋接器内的一錯誤暫存器之一狀態。 3. 如申請專利範圍第i項之方法,其中延遲载入或儲存作 業直到可將該載入或儲存作業的—目標裝置之裝置識別 碼比對該錯誤暫存器的内容爲止之該步驟進—步包含下 列步驟: 、 延遲對應於該載入或儲存作業的一讀取或.寫入作 經濟部智慧財產局員工消費合作社印製 業,直到可在連接到一主橋接器的裝置選擇信號線上取 得該裝置識別碼爲止。 4. 如申請專利範圍第丨項之方法,其中延遲載入或儲存作 業直到可將該載入或儲存作業的一目標裝置之裝置識別 碼比對該錯誤暫存器的内容爲止之該步驟進一步包含下 列步驟: -19- 本紙張尺度適用中國國家標準(CNS>A4規格(210x297公爱) 4之幻79 、 1 ---------- D8 六、申請專利範圍 遂不啓動一起始程序備妥信號。 5·如申請專利範圍第〗項之方法,其中避免完成載入或儲 存作業之該步驟進一步包含下列步躁: 強制在該載入或儲存作業上標示錯誤同位核對位 元。 6·如申請專利範圍第5項之方法,其中強制在該載入或儲 存作業上標示錯誤同位核對位元之該步,锻進一步包含下 列步.驟: 針對一儲存作業而改變一匯流排上的一資料同位核 對位元。 7’如申請專利範圍第5項之方法,其中強制在該載入或儲 存作業上標示錯誤同位核對位元之該步朦進—步包含下 列步驟: 針對一載入作業而將一同位核對錯誤訊息傳送到— 裝置。 8. 如申請專利範圍第5項之方法,進—步包含下列步驟 在傳送單一時段的資料之後,終止該載入或儲存作 業之資料轉移。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 9. 如申請專利範圍第1項之方法,其中避免完成載入或儲 存作業之該步驟進一步包含下列步碟. 將該載入或儲存作業的所有零位元組致能放在〜匯 流排上。 10. 如申請專利範園第9項之方法,進—步包含下列步殿. 終止並重新致能該載入或儲存作業。 -20- 本紙張尺度適用中®國家標準(CNS)A4規格297公 1 424179 - A8 B8 CS -----— D8 _____ ------^ -- 六、申請專利範圍 n.如申請專利範園第1項之方法,進一步包含下列步驟: 在一匯流徘上偵測到—錯誤時,將該錯誤發生時根 據裝置選擇信號線的一裝置識別碼登錄在該錯誤暫存 器。 w 12·如申請專利範圍第1項之方法,進一步包含下列步驟: 回應該載入或儲存作業的目標裝置之裝置識別碼係 登錄在該錯誤暫存器之決定,而容許繼續進行載入或儲 存作業。 13.如申請專利範固第1 2項之方法,其中容許繼續進行載 入成儲存作業之該步驟進—步包含下列步驟: 在一儲存作業中並不改變一匯流排上的一資料同位 核對位元;以及 啓動一起始程序備妥信號。 I4·如申請專利範園第1項之方法,進一步包含下列步驟· 回應已重定該錯誤暫存器之決定,而容許繼續進行 載入或儲存作業。 15.—種避免完成對—先前故障的裝置的載入或儲存作業之 機構,包含: 一主橋接器,該主橋接器將一匯流排連接到一資料 處理系統之其餘部分; 連接到該主橋接器之若干裝置選擇信號線;以及 —錯誤暫存器,當在該匯流排上偵測到一錯誤時, 該錯誤暫存器即登綠該等裝置選擇信號線上的—裝置識 別碼; -21 - 本紙張尺度適用今國國家標準(CNS)AO見格(210 X 297公釐) ----------------- (請先閱讀背面之注意事項本頁) *IHSJ·. 線. 經濟部智慧財產局員工消費合作社印製 CQ8008 ABCD $、申請專利範圍 其中該主橋接器包含: 檢查装置,用以回瘅拉你 lA 、 接收到—載入或儲存作f ,占 檢查一錯誤暫存器之狀態; 延遲裝置’用以回麻木土‘、 口應尚未重足該錯誤暫存 定,而延遲該載入或儲在你I ^ ^ ^ ^ 作業的一目…:存作歲,直到可將該載入或㈣ 作袭的目W置〈裝置識別碼比對該錯 各爲止;以及 … Ρϋ 避免裝置,用以回應該載入或 置之該裝置識別碼係登錄在該錯誤暫0之=標裝 避免完成該載入或儲存作業。 。内ι決疋,而 W如申請專利範園第】5項之 包含在該主橋接器内。 #其中賴誤暫存器係 17·如:請專利範圍第15項之機構,其中延遲載入或儲存 作業直到可將茲載入或儲存_I 一 別碼比對該錯誤暫存器的裝置之裝置識 』合屙止<琢裝置進一步包含 置’用以延遲對應於該载入或儲存作業的— 〇買取或寫入作業,直到可名兮签姑寒 肛』'+裝置選擇信號線上取得 孩裝置識別碼爲止。 經濟部智慧財產局員工消費合作社印製 U申請專利範園第15项之機構’其中延遲載人或儲存 作業直到可將琢載入或儲存作業的—目標裝置之装置識 別碼比對琢錯誤暫存器的内容爲止之該裝置進—步包含 並不啓動一起始程序備妥信號之裝置。 仪如申請專利範園第…員之機構,其中避免完成載入或 儲存作業之該裝置進一步包含: -22- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 297公釐) 42417 9 令 Α8 Β8 CS D8 申請專利範圍 經 濟 部 智 財 產 局 員 工 消 費 合 ΐ 社 印 製 強制在該載人或儲存作業上標示錯誤同 之裝置。 ^ 汍如中請專利範固第19項之機構,其中強制在該載入或 储存作業上標示錯誤同位核對位元之該裝置進一步包含 針對错存作業而改變該匯流排上的—資料同位 對位元之裝置。 '极 21. 如申請專利範園第19項之機構,其中強❹_ 儲存作業上標示錯誤同位核對位元之韓裝置進—步包本 針對一載入作業而將—同位核對錯誤訊息傳送到1 裝置之裝置。 22. 如申請專利範圓第j 9項之機構,進一步包含: ,終止裝置,用以.在傳送單一時段的資料之後,終 該載入或儲存作業之資料轉移。 、 23. 如申請專利範園第15項之機構,其中避免完成載入 儲存作業之該裝置進—步包含: 將該載入或儲存彳業的所有零位元致致能放在該 流排上之裝置。 24. 如令請專利範園第η項之機構,進—步包含· 終止並重新致能該載入或儲存作業之裝置。 25. 如申請專利範圍第! 5項之機構,進—步包含 登錄裝置,用以回應在該匯流排上偵測到一錯誤 二將該錯誤發生時在該等製置選擇信號線上的一裝置 Μ碼登錄在該錯誤暫存器。 26. 如申請專利範圓第15項之機構,進—步包含: 止 或 匯 識 f請先閱讀背面之注意事項Η ^本頁} - •線. ___ -23- 本紙張尺度通用中國國家標準(CNS)A4規格(210 x297公楚 424 1 7 9 ^ b8 D8 t、申請專利範圍 容許繼績進行載入或儲存作業之裝置,用以回應該 載入或儲存作業的目標裝置之裝置識別碼係登錄在該錯 誤暫存器之決定,而容許繼續進行載入或儲存作業。 27. 如申請專利範園第2 6項之機構,其中容許繼續進行載 入或儲存作業之該裝置進一步包含: 在一儲存作業中並不改變該匯流排上的一資料同位 核對位元之裝置;以及 啓動一起始程序備妥信號之裝置。 28. 如申請專利範園第1 5項之機構,進一步包含: 回應已重定該錯誤暫存器之決定而容許繼績進行載 入或儲存作業之裝置。 -------^---Μ----裝--- (請先閱讀背面之注意事項再{一^本頁) . 丨線. 經濟部智慧財產局員主消費合作社印Μ -24- 本紙張尺度適用申國國家標準(CNS)A4規格(210 χ 297公釐)
TW088106471A 1998-05-04 1999-04-23 Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables TW424179B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/072,418 US6223299B1 (en) 1998-05-04 1998-05-04 Enhanced error handling for I/O load/store operations to a PCI device via bad parity or zero byte enables

Publications (1)

Publication Number Publication Date
TW424179B true TW424179B (en) 2001-03-01

Family

ID=22107431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088106471A TW424179B (en) 1998-05-04 1999-04-23 Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables

Country Status (7)

Country Link
US (1) US6223299B1 (zh)
EP (1) EP0955585B1 (zh)
JP (1) JP3437939B2 (zh)
KR (1) KR100337215B1 (zh)
CN (1) CN1139036C (zh)
DE (1) DE69914966D1 (zh)
TW (1) TW424179B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI19991735A (fi) * 1999-08-16 2001-02-17 Nokia Networks Oy Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi
US6643727B1 (en) * 2000-06-08 2003-11-04 International Business Machines Corporation Isolation of I/O bus errors to a single partition in an LPAR environment
US6665753B1 (en) * 2000-08-10 2003-12-16 International Business Machines Corporation Performance enhancement implementation through buffer management/bridge settings
US6934888B2 (en) * 2002-03-07 2005-08-23 International Business Machines Corporation Method and apparatus for enhancing input/output error analysis in hardware sub-systems
US6976191B2 (en) * 2002-03-07 2005-12-13 International Business Machines Corporation Method and apparatus for analyzing hardware errors in a logical partitioned data processing system
US20040008192A1 (en) * 2002-07-10 2004-01-15 Waterman John Karl Parity checking system and method for a display system
US7650530B2 (en) * 2002-09-30 2010-01-19 International Business Machines Corporation Initializing a processing system to ensure fail-safe boot when faulty PCI adapters are present
JP4123942B2 (ja) * 2003-01-14 2008-07-23 株式会社日立製作所 情報処理装置
JP4153802B2 (ja) * 2003-02-07 2008-09-24 株式会社ルネサステクノロジ 記憶装置
US7103808B2 (en) * 2003-04-10 2006-09-05 International Business Machines Corporation Apparatus for reporting and isolating errors below a host bridge
CN1302358C (zh) * 2003-05-21 2007-02-28 华为技术有限公司 一种桥接芯片的复位方法及其装置
US7877647B2 (en) * 2003-05-23 2011-01-25 Hewlett-Packard Development Company, L.P. Correcting a target address in parallel with determining whether the target address was received in error
US7275199B2 (en) * 2004-08-05 2007-09-25 International Business Machines Corporation Method and apparatus for a modified parity check
CN100372094C (zh) * 2004-10-29 2008-02-27 力晶半导体股份有限公司 具自动回复功能的晶片测试装置与晶片测试方法
US20060271718A1 (en) * 2005-05-27 2006-11-30 Diplacido Bruno Jr Method of preventing error propagation in a PCI / PCI-X / PCI express link
US7412629B2 (en) * 2005-06-09 2008-08-12 International Business Machines Corporation Method to override daughterboard slots marked with power fault
US20080148104A1 (en) * 2006-09-01 2008-06-19 Brinkman Michael G Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus
JP4656080B2 (ja) * 2007-04-16 2011-03-23 株式会社日立製作所 情報処理装置のシステム部品
CN101625656B (zh) * 2009-07-28 2012-09-19 杭州华三通信技术有限公司 一种处理pci系统异常的方法及装置
US8615645B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US8650335B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
US8549182B2 (en) 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
US8504754B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Identification of types of sources of adapter interruptions
US8468284B2 (en) 2010-06-23 2013-06-18 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification to a guest operating system
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US8639858B2 (en) 2010-06-23 2014-01-28 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US8626970B2 (en) 2010-06-23 2014-01-07 International Business Machines Corporation Controlling access by a configuration to an adapter function
US8650337B2 (en) 2010-06-23 2014-02-11 International Business Machines Corporation Runtime determination of translation formats for adapter functions
US8572635B2 (en) 2010-06-23 2013-10-29 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification
US8510599B2 (en) * 2010-06-23 2013-08-13 International Business Machines Corporation Managing processing associated with hardware events
US8478922B2 (en) 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US9342352B2 (en) 2010-06-23 2016-05-17 International Business Machines Corporation Guest access to address spaces of adapter
US8621112B2 (en) 2010-06-23 2013-12-31 International Business Machines Corporation Discovery by operating system of information relating to adapter functions accessible to the operating system
US8566480B2 (en) 2010-06-23 2013-10-22 International Business Machines Corporation Load instruction for communicating with adapters
US8505032B2 (en) 2010-06-23 2013-08-06 International Business Machines Corporation Operating system notification of actions to be taken responsive to adapter events
JP5201176B2 (ja) * 2010-07-09 2013-06-05 株式会社日立製作所 情報処理装置
US9442793B2 (en) * 2013-07-23 2016-09-13 Qualcomm Incorporated Robust hardware/software error recovery system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404483A (en) * 1990-06-29 1995-04-04 Digital Equipment Corporation Processor and method for delaying the processing of cache coherency transactions during outstanding cache fills
DE69230129T2 (de) * 1991-12-18 2000-06-15 Sun Microsystems Inc Schreibüberlappung mit Verhinderung des Überschreibens
US5313627A (en) * 1992-01-02 1994-05-17 International Business Machines Corp. Parity error detection and recovery
US5499346A (en) * 1993-05-28 1996-03-12 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5790831A (en) * 1994-11-01 1998-08-04 Opti Inc. VL-bus/PCI-bus bridge
CA2160500C (en) * 1994-11-30 1999-11-09 Amy Kulik Pci/isa bridge having an arrangement for responding to pci bridge address parity errors for internal pci slaves in the pci/isa bridge
US5859988A (en) * 1995-09-29 1999-01-12 Intel Corporation Triple-port bus bridge
KR100244836B1 (ko) * 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US5857080A (en) * 1996-09-10 1999-01-05 Lsi Logic Corporation Apparatus and method for address translation in bus bridge devices
US5857085A (en) * 1996-11-13 1999-01-05 Cypress Semiconductor Corporation Interface device for XT/AT system devices on high speed local bus
US5872910A (en) * 1996-12-27 1999-02-16 Unisys Corporation Parity-error injection system for an instruction processor

Also Published As

Publication number Publication date
EP0955585B1 (en) 2004-02-25
CN1139036C (zh) 2004-02-18
EP0955585A3 (en) 2003-03-19
KR19990087931A (ko) 1999-12-27
US6223299B1 (en) 2001-04-24
DE69914966D1 (de) 2004-04-01
EP0955585A2 (en) 1999-11-10
CN1234562A (zh) 1999-11-10
JPH11353244A (ja) 1999-12-24
JP3437939B2 (ja) 2003-08-18
KR100337215B1 (ko) 2002-05-17

Similar Documents

Publication Publication Date Title
TW424179B (en) Enhanced error handling for I/O load/store operations to a pci device via bad parity or zero byte enables
JP3628372B2 (ja) コンピュータシステム、コンピュータシステムに周辺装置をインタフェースさせるための並列ポート回路、およびその動作方法
TW396305B (en) Method and apparatus for power management of Distributed Direct Memory Access (DDMA) devices
US7457905B2 (en) Method for request transaction ordering in OCP bus to AXI bus bridge design
JP2579435B2 (ja) マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法
TWI230860B (en) Integrated system management memory for system management interrupt handler independent of BIOS and operating system
US4864496A (en) Bus adapter module for interconnecting busses in a multibus computer system
TW498213B (en) Method and chipset for supporting interrupts of system management mode in multiple-CPU system
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
TW510989B (en) PCI/PCI-X bus bridge with performance monitor
WO1995032475A1 (en) Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
JPH0556551B2 (zh)
US4858234A (en) Method and apparatus for error recovery in a multibus computer system
US7685473B2 (en) Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system
US6604161B1 (en) Translation of PCI level interrupts into packet based messages for edge event drive microprocessors
EP1714214A1 (en) An apparatus and method for maintaining data integrity following parity error detection
US4837767A (en) Bus adapter module with improved error recovery in a multibus computer system
US8028190B2 (en) Computer system and bus control device
TWI259368B (en) Method, apparatus and program storage device for automatically presenting status from a host bus adapter until an error is detected
US6507612B1 (en) Bus access controller
TW432288B (en) Processor that indicates system bus ownership in an upgradable multiprocessor computer system
EP0278263B1 (en) Multiple bus DMA controller
JP2859746B2 (ja) カード識別番号分配装置
JP2005122337A (ja) バスシステム、ホストブリッジ、バスシステムのオンライン再立ち上げ方法及びプログラム
TW522308B (en) Interrupt service routine syntax check circuit of the input/output device of computer system industrial standard architecture (ISA)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees