TW424148B - Method and apparatus of testing and debugging the integrated circuit device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 4 24 1 4 8 Ίέ Α7 _Β7 五、發明説明（ί ) 發明領域 本發明係關於一種用以測試與除錯(debugging) —積體電路元件 (IC device)之方法及裝置。並且特別地，本發明係關於一種利用一第 二積體電路元件來測試與除錯一第一積體電路元件之方法與裝置，該 第二積體電路元件係與該第一積體電路元件完全相同(identical)，並且 已經被證實爲一無錯誤(error-free)之積體電路元件。 發明背景 當一積體電路元件被製造完成後，必須測試其本身之功能以確定 其本身的品質。關於積體電路元件測試，一傳統方法係利用一連串存 有測試程式之碟片(test patens)來測試該積體電路元件之功能。藉由該 連串之測試程式，設計測試程式之工程師企圖在該測試環境中模擬在 真實操作環境下所有可能之情況。然而，上述之企圖卻經常無法達 成。至今，此種將單一的積體電路元件在一連串測試程式下作測試的 傳統方法，仍被一些先前技術所採用，例如，美國專利號第4,928,278 號及第5,432,797號專利即是如此。 然而，根據實際經驗，通過藉由該傳統方法測試功能之積體電路 元件，其在真實的操作環境下仍會發生錯動作(malfunction)。歸咎其 原因，即是因該傳統方法之測試程式與錯誤覆蓋(fault coverage)不能 準確地涵蓋在真實操作環境下所有可能之情況。而且，爲了檢測出該 積體電路元件在實際操作環境下所發生之錯誤點，設計測試程式之工 程師必須增加其他測試程式進先前該連串的測試程式中，在重新測試 該積體電路元件。上述增加額外測試程式之程序必須一直重複，直到 該積體電路元件之錯誤點被檢測出爲止。明顯地，傳統測試積體電路 元件之方法耗時並且耗成本。積體電路元件藉由傳統測試方法所得之 測試可靠度(test reliability)相當低。 因此，本發明之一目的即在提供一種用以測試與除錯一積體電路 元件之方法，該方法可以準確地檢測出該積體電路元件之錯誤點。進 一步，該積體電路元件在該錯誤點前後之輸入/輸出歷程(history)可以 被偵測到。如此，可提供正確的測試結果以及有價値的參考來修正該 _097P081.doc，87-177 _ 本紙張尺度適用中國國家標準（CNS ) Α4規格（2t〇X297公釐） --------1-------1T——：-----^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4^4148 ϋ Α7 _Β7 五、發明説明（2 ) 積體電路元件。特別地，本發明係提供一種利用一無錯誤之第二積體 電路元件來測試與除錯一第一積體電路元件之方法。該無錯誤之第二 積體電路即意謂其已經被證實在真實操作環境下之運作正常。該第二 積體電路元件並且與該第一積體電路元件完全相同，亦即該第一積體 電路元件與該第二積體電路元件遵循相同的規範，並且具有相同的輸 入/輸出配置(I/O layout)。發明所提供之測試方法可以提升該第一積體 電路元件之測試可靠度。 本發明之觀念與精神可以充分應用在數位與類比型態之積體電路 元件的測試上。 發明槪述 本發明之目的係提供一種利用一無錯誤之第二積體電路元件來測 試與除錯一第一積體電路元件之方法。該第二積體電路元件係與該第 一積體電路元件完全相同，亦即該第一積體電路元件與該第二積體電 路元件遵循相同的規範，並且具有相同的輸入/輸出配置。該無錯誤之 第二積體電路意謂其已經被證實在真實操作環境下之運作正常。本發 明可以提升該第一積體電路之測試可靠度，並且縮短其測試時間。 根據本發明該測試方法係利用一測試裝置經由一匯流排(bus)與一 電腦系統溝通。該測試裝置包含一比較電路(comparator circuit)。該 匯流排包含一時脈信號(clock signal)。在該測試期間，一測試程式係 被執行於該電腦內。該比較電路係比較該第一積體電路之輸出與該第 二積體電路之輸出，並且受該時脈信號操控而運作，當一預定準則被 符合時該比較電路則輸出一錯誤信號。本發明之觀念與精神可以充分 應用在數位與類比型態之積體電路元件的測試上。 根據本發明所實施之一種測試裝置，該測試裝置係利用一無錯誤 之第二積體電路元件來測試一第一積體電路元件。該測試裝置係經由 一匯流排與一電腦系統溝通。該匯流排包含一從該電腦系統發出之時 脈信號。在該測試期間，一測試程式係被執行於該電腦內°該測試裝 置包含一比較器電路、一第一連接裝置(connection device)以及一第 二連接裝置。該比較器電路係由該時脈信號操控而運作。該比較器電 _097P081.doc，87-177___^ 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） IL-------裝------訂--„-----線 (請先閲讀背面之注意事項再填寫本頁) 14 A7 B7 五、發明説明（3 ) 路經由一第一輸入/輸出線與該第一積體電路元件溝通，並且經由一第 二輸入/輸出線與該第二積體電路元件溝通。該第一連接裝置係將該第 一積體電路元件經由該匯流排連接至該電腦系統，並且將該第一積體 電路元件經由該第一輸入/輸出線連接至該比較器電路。該第二連接裝 置係將該第二積體電路元件經由該匯流排連接至該電腦系統，並且將 該第二積體電路元件經由該第二輸入/輸出線連接至該比較器電路。該 比較器電路係比較在該第一輸入/輸出線上與在該第二輸入/輸出線之 數據，進而當比較結果符合一預定準則時，該比較器電路則產生一錯 誤信號。藉由與該無錯誤之第二積體電路比較，該第一積體電路如果 具有錯誤點，其錯誤點可以被準確檢測出。而且，該第一積體電路之 測試僅需在該測試程式下進行，而無需使用到一大量之測試程式。因 此，應用根據本發明之測試裝置，該第一積體電路之功能測試可以縮 短其測試時間，並且可以提升其測試可靠度。 圄式之簡易說明 第一圖係描述根據本發明以測試一積體電路元件之一測試裝置之 架構，該積體電路元件具有多個輸出端點。 第二A圖係爲一電路圖，該電路圖係顯示在第一圖中之比較器電 路16之一具體實施例。 第二B圖係爲一時序圖，其係描述在第二A圖中之比較器電路16之 時脈線103、輸出線164以及錯誤線164上之信號的時序(timing)。 第三圖係顯示本發明如何測試一具有多個輸入/輸出端點之積體電 路元件。 發明之詳細說明 本發明係提供一種利用一與一第一積體電路元件完全相同之第二 積體電路元件來測試與偵錯該第一積體電路元件之方法。該第二積體 電路元件與該第一積體電路元件完全相同，即意謂該第二積體電路元 件與該第一積體電路元件遵循相同的規範’並且具有相同的輸入/輸出 097P081.doc, 87-177 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

T 經濟部智慧財產局員工消費合作社印製 424 1^8 ^ A7 B7 五、發明説明（今） 配置。該第二積體電路元件爲一無錯誤之積體電路元件，即意謂其已 經被證實在真實操作環境下之運作正常。根據本發明，一測試信號同 步並持續地被傳輸至該第一積體電路元件及第二積體電路元件。藉由 一比較器電路，該第一積體電路元件之輸出係被該第二積體電路元件 之輸出作比較。當比較結果符合一預定準則時，該比較器電路即產生 .—錯誤信號。藉此，操作員可以輕易地檢測出該第一積體電路元件之 錯誤點。不同於傳統方法，本發明可以準確地檢測出該第一積體電路 元件之錯誤點，而無需使用一大量的測試程式=因此，本發明可以大 幅度地縮短測試該第一積體電路之時間。本發明之觀念與精神可以充 分應用在數位型態之積體電路(例如影像晶片元件)以及類比型態之積 體電路元件(例如記憶體元件)的測試上V根據本發明之具體實施例揭 露如下。 如第一圖中所描述，在本發明之一具體實施例中，一第一積體電 路元件12係被藉由一無錯誤之第二積體電路元件13所測試該第二積 體電路元件13係與該第一積體電路元件12完全相同。該第一積體電路 元件12以及該第二積體電路元件13均分別包含多個輸出端點。根據本 發明，測試該第一積體電路元件之方法係應用一測試裝置11，該測試 裝置11係經由一第一匯流排141來與該第一積體電路元件12溝通，並 經由一第二匯流排151來與該第二積體電路元件13溝通，並且經由一 第三匯流排1〇1來與一電腦系統1〇溝通。在該測試過程中，一測試程 式係被執行於該電腦系統10內。該測試裝置11包含一第一插座 (s〇Cket)14，用以承接該第一積體電路元件12，並且包含一第二插座 15，用以承接該第二積體電路元件13。該第三匯流排10〗包含一重置 線(reset line)102、一時脈線(clock line)103、複數條數據/位址線 (data/address lines)l〇4以及一電源線(power line) 105。該第三匯流排 101係被分別電連接至該第一匯流排141以及該第二匯流排151。該第 一匯流排141並且包含第一輸出線M2，該第一輸出線142係被連接至 該第一積體電路元件12之多個該輸出端點。該第二匯流排151並且包 含第二輸出線M2，該第二輸出線152係被連接至該第二積體電路元件 13之多個輸出端點。該測試裝置11並且包含一比較器電路16，該比較 器電路16係被電連接至該時脈線103，並且被分別電連接至該第一輸 出線142及該第二輸出線152。 097P081.doc, 87-177 4 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐) -----^-----聋-- (請先閲讀背面之注^^項再填寫本寅) Γ- 經濟部智慧財產局員工消費合作社印製 4 2414 8 4 A7 B7 五、發明説明（5* ) 經濟部智慧財產局員工消費合作社印製 藉由$—圖中根據本發明之具體實施例，其利用該無錯誤之第二 積體電路兀件13來測試該第一積體電路元件12之方法包含下列步驟： 1、 在該測^過程中，藉由該電腦系統1〇加載一電源供應給該第一積 體電路元件12以及該第二積體電路元件13 ^ 2、 在該測試之開端，從該電腦系統1〇同步傳輸一重置信號，進而將 該第一積體電路元件12以及該第二積體電路元件13重新設定在相 同狀態。 3、 在該重置信號傳輸之後，從該電腦系統10同步並且持續地傳輸一 時脈信號至該第一積體電路元件12、該第二積體電路元件13以及 該比較器電路16 〇 4 '在該重置信號傳輸之後’從該電腦系統10同步並且持續地傳輸傳 輸數據/位址信號至該第一積體電路元件12以及該第二積體電路元 件13。 5 '藉由該比較器電路16比較在該第一輸出線142上之數據以及在該 第二輸出線152之數據。 6、當比較結果符合一預定準則時，從該比較器電路I6經由其本身之 一輸出線161輸出一錯誤信號’進而顯不該第一積體電路元件12 出現錯誤。 需注意該比較器電路16係由該時脈信號操控而操作，用以避免由 於由該第一積體電路元件12與該第二積體電路元件13之間原本具有之 差異所引發之突波(glitch)所造成之錯誤動作。在一較佳具體實施例 中，如第二A圖中所示，該比較器電路16包含一比較器163以及一D型 態正反器(D-type flip-flop)162。該比較器163係被分別連接至該第一 輸出線142以及該第二輸出線152。該比較器163係負責比較在該第一 輸出線142上之數據以及在該第二輸出線B2上之數據，用以產生一比 較信號，並將該比較信號經由一輸出線164傳送至該D型態正反器 162。該D型態正反器162係被連接至該時脈線1〇3。該D型態正反器 162接收從該電腦系統10發出之時脈信號以及從該比較器163發出之比 097P081.doc, 87-177 5 本紙張尺度適用中國國家標準（CNS ) Α4規格（21 ο X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-=9 ί

I 4 2414 8 4 Δ7 Α7 Β7 五、發明説明（G) 經濟部智慧財產局員工消費合作社印製 較信號。該D型態正反器162係由該時脈信號操控而運作。請參見第二 B圖，該圖係對在該時脈線104、輸出線164以及錯誤線161上之信號的 時序作解說性地描述。在該D型態正反器162之邏輯判斷中，藉由一預 定週期數(cycle number)之設立，當一脈衝係由一突波所引發時，該 脈衝之週期數本質上會小於該預訂之週期數，該D型態正反器162因此 不會對其產生一錯誤信號。不同地，當一脈衝係由該第一積體電路元 件之一錯誤點所引發時，該錯誤點所引發之脈衝的週期數本質上會大 於該預訂之週期數，該D型態正反器162因此會對其反應，並且產生一 對應的錯誤信號。本發明之比較器電路165之邏輯判斷中之預定準則已 經由上述之較佳具體實施例作一描述。然而，凡是熟習該項技術之 人，皆可以將本發明中之比較器電路針對不同類型之積體電路作不同 的設計，以適合不同類型之積體電路元件之功能測試。 藉由本發明，操作者可以輕易檢測出被測試之積體電路元件的錯 誤點。因此，本發明可以應用在該積體電路元件的品質管制，用以快 速地檢測出不良產品。更進一步，操作員可以藉由本發明對一積體電路 元件之一錯誤點的前後輸入/輸出歷程作偵測。因此，本發明亦可以被 應用在一積體電路元件之除錯上。進而藉由本發明，積體電路元件之 設計工程師可以獲得準確的測試結果以及作爲修正該具有錯誤點之積 體電路元件之有價値的參考。 請參見第三圖，在本發明之另一具體實施例中，一第一積體電路 元件32係具有多個輸入/輸出端點(例如一記憶體元件），其被根據本發 明之方法所測試。爲了準確的檢測出該第一積體電路元件32之錯誤 點，在該第一積體電路元件32以及一匹配的存取裝置(access/store device)之間的輸出及輸入操作，應該被考慮在該第一積體電路元件32 之功能測試內。應用相同的測試方式，本發明係利用一無錯誤之第二 積體電路元件33來測試該第一積體電路元件32。該第二積體電路元件 33係與該第一積體電路元件32完全相同，並且亦具有多個輸入/輸出端 點。如第三圖中所示，一測試裝置31被採用於本發明中，其經由一第 一匯流排341與該第一積體電路元件32溝通，並且經由一第二匯流排 351與該第二積體電路元件％溝通，並且經由一第三匯流排301與一電 腦系統30溝通。在該測試過程中，一測試程式係被執行於該電腦系統 30內。該測試裝置31包含一第一插座34，用以承接該第一積體電路元 097P081.doc，87-177 λ 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ---r-------t-- (請先閲讀背面之注意事項再填寫本頁) -i-rej 線 Α7 424148 Λ Β7 _ 五、發明説明（) 件32。該測試裝置31並且包含一第二插座35，用以承接該第二積體電 路元件Μ。該第三匯流排301包含複數條數據/位址線3〇2、一重置線 3〇3、一時脈線3〇4以及一電源線305。該第三匯流排301係被分別電連 接至該第一匯流排341以及該第二匯流排351。該第一匯流排341並且 包含第一輸入/輸出線342，該第一輸入/輸出線342係被連接至該第一 積體電路元件32之輸入/輸出端點。該第二匯流排351並且包含第二輸 出線3S2 ’該第二輸出線M2係被連接至該第二積體電路元件33之輸入/ 輸出端點。該測試裝置31並且包含一比較器電路36、一存取裝置37以 及一合適的電阻器R1。該比較器電路36係被分別電連接至該時脈線 3〇3、該第一輸入/輸出線342以及該第二輸入/輸出線352。該存取裝置 37係被電連接至該第一線342。該電阻器R1係被連接在該第一輸入/輸 出線342與該第二輸入/輸出線352之間。 在一較佳具體實施例中，該第一積體電路32以及該第二積體電路 33係分別爲一記憶體元件。該存取裝置37係爲一微處理器單元 (microprocessor unit)。並且，當第一積體電路元件32及該第二積體電 路元件33係分別爲一靜態隨機存取記憶體(SRAM)元件時，該電阻器 R1係爲一電阻爲100Ω之電阻器。 藉由第三圖中之具體實施例測試該第一積體電路元件32之方法， 其係與第一圖中之具體實施例測試該第一積體電路元件12之方法相 同。第三圖中之該比較器電路36可以比較在該第一輸入/輸出線342上 之數據以及在該第二輸入/輸出線352上之數據，並且當比較結果符合 一預定準則時，該比較器電路36即產生一錯誤信號。該第一積體電路 元件32係由該測程式操控而運作，在該測試期間對該存取裝置37作存 取數據之動作。藉由該合適的電阻器R1，當該第一積體電路元件32從 該存取裝置37擷取數據時，在該第二輸入/輸出線352上之信號將會反 映在該第一輸入/輸出線342上之信號。不同地，當該第一積體電路元 件32對該存取裝置37存入數據時，在該第二輸入/輸出線352上之信號 的邏輯本質上不會受到在該第一輸入/輸出線M2上之信號的影響而改 變。藉此，該比較器電路36可以準確地比較出在該第一積體電路元件 32與第二積體電路元件33之間的輸出差異。 元件符號說明 _097PQ81.doc, 87-177___7 本紙張尺度逋用中國國家梯準（CNS ) A4规格（210X297公釐) ——：-------^-------1T--r----^ C請先閲讀背面之注意事項再填寫本页) 經濟部智慧財產局g工消費合作杜印製 ^24148 4 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明（？·） 10電腦系統 101第三匯流排 102重置線 103時脈線 104數據/位址線 105電源線 11測試裝置 12第一積體電路元件 13第二積體電路元件 14第一插座 141第一匯流排 142第一輸出線 15第二插座 151第二匯流排 152第二輸出線 16比較器電路 161錯誤線 162 D型態正反器 163比較器 164輸出線 097P081.doc, 87-177_ 8 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公嫠） I——.--------淋衣------iT------# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4^4148 A7 ___B7五、發明説明（气） 30電腦系統 301第三匯流排 3 02重置線 303時脈線 304數據/位址線 305電源線 31測試裝置 32第一積體電路元件 33第二積體電路元件 34第一插座 341第一匯流排 342第一輸入/輸出線 35第二插座 351第二匯流排 352第二輸入/輸出線 36比較器電路 361錯誤線 37存取裝置 -----------裝-------訂--^-----線 (諳先鬩讀背面之注意事項再填寫本頁) 097P081.doc, 87-177 9 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐）

Claims (1)

1. 424148 ^ H C8 D8 六、申請專利範圍 經.濟部智总財.4.¾¾工消費合作社印製 1 ' 一種利用—無錯誤（error-free)並與一第一積體電路元件(1C device)，全相同(identical)之第二積體電路元件來測試該第一積 體電路元件之裝置，該裝置經由一匯流排(bus)與一電腦系統溝 通，該匯流排包括一從該電腦系統輸出之時脈信號（Cl〇Ck signal) ’在測試期間—測試程式係被執行於該電腦系統內，該裝 置包含： 一比較器電路(comparator circuit)，由該時脈信號操控而運 作’該比較器電路係經由一第一輸入/輸出線與該第一積體電 路元件溝通以及經由一第二輸入/輸出線與該第二積體電路元 件溝通； 一第一連接裝置，以將該第一積體電路元件經由該匯流排連 接至該電腦系統以及經由該第一輸入/輸出線連接至該比較器 電路；以及 一第二連接裝置，以將該第二積體電路元件經由該匯流排連 接至該電腦系統以及經由該第二輸入/輸出線連接至該比較器 電路； 該比較器電路係比較在該第一輸入/輸出線上以及在該第二輸入/ 輸出線上之數據，並且當一預定準則被符合時該比較器電路則產 生一錯誤信號。 2、 如申請專利範圍第1項所述之裝置，進一步包含： 一存取裝置(access/store device)，被電連接至該第一輸入/輸 出線；以及 一電阻器，被連接在該第一輸入/輸出線和該第二輸入/輸出線 之間： 其中該第一積體電路元件係被該測試程式所操控，在測試期間對 該存取裝置存取數據。 3、 如申請專利範圍第1項所述之裝置，其中該比較器電路包含： 097P081.doc，87-177 m 木紙張尺度適用中國國家樣举< CNS ) A4規格（210X297公釐） --.-------^------、玎——^----^ (請先閲讀背面之注意事項再填寫本頁) 4 2414 8 ^ A8 B8 C8 D8 經濟部智慧財是局員工消費合作社印製 六、申請專利範圍 一比較器(comparator)，比較在該第一輸入/輸出線上和在該 第二輸入/輸出線上之數據並且產生一比較信號；以及 一正反器(flip-flop)，由該時脈信號操控而運作，該正反器接 收該比較信號，當該預定準則被符合時該正反器則產生該錯 誤信號。 4、 一種利用一無錯誤(error-free)並與一第一記憶體元件(memory device)完全相同(identical)之第二記憶體元件來測試該第一記憶 體元件之裝置，該裝置經由一匯流排(bus)與一電腦系統溝通，該 匯流排包括一從該電腦系統輸出之時脈信號(clock signal)，在測 試期間一測試程式係被執行於該電腦系統內，該裝置包含： 一比較器電路(comparator circuit)，由該時脈信號操控而運 作，該比較器電路係經由一第一輸入/輸出線與該第一記憶體 元件溝通以及經由一第二輸入/輸出線與該第二記憶體元件溝 通， 一第一連接裝置，以將該第一記憶體元件經由該匯流排連接 至該電腦系統以及經由該第一輸入/輸出線連接至該比較器電 路； 一第二連接裝置，以將該第二記憶體元件經由該匯流排連接 至該電腦系統以及經由該第二輸入/輸出線連接至該比較器電 路； 一存取裝置(access/store device)，被電連接至該第一輸入/輸 出線；以及 一電阻器，被連接在該第一輸入/輸出線和該第二輸入/輸出線 之間； 其中該第一積體電路元件係被該測試程式所操控，在測試期間對 該存取裝置存取數據，並且其中該比較器電路係比較在該第一輸 入/輸出線上以及在該第二輸入/輸出線上之數據，並且當一預定 準則被符合時該比較器電路則產生一錯誤信號。 5、 如申請專利範圍第4項所述之裝置，其中該比較器電路包含： —----：-----裝------訂—------線 (請先閲讀背面之注意事項再填寫本頁) 097P081.doc, 87-177 jj 本紙張尺度逋用中國國家棵準（CNS ) A4規格（210X297公釐） A8 B8 C8 D8 424148 4 六、申請專利範圍 一比較器(comparator)，比較在該第一輸入/輸出線上和在該 第二輸入/輸出線上之數據並且產生一比較信號：以及 一正反器(flip-flop)，由該時脈信號操控而運作，該正反器接 收該比較信號，當該預定準則被符合時該正反器則產生該錯 誤信號。 6、 一種利用一無錯誤(error-free)並與一第一積體電路元件(1C device)完全相同(identical)之第二積體電路元件來測試該第一積 體電路元件之方法，該方法利用一測試裝置並經由一匯流排(bus) 與一電腦系統溝通，在測試期間一測試程式係被執行於該電腦系 統內，該測試裝置包含一比較器電路(comparator circuit)，該比 較器電路係經由一第一輸入/輸出線與該第一積體電路元件溝通以 及經由一第二輸入/輸出線與該第二積體電路元件溝通，該測試裝 置包含一第一連接裝置用以將該第一積體電路元件分別經由該匯 流排連接至該電腦系統以及經由該第一輸入/輸出線連接至該比較 器電路，該測試裝置並包含一第二連接裝置用以將該第二積體電 路元件分別經由該匯流排連接至該電腦系統以及經由該第二輸入/ 輸出線連接至該比較器電路，該方法包含下列步驟： 藉由該測試程式同步重新設定該第一積體電路元件和該第二 積體電路元件； 藉由該測試程式同步並持續傳輸一測試信號至該第一積體電 路元件和該第二積體電路元件，並且同步並持續傳輸一時脈 信號至該第一積體電路元件、該第二積體電路元件以及該比 較器電路； 藉由該比較器電路比較在該第一輸入/輸出線上以及在該第二 輸入/輸出線上之數據：以及 當一預定準則被符合時由該比較器電路產生一錯誤信號； 其中該比較器電路係由該時脈信號操控而運作。 7、 如申請專利範圍第6項所述之方法，其中該測試裝置進一步包 含： 一存取裝置(access/store device)，被電連接至該第一輸入/輸 _097P081.doc，87-177 _12. 本紙張尺度適用中國國家標準（CNS > Μ規格（21 OX297公釐） — _s--------^------Ir—·:-----.ii (請先W讀背面之注意事項再填寫本頁) 經濟部智慧財4.,^¾工消費合作社印K 經濟部智总財4-局：只工消費合作社印製 ^24148 a Μ C8 ___ D8 六、申請專利範圍 出線；以及 一電阻器，被連接在該第一輸入/輸出線和該第二輸入/輸出線 之間； 其中該第一積體電路元件係被該測試程式所操控以在測試期間對 該存取裝置存取數據。 8、 如申請專利範圍第6項所述之方法，其中該比較器電路包含： 一比較器(comparator)，比較在該第一輸入/輸出線上以及在 該第二輸入/輸出線上之數據並且產生一比較信號；以及 —正反器(flip-flop)，由該時脈信號操控而運作，該正反器接 收該比較信號，當該預定準則被符合時該正反器則產生該錯 誤信號。 9、 一種利用一無錯誤(error-free)並與一第一記憶體元件(memory device)完全相同(uientical)之第二記憶體元件來測試該第一記憶 體元件之方法，該方法利用一測試裝置並經由一匯流排(bus)與一 電腦系統溝通，在測試期間一測試程式係被執行於該電腦系統 內，該測試裝置包含一比較器電路(comparator circuit)，該比較 器電路係經由一第一輸入/輸出線與該第一積體電路元件溝通以及 經由一第二輸入/輸出線與該第二記憶體元件溝通，該測試裝置包 含一第一連接裝置用以將該第一記憶體元件分別經由該匯流排連 接至該電腦系統以及經由該第一輸入/輸出線連接至該比較器電 路，該測試裝置並且包含一第二連接裝置用以將該第二記憶體元 件分別經由該匯流排連接至該電腦系統以及經由該第二輸入/輸出 線連接至該比較器電路，該測試裝置並且包含一被電連接至該第 —輸入/輸出線之存取裝置(access/store device)以及一被連接在 該第一輸入/輸出線與該第二輸入/輸出線之間的電阻器，該方法 包含下列步騾： 藉由該測試程式同步重新設定該第一記憶體元件和該第二記 憶體元件； 藉由該測試程式同步並持續傳輸一測試信號至該第一記憶體 元件和該第二記憶體元件，並且同步並持續傳輸一時脈信號 _097P081.doc, 87-177 _ 13 本紙乐尺度適用中國國家標準（CNS ) A4规格（210X2的公釐） ---------^------tT·--：-----^ (請先閲讀背面之注意事項再填寫本頁) CV 8 8 8 8 ABCD 經濟部智总时4-总貝工消費合作钍印製 097P08Ldocs 87-177 六、申請專利範圍 至該第一記憶體元件、該第二記憶體元件以及該比較器電 路； 藉由該比較器電路比較在該第一輸入/輸出線上以及在該第二 輸入/輸出線上之數據；以及 當一預定準則被符合時由該比較器電路產生一錯誤信號； 其中該第一記憶體元件係被該測試程式所操控，在測試期間對該 存取裝置存取數據，並且其中該比較器電路係由該時脈信號操控 而運作。 10、如申請專利範圍第9項所述之方法，其中該比較器電路包含： -比較器(comparator)，比較在該第一輸入/輸出線上以及在 該第二輸入/輸出線上之數據並且產生一比較信號；以及 一正反器(flip-flop)，由該時脈信號操控而運作，該正反器接 收該比較信號，當該預定準則被符合時該正反器則產生該錯 誤信號。 11 ' 一種利用一無錯誤(error-free)並與一第一積體電路元件(1C device)完全相同(identical)之第二積體電路元件以及一比較器電 路(comparator circuit)來測試該第一積體電路元件之方法，該方 法包含下列步驟： 同步重新設定該第一積體電路元件以及該第二積體電路元 件； 同步並持續傳輸一測試信號至該第一積體電路元件以及該第 二積體電路元件，並且同步並持續傳輸一時脈信號至該第一 積體電路元件、該第二積體電路元件以及該比較器電路； 藉由該比較器電路比較該第一積體電路元件之輸出信號與該 第二積體電路元件之輸出信號；以及 當一預定準則被符合時由該比較器電路產生一錯誤信號； 其中該比較器電路係藉由該時脈信號操控而運作= 12、如申請專利範圍第11項所述之方法，其中該比較器電路包含： ..... — | | -----S ^ > Λ. t / 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 裝 訂 線 (請先閱讀背面之注意事項再填寫本页) 14 4 2 4 14 8 * b8 C8 D8 六、申請專利範圍 一比較器(comparator)，比較在該第一輸入/輸出線上和在該 第二輸入/輸出線上之數據並且產生一比較信號；以及 一正反器(flip-flop)，由該時脈信號操控而運作，該正反器接 收該比較信號，當該預定準則被符合時該正反器則產生該錯 誤信號。 —, J 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財4^3(工消費合作社印製 _097P081.doc, 87-177_75 木紙張尺度適用中國國家標準（CNS ) A4規格（210Χ2ί>7公釐）