TW423080B - Semiconductor device and its manufacturing method - Google Patents

Description

經齊郎中夹揉华苟員工消費合作狂中裝 4230 8 0 A7 2051TWF.DOC/00G A 7 __B7_ 五、發明説明（/ ) 本發明是有關於一種半導體元件及其製造方法，且特 別是有關於一種多晶矽閘極（Poly-si 1 icon Gate)的製造方 法。可以改善習知的製程步驟，減少微影步驟的次數，減 輕不必要的閘極橋接（Gate Bridging)問題》 請參照第1A圖到第ID圖，其所繪示的爲習知一種M0S 電晶體元件製造流程的剖面示意圖。首先，如第1A圖所示， 提供半導體基底10，其上已形成有N井與P井。然後，在 半導體基底10上形成場氧化層12,用以隔離出主動區域。 場氧化層12的形成方式，可爲區域場氧化法（Local Oxidation of Silicon ; LOCOS)。或是亦可利用淺渠溝隔 離法（Shallow Trench Isolation ; STI) ° 接著，請參照第圖，完成閘極14的製作。首先， 利用熱氧化法，長成閘氧化層13(Gate Oxide)，再沉積多 晶矽層14，其中摻雜有離子，用以增加其導電度。再進行 第一微影與蝕刻步驟，定義多晶矽層14的圖案，形成閘極 14的結構。 接著，請參照第1C圖，進行第二微影步驟，形成光阻 層15，將N井覆蓋住。然後，以閘極14爲罩幕，在P井中 進行離子植入法，植入N型離子，形成源極/汲極區16。之 後，去除光阻層15。 接著，請參照第1D圖，進行第三微影步驟，形成光阻 層17，將P井覆蓋住。然後，以閘極U爲罩幕，在N井中 進行離子植入法，植入P型離子，形成源極/汲極區18。之 後，去除光阻層Π。於是完成習知M0S電晶體元件的製作。 3 IIII 裝 I 訂 0 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公嫠） 蛵濟郎中央樣隼局W工消費合作社印製 —」m°d8o、 g_ 五、發明説明（i) 可以看到的是，習知從製作閘極到源極/汲極區的形 成，至少需要經過三次微影的步驟才可完成，其尙不包括 淺離子植入（Ughtly Doped Drain ; LDD)時所需的微影次 數。而因爲微影與蝕刻步驟有時會產生不穩定的情形，因 此，製程中微影步驟越多，會對閘極結構的穩定性有影響， 例如容易產生閘極橋接的問題，而造成不必要的短路 (Short)。所以，提供一種更適合且有用的製程步驟是有其 必要的。 有鑑於此，本發明的主要目的是提出一種半導體元件 及其製造方法，可以改善習知的製程步驟，減少微影步驟 的次數至二次，同時也可以減輕不必要的閘極橋接問題。 爲達成上述之目的，本發明提出一種半導體元件及其 製造方法，首先，提供一半導體基底，其中已形成有第一 型井與第二型井。然後，在半導體基底上形成第一光阻層， 其包括覆蓋住第一型井的區域。接著，在第一光阻層之間 形成第一氧化層，再去除第一光阻層，在第一氧化層中留 下第一開口。然後，在半導體基底上形成第二光阻層，其 包括覆蓋住第二型井的區域。接著，在第二光阻層之間形 成第二氧化層，再去除第二光阻層，在第二氧化層中留下 第二開口。之後在第一開口與第二開口中形成閘氧化層與 導電層^ 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 4 I , 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（2!0Χ297公釐） Α7 Β7 蛵齋郎中失樣隼馬員工消費合作枉印敦 五、發明説明（3) 圖式之簡單說明： 第1A圖到第1D圖係繪示習知一種MOS電晶體元件製 造流程的剖面示意圖；以及 第2A圖到第2G圖係繪示根據本發明之一較佳實施 例，一種半導體元件之製造流程的剖面示意圖。 其中，各圖示之標號所代表的元件結構如下： 10，20 :半導體基底 12，21 :場氧化層 13，28 :閘氧化層 14，29 :多晶砂層 16，30 :聞極 17，19，22，25 :光阻層 18a，18b，23，26 :源極/汲極區 24，27 :氧化砂層 30a :開口 實施例 本發明提出一種半導體元件及其製造方法，其好處在 於可以減少從製作閘極到源極/汲極區形成所需的微影步 驟，不但能使產量大幅提昇，同時也可以減輕閘極橋接發 生的機率。 本發明的製程步驟與習知相反，習知是先製作閘極結 構，再形成源極/汲極區。而本發明是利用選擇性的液相沉 積法（Li quid Phase Deposition ; LPD)，空出閘極的圖案， 先形成源極/汲極區，之後再形成閘極結構。詳細的步驟如 ^ 〆 裝 訂 结 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^230 2051 TWF.DOC/006 A7 B7 經濟部中央標準局貞工消費合作社印製 五、發明説明（午） 第2A圖到第2H圖所述。 請參照第2A圖到第2ί1圖，其所繪示根據本發明之一 較隹實施例，一種半導體元件從製作閘極到源極/汲極區开多 成的剖面示意圖。首先，提供半導體基底20，其上已形成 有N井與P井。然後，在半導體基底20上形成絕緣結構’ 例如場氧化層21 ’用以隔離出主動區域。場氧化層21的形 成方式爲區域場氧化法（L0COS)，或是亦可利用淺渠溝隔離 法（STI)。接著，進行第—微影步驟，在半導體基底20上 形成光阻層22，並定義其圖案，其中部分光阻層22，覆蓋 住N井的區域，以及後續欲形成閘極的區域。然後，進行 離子植入法，在P井中植入N型離子，形成源極/汲極區23。 接著，請參照第2B圖，利用選擇性的液相沉積法 (LPD) ’在光阻層22以外的區域形成氧化矽層24。液相沉 積法的特色在於其沉積的地方具有選擇性，例如只會形成 於包含矽的材質上，而不會形成於光阻層22上。然後，以 習知的方法，去除光阻層22。 接著，請參照第2C圖，進行第二微影步驟，在半導體 基底20上形成光阻層25，並定義其圖案，其中部分光阻層 25覆蓋住P井的區域以及後續欲形成閘極的區域。然後， 進行離子植入法，在N井中植入P型離子，形成源極/汲極 區26。 接著，請參照第2D圖，利用選擇性的液相沉積法 (LPD)，在光阻層25以外的區域形成氧化矽層27。因爲液 相沉積法會選擇性的沉積在二氧化矽上，而不會沉積於光 6 (請先閱讀背面之注意事項再填寫本頁) 裝 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ2Μ公釐） 205 1 TWF.DOC/006 Q η 五、發明説明（彡） 阻材料上，所以’此處之氧化矽層27只會形成在光阻層25 以外的區域上° 接著，請參照第2E圖，以習知的方法’去除光阻層25 » 留下氧化矽層24與氧化矽層27的結構。並露出後續欲形 成閘極的區域’例如開口 3〇a。 接著，請參照第2F圖，經過淸洗步驟，再進行熱氧化 法（Thermal Oxidation)，在開口 30a中形成薄的閘氧化層 28。然後，在閛氧化層28上沉積多晶矽層29，用以塡滿開 口 30a。之後，多晶矽層29的形成方式爲利用化學氣相沉 積法，並進行環境摻雜法（Doped In Situ)或離子植入法 (Ion Implantation)，使其中摻雜有離子，用以增加其導 電度。 接著，請參照第2G圖’進行回触刻（Etching Back)的 步驟，或是以化學機械硏磨法（CMP)，硏磨多晶矽層29的 表面。使得多晶矽層29的表面與氧化矽層24以及氧化矽 層27的表面同高，形成閘極30的結構。 綜上所述’本發明提出此種半導體元件及其製造方 法，其特點如下： (1) 本發明可以減少在製程中，從製作閘極到源極/汲 極區形成所需的微影步驟，降低曝光對準過程所造成的對 準誤差（misalignment)，增強元件的可靠性。 (2) 本發明不但能使產量大幅提昇，同時也可以減輕閘 極橋接發生的機率。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 7 本紙張尺度適用中國國家^準（CNS ) A4规格21〇X2974^~j 7™ —HI. 1' i 訂 線 (請先閲讀背面之注意事項再填寫本頁) ^2308〇 205 1 TWF.DOC/006 Α7 Β7 五、發明説明（έ )然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍內，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 —^-------d------ΐτ------鍵 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > Α4規格（2丨0X297公釐）

Claims (1)

1. 經濟部中央揉準局負工消費合作社印製 2 3 Ο 8 Ο 2〇5ITWF.D〇c/〇〇6 AS Β8 CS ______________D8 六、申請專利範固 —--- ι·胃種半導體兀件的製造方法，包括下列步驟： 提供一半導體基底，在該半導體基底中已設有第一型 井、第二型并與一場氧化層； 進行第一微影步驟，在該半導體基底上形成一第一光 ^層，並定義該第〜光阻層的圖案，部分該第一光阻層覆 蓋住該第一型井的區域； ^在該半導體基底上未覆蓋該第一光阻層的區域形成一 第一氧化層，然後去除該第一光阻層，則在該第一氧化層 中形成一第一開口； 進行第二絶影步驟’在該半導體基底上形成一第二光 阻層’並定義該第二光阻層的圖案，部分該第二光阻層覆 蓋住該第二型井的區域； 在該半導體基底上未覆蓋該第二光阻層的區域形成一 第二氧化層’然後去除該第二光阻層，在該第二氧化層中 形成一第二開口； 依序在該第一開口與該第二開口中形成一閘氧化層與 一導電層；以及 進行蝕刻步驟，蝕刻該導電層，露出該第一氧化層與 該第二氧化層的表面。 2. 如申請專利範圍第1項所述之方法，其中步驟d的形 成方式係爲遂擇性的液相沉積法，因此該第一氧化層只會 沉積在該半導體基底上，而不會沉積在該第一光阻層上。 3. 如申請專利範圍第1項所述之方法，其中步驟g的形 成方式係爲選擇性的液相沉積法，因此該第二氧化層只會 9 (請先閱讀背面之注意事項再填寫本育) 裝· 訂 衣紙張尺度適用t國两家揉率（CNS ) A4规格（2丨OX297公釐） '4230 80 205 1TWF.DOC/006 Α8 Β8 C8 D8 經濟部申央梯率局WC工消费合作社印*. 六、申請專利範園 沉積在該半導體基底上，而不會沉積在該第二光阻層上。 4. 如申請專利範圍第1項所述之方法，其中步驟b更包 括在該第二型井中進行離子植入法，植入第一型離子，而 形成一第一源極/汲極區。 5. 如申請專利範圍第1項所述之方法，其中步驟d更包 括在該第一型井中進行離子植入法，植入第二型離子，而 形成一第二源極/汲極區。 6. 如申請專利範圍第1項所述之方法，其中該閘氧化層 的形成方式係爲熱氧化法 7. 如申請專利範圍第1項所述之方法，其中該導電層的 形成方式係爲化學氣相沉積法，且在反應氣體中摻雜離 子，用以增加其導電度。 8. 如申請專利範圍第1項所述之方法，其中該導電層係 爲摻雜的多晶矽層。 9. 一種半導體元件的製造方法，包括下列步驟： 提供一半導體基底，在該半導體基底中已設有一第一 型井與一第二型井，並於該第一型井與該第二型井之間設 一絕緣結構； 進行第一微影步驟，在該半導體基底上形成一第一光 阻層，並定義該第一光阻層圖案，而部分該第一光阻層覆 蓋住該第一型井的區域； 進行離子植入法，在該第二型井中植入第一型離子， 形成一第一源極/汲極區； 進行液相沉積法，在該半導體基底上未覆蓋該第一光 <锖先聞讀背面之注意事項再填寫本頁) 丁 私纸張尺度適用中困國家揉準（CNS ) Α4规格（210X297公釐） 205 1TWF.DOC/006 0〇 8 8 8 ABCD 經濟部中央標率局負工消費合作社印策 六、申請專利範圍 阻層的區域形成一第一氧化層，然後去除該第一光阻層， 則在該第一氧化層中形成一第一開口； 進行第二微影步驟，在該半導體基底上形成一第二光 阻層，並定義該第二光阻層的圖案，而部分該第二光阻層 覆蓋住該第二型井的區域； 進行離子植入法，在該第一型井中植入第二型離子， 形成一第二源極/汲極區； 進行液相沉積法，在該半導體基底上未覆蓋該第二光 阻層的區域形成一第二氧化層，然後去除該第二光阻層， 則在該第二氧化層中形成一第二開口； 依序在該第一開口與該第二開口中形成一閘氧化層與 一導電層；以及 進行蝕刻步驟，蝕刻該導電層，露出該第一氧化層與 該第二氧化層的表面。 10. 如申請專利範圍第9項所述之方法，其中該摻雜的 多晶矽層之形成方式係爲化學氣相沉積法，且在反應氣體 中摻雜離子，用以增加其導電度。 11. 如申請專利範圍第9項所述之方法，其中該閘氧化 層的形成方式係爲熱氧化法。 12. 如申請專利範圍第9項所述之方法，其中該絕緣結 構係爲場氧化層。 13. 如申請專利範圍第9項所述之方法，其中該第一氧 化層係爲二氧化矽。 14. 如申請專利範圍第9項所述之方法，其中該第二氧 ^裝------訂·-------妒 ί. 1 (請先聞讀背面之注$項再填寫本頁) 各紙張尺度逍用中固國家搮準（CNS ) Α4规格（21〇Χ297公釐） Αδ Β8 C8 D8 Z d u « u 205 1 TWF.DOC/006 六、申請專利範圍 化層係爲二氧化矽。 15.如申請專利範圍第9項所述之方法，其中該導電層 係爲摻雜的多晶矽層。 (請先聞讀背面之注^^項再填寫本頁) 經濟部中央標準局員工消費合作社印11 本紙張尺度適用中國國家揲準（CNS ) Α4規格（2丨0X297公釐）