TW417357B - Clock forwarding circuit in semiconductor integrated circuit and clock forwarding method - Google Patents
Clock forwarding circuit in semiconductor integrated circuit and clock forwarding method Download PDFInfo
- Publication number
- TW417357B TW417357B TW087104999A TW87104999A TW417357B TW 417357 B TW417357 B TW 417357B TW 087104999 A TW087104999 A TW 087104999A TW 87104999 A TW87104999 A TW 87104999A TW 417357 B TW417357 B TW 417357B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- data
- data line
- circuit
- transmission
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Description
A7 ♦ms? ------ -— B7 五、發明説明(1 ) _發明背景 1.發明領域 本發明是有關於一種半導體積體電路,尤其是有關於一 種半導體積體電路的時脈前送電路及時脈前送方法。 2 .相關技術説明 半導體積體電路内有許多功能方塊3在不同的功能方塊, 之間進行資料的傳送與接收。爲了傳送與接收資料,資料 線與時脈線被連接到資料傳送埠(亦即傳送資料的功能方塊) 與資料接收埠(亦即接收資料的功能方塊)之間。然而,依 據接線的長度’厚度與形狀,該資料線與時脈線會有負 載。所以,當資料與時脈信號分別經資料線與時脈線傳送 出去時,會發生互連延遲。尤其是,如果資料線上的互連 延遲時間達到或超過輸入到資料傳送埠與資料接收埠的時 脈週期’則當資料從資料傳送埠經資料線傳送資料接收淳 時便會發生誤動作。爲了避^該誤動作的發生,使用一種 時脈可送技術’穩定的將資料由資料傳送埠傳送到資料接 收埠,而不會增加時脈週期。圖1顯示傳統的時脈前送電 路。 參閲圖I ’傳統的時脈前送電路包括資料傳送閂10 1,時 脈傳送閂103 ’資料驅動器1〇5,時脈驅動器丨07,資料線 109,’時脈線1U ’時脈產生器113,第一資料接收閂115, 第二資料接收栓閂1 Π,選擇器119,第三資料接收给閃 12 1以及無負載控制電路U3。資料傳送閂1〇 i與時脈傳送 問103是包含在資料傳送埠内,而時脈產生器丨13,第一資 ______ ~ 4 - _ 本紙張尺度剌㈣ii;'料(CNS丨( 21PX297公嫠) " '~~" ~~ C锖先閱讀背面之泫意事項鼻填寫本買)
V --° 經濟部中央標準局貝工消費合作社印製 經濟部中央標準局員工消費合作社印裝 A7 ----------B7 五、發明説明(2 ) 料接收閃1 15 ’第二資料接收栓閂丨π,第三資料接收栓閂 12 1 ’選擇器1 19以及無負載控制電路1 2 3是包含在資料接 收蜂内。 然而’在傳統的時脈前送電路中,發生在資料線109上的 互連延遲時間必須幾乎與發生在時脈線1丨丨上的互連延遲 時間相同3所以,資料線109的繞線以及時脈線1 U的繞線. 必須設計並製造成具有相同的負載。 因此’在傳統的時脈前送電路中,當資料線109的負載與 時脈線1 Π的負载不同時,資料、線i〇9上的互連延遲時間便 句W時脈線1 1 1上的互連,·延遲時間不同。這會降低資料接 收車的操如時序邊際。而且時脈ScLK會經由時脈線丨丨1連 續供應給資料接收埠,使彳Ή 4M肖耗增加。 _發明福要 爲了解決上述問題,本發明的主要目的在於提供一種丰 導體積體電路中的_前送電路,能料資料接收痒的操 作時序邊際並降低功率消耗。 =發月的另一目的在於提供—種半導體積體電路中的時 帐a丨迈方法,耠此方法能增加資料接收埠的操作時序邊際 並降低功率消耗。 因此’爲了達到第一項荀的,提供一種半導體積體電路 中的。時脈前送電路,包含資料傳送Θ,選擇器,資料線, 分散器,時脈產生器以及貨料接收閂, ^料傳送問會依據傳送時脈检住資料^選擇器依據控制 L號選取傳运時脈或資料傳送閃的輸出。資料線將選擇 ( CNS ) ( 210^197^ ) I - . · -- I I -i i f I- - I — - _—·"I »il — I— I- -— in • *-1、T (請先聞讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(3 ==傳送出。分散器依據控制信號,將資料線所 (請先閲請背面之注意事項再填寫本頁) 哭來接^/與延3^傳巧時脈分散。輕產生11藉分散 目標時脈以及延遲的料時簡^並產生接收. 料Μ料純時脈,以散 資料輸出。 ^ ; 二信號表示半導體積體電路的不正常或正常操作。當, 半導體積體電路不正常操作時,選擇器選取謂出傳送時 2:而當半導體積體電路正常操作時,選擇器選取並輸出 資,傳送閃的輸出。當丰導體積體電路不正常操作時,分 散器輸出經由資料線傳送到時脈產生器的延遲傳送時脈, 而當半導體積體電路正常操作時,彳散器輸出.經自資料線 傳送到資料接收閂的延遲資料。 爲了達到第二項目的,提供一種半導體積體電路中的時 脈前送方法,.所包含的步驟有:依據傳送時脈栓住資料·· ®半導體積體電路不正常操作時,輸出傳送時脈到資料 線:當半導體積體電路正常操作時,接收經由資料線.而來 的目標時脈以及延遲傳送時脈輸出,並產生接收時脈:依 據接收時脈栓住經由資料線而來的延遲資料。 經濟部中央標準局負工消費合作社印掣 圖式簡單說明 本發明上述的目的與優點,在參閲相關圖式以及較佳實 拖例的說明後,將會變得更爲顯著,其中: 圖1爲傳統時脈前送電路的電路示意圖: 圖2爲本發明較佳實施例的時脈前送電路的電路示意圖: 圖3爲圖2中時脈產生器的詳細電路圖: 41725 A7 B7 經濟部中央梂準局員工消費合作社印犁 五 '發明説明( 圖4爲圖2中依據本發明時脈前送方法的流程圖。 較佳實施例説明 參閲圖2,依據本發明的時脈前送電路包含資料傳送閂 201,選擇器203,驅動器2〇5 ,資料線2〇7,分散器2〇9, 時脈產生器2 11,第一資料接收尚2丨3以及第二資料接收閂 2 15。資料傳送閂20〗與選擇器2〇3是包含在資科傳送埠 中,而分散器209,時脈產生器2 1 },第π資料接收閂2】3 以及第二資料接收閂2丨5是包含在資料接收埠中。 資料傳送閃20 1依據傳送時脈SCLK將資料dATa拴住a 構成多工器的選擇器2〇3會依據表示半導體積體電路不正 常或正常操作的控制信號c N τ,選取傳送時脈SCLK或資 料傳送閂201的輸出。資料線2〇7傳送出選擇器2〇3與資料 線207之間,並接收選擇器2〇3的輸出信號,同時驅動資料 線207 =構成多工解訊器的分散器2〇9會依據控制信號 C N T ’分散延遲傳送時脈DSCLK.以及經資料線207所傳送 的延遲資料DDATA。延遲傳送時脈DSCLK是資料線2.07上 傳送時脈SCLK的延遲結果《延遲資*DDATA是資料線2〇7 上负科DATA的延遲結果。時脈產生器2 11接收從分散器
209輸出的延遲傳送時脈DSCLK,並且會產生接收時脈 RCLK 。第一資料接收閂213依據接收時脈RCLK,拴住從 分散器209輸出的延遲資料ddATA。第二資料接收閃2 1 5依 據目標時脈TCLK ’栓住第一資料接收閂2 13的輸出,並輸 出如延遲資料RDΑΤΑ的結果。 圖3爲圖2中時脈產生器的詳細電路圖。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (讀先閱請背面之注意事項再填寫本頁) 、-Β 經濟部中央標率局員工消費合作社印繁 A7 _______ B7 * — 五、發明説明(5 ) 參閲圖3,時脈產生器包含選擇器301,及閘303,反或 閘305以及設定-重置正反器307。 構成多工器的選擇器30 1會依據控制信號c_N T,選取延 遲傳送時脈DSCLK或接收時脈RCLK。及閘303對選擇器 301與目標時脈tCLK的輸出信號進行and操作=反或間 305對選擇器301與目標時脈TCLK的輸出信號進行n0R操 作,並將結果反相。設定-重置正反器3 〇 7接收及閘3 〇 3與 反或閘305的輸出信號,並產生接收時脈rclk。接收時脈 RCLK是連續性自我產生的信號3 更詳細的說’時脈產生器會在不正常操作時,截取資料 線207上的互連延遲,並產生接收時脈rclk。而且,時脈 產生器具有△ (int)大於△ (skew)的條件,△ (int)代表資料 線207上的互連延遲’ △(skew)表代表傳送時脈sclk與延 遲傳送時脈DSCLK之間的歪斜。當Δ (int)小於△ (skew) 時,延遲傳送時脈DSCLK的反相信號會輸入到選擇器 3 0 1。 圖4爲圖2中依據衣發明時脈前送方法的流程圖^ 參閲圖4 ’依據時脈前送方法,首先依照步驟3 〇1中的傳 迓時脈,將資料栓住。在步驟303 , 305與307中,當半導 體積體電路不正常操作時,傳送時脈被輸出到資料線,而 接收時脈是從目標時脈以及經資料線傳送的延遲接收時脈 所產生。當半導體積體電路正常操作時,所栓住的資料被 輸出到資料線,而經資料線所傳送的延遲資料會在步驟 309與311中,依據接收時脈而被栓住, 本紙張尺度適用中國⑺oxS公楚y (請先閲讀背面之注意事項再填寫本頁) 訂 4173^7 A7 _____________B7 五'發明説明(6 ) 依據本發明的時脈前送電路與時脈前送方法,其操作將 參閲圖2與圖4來作詳細的説明。 參閱圏2與圖4,首先步驟301中,資料傳送閃在2〇1依據 傳送時脈SCLK將資料DATA栓住。當半導體積體電路不正 #操作時,亦即在打開電源或開始時,選擇器2〇3在步驟 303與3〇5中,會依據控制信號CNT,選取傳送時脈_ SCLK,並將結果輸出到資料線2〇7。此時,如果驅動器 205是連接到選擇器2〇3與資料線2〇7之間,驅動器2〇5會接 收傳送時脈SCLK ’亦即選擇器203的輸出,並驅動資料線 2〇7。在步騍3〇5之後’分散器2〇9會依據控制信號cNt, 輸出經資料線207所傳送的延遲傳送時脈DSCLK。在步驟 3 07中,時脈產生器211接收目標時脈tclk與延遲傳送時 脈DSCLK ’並產生接收時脈RCLK。 經濟部中央標準局員工消費合作社印装 接著’在步驟309中,當半導體積體電路正常操作時,選 擇器203會依據控制信號c N T,選取被傳送資料閂201所检 住的資料’並將所選取的資料輸出到資料線2〇7 3此時, 如果驅動器205是連接到選擇器203與資料線207之間,驅 動器205會接收所栓住的資料,亦即選擇器203的輸出,並 驅動資料線207。在步驟3 09之後,在步驟3 11中,分散器 2〇9會依據控制信號C N T,輸出經資料線207所傳送的延遲 傳送時脈DSCLK,而第一資料接收閂2 13依據接收時脈 RCLK,栓住從分散器209輸出的廷遲資料DDATA。所 以’第一 料接收問2 1 5依據目標時脈T C L K ’检·住第—資 料接收閃2 13的輸出,並輸出如延遲資料RD AT A的結果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 •五、發明説明(7 ) 結果,在實現上述依據本發明#脈前送方法㈣脈前送 電路中,資料接收埠會截取資料線的互連延遲量,經資料 線從資料傳料傳去的延遲料時脈,並產生自我產 生的接收時脈。該操作是針對不正常操 路來進行的m針對正常操㈣半«積^ 路n妾收埠會依據自我產生的接收時脈,接收經資料 線從資料傳送埠傳送出去的資料3 * 再/入在只現上述依據本發明時脈前送方法的時脈前 送電路中’資料線的互連延遲量被截取出,而且依據自我 產生的接收時脈來接收資料。所以,資料接收痒的操作時 ^邊際會增加。同肖’時脈線被移開’而JL在丰導體積體 電路不正常操作時’會經資料線將傳送時脈供應給資料接 收埠,使得功率消耗降低s " 如上所迷,本發明參照一個較佳實施例來做説明,但卻 不以此爲限。很顯然的,熟知該領域的人士所做的不同 改都是在本發明的精神内。 , > (請先閲讀背面之注意事項再填寫本頁) -訂 經濟部中央標準局員工消費合作社印製 _- 10 - (2】0_X 297公釐) 本紙張尺度璉用中國國家榡準(CNS ) A4規格
Claims (1)
- 蛵濟部中夬榡率局員工消費合作社印製 Β3 : CS DS '---------—--—----—______ '申請專利範圍 ι·—種半導體積體電路的時脈前送電路,係包含: —資料傳送閂,用以回應傳送時脈而栓住資料: ,選擇器,用以回尨控制信號而選取傳送時脈或資料 傳送閂的輸出信號: —資料線,用以傳送選擇器的輪出信號; —分散器,用以回應控制信號而分散經資料線傳送的 延遲資料以及延遲傳送時脈; 時脈產生器’用以接收目標時脈以及由分散器所輪 出的廷遲傳送時脈,並產生接收時脈;及 ’―資料接收閂,用以回應接收時脈而栓住由分散器所 輪出的延遲資料。 2. 如申請專利範圍第1項之時脈前送電路,進一步包含— 驅動器,其連接到選擇器與資料線之間,以接收選擇器 的輪出,並驅動資料線。 3. 如申請專利範圍第1項之時脈前送電路,進一步包含另 —資料接收閂,其回應目標時脈而栓住資料接收閂的輸 出。 · 4‘如申凊專利範圍第1項之時脈前送電路,其中該控制信 號代表半導體積體電路的不正常或正常操作3 5·如申請專利範園第I項之時脈前送電路,其中該選擇器 在半導體積體電路不正常操作時,選取並輸出傳送時 脈’而且在半導體積體電路正常操作時,選取並輸出資 料傳送閂的輸出信號。 6.如申清專利範圍第1項之時脈前送電路,其中該分散器 -11 - 本紙伕尺度適用中國國家標隼(CNS ) A#規格(2丨〇><297公釐) --— nn m af^l f u— m^i t f碕先閲讀背面之注意事項再填寫本頁} 山5. 4ίι35? Λ;^ BS CS DS 六、申請專利範圍 在半導體積體電跃π t〆, 不正常操作時,輸出經資料線傳送到 時脈產生器的廷讲# , 砭傳送時脈,而且在丰導體積體電路正 常拓作時,輸出經資料 料。 線傳送到資料接收閂的延遲資 7.如申請專利筋jfl g , p 圍弟1項之時脈前送電路,其中該時脈產 生電路包含: 選擇器,用以 接收時脈: 回應控制信號而選取延遲傳送時脈或 及閘’用以對選擇器與目標時脈的輸出信號進行 A N D操作: 經濟部中央標隼局員工消費合作社印製 一反或閘’用以對 NOR操作: 没疋-重置正反器,用以接收及閘與反或閘的輸士信 號,並產生接收時脈3 8.—種丰導體積體電路内的時脈前送方法, 驟:· (a )回應傳送時脈而检住資料: · ⑻當半導體㈣電路不正常操料,輸㈣送時脈給 資料線: ⑷接收目標時m經資料線料的延㈣送時眼, 並產生接收時脈: (w當半導體積體電路正常操作時,輸出所栓住的資料 給資料線; (〇回應接收時脈,將經資料線傳送的延遲資料栓住3 選擇器與目標時脈的輸出信號進行 係包含以下步 -I— !-n I - I - I ί· κ I I 11· t^i —n I - I Ji— r - n^i (請先閣讀背面之注意事項再填寫本頁) -12- 本纸張尺度適用中國國家標準(CNS > ( 2!0X297公釐) 41735? - DS 六、申請專利範圍 9. 如申請專利範圍第8項之時脈前送方法,進一步包含以 下步驟: 在步骤(b )與(c )之間,接收輸出到資料線的傳送時 脈,並驅動該資料線: 在步驟(d )與(e )之間,接收輸出到資料線的資料,並 驅動該資料線。 10. 如申請專利範圍第8項之時脈前送方法,進一步包含在 步驟(e )之後,回應目標時脈而將回應接收時脈所栓住的 資料再次栓住。 (請先閱讀背面之注意事項再填寫本頁} 經濟部中央襟準局員工消費合作社印製 3 本纸浃尺度適用中國國家標準(CNS ) A4说格(2i〇X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970076390A KR100255664B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW417357B true TW417357B (en) | 2001-01-01 |
Family
ID=19529245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087104999A TW417357B (en) | 1997-12-29 | 1998-04-02 | Clock forwarding circuit in semiconductor integrated circuit and clock forwarding method |
Country Status (4)
Country | Link |
---|---|
US (1) | US5999023A (zh) |
JP (1) | JP3581571B2 (zh) |
KR (1) | KR100255664B1 (zh) |
TW (1) | TW417357B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6336159B1 (en) * | 1997-06-25 | 2002-01-01 | Intel Corporation | Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system |
KR100555449B1 (ko) * | 1998-03-12 | 2006-04-21 | 삼성전자주식회사 | 고속 송/수신 레벨을 채용하는 클럭 포워딩 회로 및 그의 동작방법 |
US6359479B1 (en) * | 1998-08-04 | 2002-03-19 | Juniper Networks, Inc. | Synchronizing data transfers between two distinct clock domains |
JP3953206B2 (ja) * | 1998-09-24 | 2007-08-08 | 富士通株式会社 | 高速クロックに対応可能な入力バッファを持つ集積回路装置 |
JP3344466B2 (ja) * | 1998-11-04 | 2002-11-11 | 日本電気株式会社 | 信号転送制御方法およびその回路 |
US6434640B1 (en) | 1999-05-25 | 2002-08-13 | Advanced Micro Devices, Inc. | Unload counter adjust logic for a receiver buffer |
US6370600B1 (en) | 1999-05-25 | 2002-04-09 | Advanced Micro Devices, Inc. | Staging buffer for translating clock domains when source clock frequency exceeds target clock frequency |
KR100336041B1 (ko) * | 1999-08-16 | 2002-05-08 | 윤종용 | 자동 클럭 딜레이 검출 및 초기 파라미터 셋팅 특성을 가진 클럭 포워딩 회로 |
US6424688B1 (en) | 1999-10-27 | 2002-07-23 | Advanced Micro Devices, Inc. | Method to transfer data in a system with multiple clock domains using clock skipping techniques |
US6609171B1 (en) | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
US6297702B1 (en) * | 2000-01-10 | 2001-10-02 | Honeywell International Inc. | Phase lock loop system and method |
US6748039B1 (en) | 2000-08-11 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system |
US6711696B1 (en) | 2000-08-11 | 2004-03-23 | Advanced Micro Devices, Inc. | Method for transfering data between two different clock domains by calculating which pulses of the faster clock domain should be skipped substantially simultaneously with the transfer |
US6373312B1 (en) | 2000-09-29 | 2002-04-16 | Agilent Technologies, Inc. | Precision, high speed delay system for providing delayed clock edges with new delay values every clock period |
US6348828B1 (en) * | 2000-09-29 | 2002-02-19 | Agilent Technologies, Inc. | Clock enable circuit for use in a high speed reprogrammable delay line incorporating glitchless enable/disable functionality |
US6742160B2 (en) | 2001-02-14 | 2004-05-25 | Intel Corporation | Checkerboard parity techniques for a multi-pumped bus |
GB2372599B (en) * | 2001-02-27 | 2003-04-30 | 3Com Corp | Clocking scheme for asic |
US6587384B2 (en) * | 2001-04-21 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Multi-function serial I/O circuit |
US6538485B1 (en) * | 2001-11-29 | 2003-03-25 | Cypress Semiconductor Corp. | Dual tristate path output buffer control |
US6952791B2 (en) * | 2001-12-03 | 2005-10-04 | Broadcom Corporation | Method and circuit for initializing a de-skewing buffer in a clock forwarded system |
US7180891B1 (en) | 2002-01-25 | 2007-02-20 | Advanced Micro Devices, Inc. | Method of transferring data to multiple units operating in a lower-frequency domain |
US6982575B2 (en) * | 2002-01-30 | 2006-01-03 | Agilent Technologies, Inc. | Clock ratio data synchronizer |
US7085889B2 (en) * | 2002-03-22 | 2006-08-01 | Intel Corporation | Use of a context identifier in a cache memory |
KR100524933B1 (ko) * | 2002-10-28 | 2005-10-31 | 삼성전자주식회사 | 클럭 지연 검출 회로 및 클럭 지연 검출 방법 |
KR100670707B1 (ko) * | 2005-03-31 | 2007-01-17 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
US8700818B2 (en) * | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
JP2009147869A (ja) * | 2007-12-18 | 2009-07-02 | Ricoh Co Ltd | 同期化回路 |
US8664984B2 (en) * | 2012-06-01 | 2014-03-04 | Lsi Corporation | Pulse synchronizer circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452323A (en) * | 1993-12-06 | 1995-09-19 | Hughes Aircraft Company | Simple asynchronous data synchronizer to a faster clock |
-
1997
- 1997-12-29 KR KR1019970076390A patent/KR100255664B1/ko active IP Right Grant
-
1998
- 1998-04-02 TW TW087104999A patent/TW417357B/zh not_active IP Right Cessation
- 1998-05-14 US US09/078,940 patent/US5999023A/en not_active Expired - Lifetime
- 1998-07-14 JP JP19905198A patent/JP3581571B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100255664B1 (ko) | 2000-05-01 |
JPH11203240A (ja) | 1999-07-30 |
JP3581571B2 (ja) | 2004-10-27 |
US5999023A (en) | 1999-12-07 |
KR19990056395A (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW417357B (en) | Clock forwarding circuit in semiconductor integrated circuit and clock forwarding method | |
US5557225A (en) | Pulsed flip-flop circuit | |
TW385441B (en) | Synchronous semiconductor memory device with less power consumed in a standby mode | |
CN105406842B (zh) | 半导体器件的输出时序控制电路及其方法 | |
US5793227A (en) | Synchronizing logic avoiding metastability | |
JPH05197679A (ja) | 多重速度同期バスを有するコンピュータシステム | |
US6178206B1 (en) | Method and apparatus for source synchronous data transfer | |
US7456657B2 (en) | Common input/output terminal control circuit | |
JP2639319B2 (ja) | 半導体装置 | |
US20030107421A1 (en) | Transmission-gate based flip-flop | |
US5537557A (en) | Interface between unsynchronised devices | |
TW510101B (en) | Data transmitting device, data transmission system and method | |
US6708261B1 (en) | Multi-stage data buffers having efficient data transfer characteristics and methods of operating same | |
US6920578B1 (en) | Method and apparatus for transferring data between a slower clock domain and a faster clock domain in which one of the clock domains is bandwidth limited | |
US7259588B2 (en) | Tri-state detection circuit for use in devices associated with an imaging system | |
US6822479B1 (en) | I/O buffer power up sequence | |
US6823413B2 (en) | Interrupt signal processing apparatus | |
US7107474B2 (en) | Data transfer unit and method | |
TW540060B (en) | Power saving on the fly during reading of data from a memory device | |
TWI264018B (en) | Data output driver for reducing noise | |
JPH0916280A (ja) | 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム | |
TW381228B (en) | Write control driver circuit | |
EP0601539A2 (en) | Communication apparatus with low power consumption | |
TW410296B (en) | Direct access device of input/output ports | |
JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |