TW411604B - Improved method for filling contact holes - Google Patents

Improved method for filling contact holes Download PDF

Info

Publication number
TW411604B
TW411604B TW87104696A TW87104696A TW411604B TW 411604 B TW411604 B TW 411604B TW 87104696 A TW87104696 A TW 87104696A TW 87104696 A TW87104696 A TW 87104696A TW 411604 B TW411604 B TW 411604B
Authority
TW
Taiwan
Prior art keywords
titanium silicide
layer
contact hole
dielectric layer
item
Prior art date
Application number
TW87104696A
Other languages
English (en)
Inventor
Tz-Kuen Gu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW87104696A priority Critical patent/TW411604B/zh
Application granted granted Critical
Publication of TW411604B publication Critical patent/TW411604B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 411604 五、發明説明(1 ) 本發明係有關用導體金屬插塞填滿介電層内之接觸洞 之方法,更特別係有關使用由CVD所得之矽化鈦以形成導 體金屬插塞之方法。 (請先閱讀背面之注意事項再填寫本頁) 形成於積體電路晶圓上之介電層内之接觸洞,一般係 利用濺鍍法’在接觸洞之底部與側壁上形成鈦層與氮化鈦 層"晶圓係經熱處理,以在鈦與矽接觸處形成矽化鈦。鎢 或其他金屬之全面平坦沉積係可用於填滿接觸洞β 美國專利第5 ’ 534 ’ 730(Mori等人)係揭露在底部具 有薄氧化物之接觸洞。石夕化欽’ TiSix,係以cVD沉積於 接觸洞内。當TiSix膜形成時,氧化物係減少,矽化鈦係 形成一導通接觸至氧化物下之梦。 美國專利第5 ’ 376,4〇5(Doan等人)提出一種使用 CVD法’以在積體電路晶圓上沉積矽化鈦之方法。 美國專利第5 ’ 066,612(Ohba等人)提出使用多層 絕緣層以激活選擇性金屬成長,而用金屬將接觸洞填滿。 本發明係描述一種方法,其使用CVD法所得之矽化 鈦’而將形成於積體電路晶圓上之介電層内之接觸洞填 滿。 經濟部中央標準局貝工消費合作杜印裂 在製造積趙電路晶圓中,在元件已形成於晶圓内,且 某些電極,通常是多晶矽電極,已形成後,介電層係形成 於晶圓上《需要在此介電層形成接觸或路由,並將導體金 屬填滿這些接觸或路由,使得形成於介電層上之電性圖樣 可電性連接至形成於晶圓内之元件之適當點,與形成於晶 圓上之電極。 本紙張尺度適用中國國家揉準(CMS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 4ί1«β4 Α7 Β7 五、發明説明(2 ) 第1A圖係為積體電路晶圓之部分之剖面圖,其顯示 半導體晶圓1〇、形成於晶圓1〇内之擴散區14,以及場氧 化物隔離區12。多晶矽電極16係形成於場氧化物區12 上介電層18,通常為二氧化妙,係形成於積體電路晶圓 上’而接觸洞20係形成於介電層18内。 第1B圖與1C圖係顯示用導體金屬填滿接觸洞之習知 技術。如第1B圖所示,鈦層22與氮化鈦24係依序由濺渡 法,而沉積於晶園上,鈦層22與氮化鈦24係形成於接觸 洞之側壁與底部上。然後,晶圓係經熱處理,以在鈦接觸 至矽之點21處,形成矽化鈦。如第丨B圖所示,在接觸洞 邊緣之氮化鈦層之步階覆蓋係不良的。如第1C圖所示, 鎢平面層26係沉積於晶圓上,以填滿接觸洞。如第1(:圖 所示,矽化鈦之不良步階覆蓋,可能造成空隙28形成於填 滿接觸洞之鎢中。然後,對鎢進行回蝕刻,以將鎢只留於 接觸洞中,此並未示出。 上述之習知技術係為複雜之製程,且銶/氮化鈦之不良 步階覆蓋,會在填滿接觸洞之鎢,或其他余屬插塞中,造 成可靠度與其他問題。隨著電路密度之堦加使得接觸洞之 直徑變小,這些問題將變得更為嚴重。 本發明之主要目的在於提供用導體金屬插塞填滿接觸 洞之簡易製程。 本發明之另一目的在是提供一種用導體金屬插塞填滿 接觸洞之方法,其可改善導體金屬插塞之品質與可靠度。 本發明之上述目的達成係由矽化鈦之全面平坦沉積將 4 本紙張尺度適用中國國家標準(CNS ) Ad規格(210Χ297公楚) ---------^------—杯 -------咮 (請先聞讀背面之注意事项再成寫本頁) 411604 A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明(3 ) 接觸洞完全填滿,矽化鈦之選擇性沉積將接觸洞完全填 滿,或在接觸洞之側壁與底部下沉積矽化鈦附著層,並以 矽化鈦、鎢、鋁或銅將接觸洞填滿。矽化鈦、鎢、鋁或銅 之沉積係經由CVD法。 為讓本發明之該目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圓式,作詳細說明如下: 圖式之簡單說明: 第1A圖係為一剖面圖,其示出具有裝置形成於其中 之積體電路晶圓,有介電層形成於其上,及接觸洞形成於 介電層内; 第1B圖係為第1A圖之積體電路晶圓之剖面圖,係有 鈦與氮化鈦之平面層沉積於晶圓上後; 第1C圖係為第1A圖之積體電路晶圓之剖面圖,係有 鎢平面層形成於鈦與氮化鈦層上; 第2圖係為積體電路晶圓之剖面圖,其有裝置形成於 其中,並有介電層形成於其上; 第3圖係為第2圖中之積體電路晶圓之剖面圖,其有 接觸洞形成於介電層内; 第4圖係為第3圖之積體電路晶圓之剖面圖,其有矽 化鈦之平面層形成於晶圓上; 第5圖係為第4圖之積體電路晶圓之剖面圖,其中矽 化鈦係被回蝕刻至介電層表面; 第6圖係為第3圖之積體電路晶圓之剖面圖?其有矽 化鈦選擇性沉積於晶圓上: 本紙張尺度通用中國國家標準(CNS )从規格(210X297公羡)
If ^^^1 ^^^1 .^HE IBH'--^—-i (讀先閱讀背面之注意事項再桅寫本頁) 經濟部中央標準局員工消費合作社印製 411604 五、發明説明(4 ) ' 第7圖係為SiH4/TiCl4流速比對矽化鈦於矽與二氡化 矽上之成長率之關係圖; 第8圖係為第6圖之積體電路晶圓之剖面圖,其中矽 化鈦係被使用RIE而回蝕刻法,或化學機械研磨法(CMp) 研磨至介電層表面; 第9圖係為第3圖之積體電路晶圓之剖面圖,其有矽 化鈦附著層形成於晶圓上; 第10圖係為第9圖之積體電路晶圓之剖面圖,其中矽 化鈦附著層係被回蝕刻至介電層之表面;以及 第11圖係為第10圖之積體電路晶圓之剖面圖,其中 導體金屬係被選擇性沉積於矽化鈦層上。 [符號說明] 10〜晶圓;12〜場氧化物隔離區;14〜擴散區;16〜多 晶矽電極;18〜介電層;20、21〜接觸洞;30、32、36〜 導體插塞,31〜介電層;34〜·t夕化欽附著層 實施例 參考第2至5圖’其為本發明方法之較佳實施例。第2 圖係為積體電路晶圓之部份剖面圖,其示出半導體晶圓 10 ’形成於晶圓10内之擴散區14,以及場氧化物隔離區 12。多晶矽電極16係形成於場氧化物區12上。介電層18 係形成於積體電路晶圓上。在此實施例令,介電層係為二 氧化石夕,其厚度係介於0.7〜1.0微米。此實施例,與下個 實施例’係示出積體電路晶圓之特殊部份。習知此技者可 了解到多晶矽電極可形成在晶圓之其他位置,對積體電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再域寫本頁) 訂 .味 經濟部中央標準局員工消費合作社印裂 411604 a7 B7五、發明説明(5 ) 晶圓之其他部份而言,本發明係同樣運作。 如第3圖所示,接觸洞20係形成於介電層18之内。 在此例中,接觸洞20係以RIE法形成,其接觸直徑係介於 0.2〜0.5微米間。第3圖示出接觸洞20係露出一部份之石夕 接面區,而接觸洞21係露出一部份之多晶矽電極。 如第4圖所示,矽化鈦(TiSi2)之平面沈積層,係沉積 於晶圓上,而完全填滿接觸洞。此矽化鈦之平面沈積層係 由CVD法所沉積,使用SiH4(或SiH2Cl2)氣體與TiCl4氣體 之组合。所用之CVD法係可為PECVD ,RTCVD,或 LPCVD。矽化鈦係完全填滿接觸洞,其具有對接觸洞之側 壁有良好附著力,並在接觸洞之底部形成低阻抗矽化物接 觸。 其次,如第5圖所示,介電層31之頂表面上之部份矽 化鈦,係由RIE或CMP所移除,而留下矽化鈦插塞30於 接觸洞内。如果係使用RIE ,則可在沉積鈦後,於原處 (in-situ)實施RIE,如此無需打開沉積石夕化欽之反應室,或 如果係使用真空沉積矽化鈦,則無需破壞真空。RIE也可 不在原處(ex-situ)實施,而晶圓係由沉積石夕化鈦所用之反 應室中移出。如果使用CMP,則晶圓需從沉積矽化鈦所用 之反應室中移出。 參考第2、3、6及8圖來了解本發明方法之另一實 施例。第2圖係為積體電路晶圓之部份剖面圖,其示出半 導體晶圓10,形成於晶圓内之擴散區丨4,以及場氧化 物隔離區12。多晶矽電極16係形成於場氧化物區12上。 ---------^--------訂^-------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) B7 411604 五、發明説明(6) 介電層18係形成於積體電路晶圓上。在此實施例中,介電 層係為二氧化矽,其厚度係介於0.7〜1.0微米。 如第3圖所示,接觸洞20係形成於介電層18之内》 在此例中,接觸洞20係以RIE法形成,其接徑係介於 〇·2~0·5微米間。第3圖示出接觸洞2〇係露出一部份之石夕 接面區,而接觸洞21係露出一部份之多晶矽電極。 其次’如第6圖所示,矽化鈦(Tisi2)係選擇性沉積於 接觸洞内’完全填滿接觸洞。矽化鈦之沉積係使用CVD 法使用SiHt氣體與TiC〗4氣體之組合,而發化欽沉積選 擇性之達成係由調整SiH*氣體與Ticl4氣體之流速比。矽 化鈦之沉積亦可使用SiHijCl2氣體與TiCi4氣體之組合,而 其選擇性之達成係由調整SiH2Cl2氣體與TiCl4氣體之流速 比。 第7圖係為SiHVTiCU流速比對矽化鈦於矽42與二氧 化碎44上之成長率之關係圖,此例是石夕化欽用肌氣體 與Tid4氣體進行沉積。第7圖之曲線係於 =叫之刊物,νο1·139,ηο.4, 1992,第ιΐ59頁中取 出。因為接觸洞之底部係為梦或多晶石夕,仙4/職流速 = SiH2Cl2/職流速㈣調整成,使得在接觸洞底部之 上之矽化鈦沉積率大於在二氧化矽上 石夕化鈦之沉積將填滿接觸洞,而 ' ω 小會沉積於二氧化矽上。 選擇性之維持係由使用沉積㈣以積製程,罝中㈣鉢 之沉積係由數段RIE所中斷,以蒋a, h 務除任何沉積於二氧化矽 層頂表面之矽化鈦,然後才進行德 货續之矽化鈦沉積〇沉積/
本紙張尺度ϋ财關家兩L ( CNS ) Α4規格(_______——J - -_ i> ^^^1 ^in . I —^1 - - - - - ' - 1^1 n n (請先閱讀背面之注意爭項再"寫本頁) 經濟部中夹標準局員工消費合作社印製 經濟部中央標準局員工消費合作杜印裝 411604 7 B7五、發明説明(7 ) 蝕刻/沉積製程之沉積與蝕刻步驟,只要有需要,可時常重 覆。當沉積於矽上之矽化鈦量比起沉積於二氧化矽上之矽 化鈦量多到足夠,在二氧化矽層中,矽化鈦對接觸洞之側 壁具有良好附著力。如同前述實施例般,所用之CVD係為 PECVD、LPCVD 或 RTCVD。 其次,如第8圖所示,在介電層之頂表面上之部份石夕 化鈦係用RIE或CMP所移除,而留下矽化鈦插塞32於接 觸洞中。如果係使用RIE,則可在沉積鈦後,於原處實施 RIE,如此無需打開沉積矽化鈦之反應室,或如果係使用 真空沉積矽化鈦,則無需破壞真空。RIE也可不在原處實 施,而晶圓係由沉積矽化鈦所用之反應室中移出。如果係 使用CMP,則晶圓需從沉積矽化鈦所用之反應室中移出。 參考第2、3、7及9至11圖以了解本發明之又一實 施例。第2圖係為積體電路晶圓之部份剖面圖,其示出半 導體晶圓10,形成於晶圓10内之擴散區14,以及場氧化 物隔離區12。多晶矽電極16係形成於場氧化物區12上。 介電層18係形成於積體電路晶圓上。在此實施例中,介電 層係為二氧化矽,其厚度係介於0.7〜1.0微米。 如第3圖所示,接觸洞20係形成於介電層18之内。 在此例中,接觸洞20係以RIE法形成,其接觸直徑係介於 0.2〜0.5微米間。第3圖示出接觸洞20係露出一部份之矽 接面區,而接觸洞21係露出一部份之多晶矽電極。 其次,如第9圖所示,薄矽化鈦附著層34係用CVD 法沉積於晶圓上,而形成矽化鈦附著層於二氧化矽之頂表 I —BK^ ^^^^1 Bn— —^n m ^^1 ^^^^1 tin 一OJmf· nn ^^^^1 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標隼局員工消費合作社印策 411604 λ7 Β7五、發明説明(8 ) 面上、接觸洞之側壁與接觸洞之底部,但不將洞填滿。如 第7圖所示,在接觸洞底部上之矽上之矽化鈦沉積率係, 大於在接觸洞側壁上與二氧化矽層頂表面上之二氧化矽上 之矽化鈦沉積率。此實施例之沉積係調整成,使得沉積率 間之差別係小於前一實施例所用之選擇性沉積。在沉積率 上之差別將導致,在接觸洞底部上之矽化鈦附著層之沉積 厚度係大於,在接觸洞之側壁或二氧化矽層之頂表面上之 沉積厚度,如第9圖所示。 其次,如第10圖所示,矽化鈦附著層34之回蝕刻係 在矽化鈦沉積後,使用原處或不在原處之RIE,使得矽化 鈦附著層34只留在接觸洞之底部與側壁上。 其次,如第11圖所示,導體插塞36係使用CVD,而 選擇性沉積於接觸洞之底部與側壁上之矽化鈦附著層3 4 上,而將接觸洞以導體金屬插塞36填滿。在此例中之導體 金屬係為矽化鈦、鎢、鋁或銅。選擇性之達成係由調整CVD 參數及先前所述之沉積/蝕刻/沉積製程,其中沉積係由數 段原處RIE所中斷。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 ---! ^(1 II ml - 八- - - —^1 ^^^1^-OJ—^^1 ^—^1— nn - - 1-- - - (請先聞讀背面之注意家.項再秦寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 411604 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利耗圍 1. 一種填滿接觸洞之方法,其包括下列步驟: 提供一積體電路晶圓,其有裝置形成於其中,及電極 圖樣形成於其上; 形成具有第一表面與第二表面之介電層之上述積體電 路晶圓上,其中上述介電層之上述第二表面係接觸上述積 體電路晶圓; 形成接觸洞於上述介電層内; 在形成上述接觸洞後,沉積一矽化鈦層於上述積體電 路晶圓上,用上述矽化鈦將上述接觸洞填滿;以及 將部份之上述碎化鈦層由上述介電層之上述第一表面 上移除,以使上述接觸洞由所留下之上述矽化鈦所填滿。 2. 如申請專利第1項所述之方法,其中上述介電層係 為二氧化矽層。 3. 如申請專利第1項所述之方法,其中上述接觸洞之 形成係由RIE。 4. 如申請專利第1項所述之方法,其中上述矽化鈦層 之沉積係由PECVD法。 5. 如申請專利第1項所述之方法,其卡上述矽化鈦層 之沉積係由LPCVD法。 6. 如申請專利第1項所述之方法,其中上述矽化鈦層 之沉積係由RTCVD法。 7. 如申請專利第1項所述之方法,其中移除部份之上 述矽化鈦層由上述介電層之上述第一表面上之步驟,係於 上述矽化鈦沉積後,在原處或不在原處之RIE法所完成。 ^^^1 ^^^^1 vn^i ^^^1 V —^i^i ^^^^1-·* (請先閱讀背面之注#事項再^寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2[〇Χ297公釐) 411604 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 8. 如申請專利第1項所述之方法,其中將部份之上述 矽化鈦層由上述介電層之上述第一表面上移除之步驟,係 由CMP所完成- 9. 一種填滿接觸洞之方法,其包括下列步驟: 提供一積體電路晶圓,其有裝置形成於其中,及電極 圖樣形成於其上; 形成具有第一表面與第二表面之介電層之上述積體電 路晶圓上,其中上述介電層之上述第二表面係接觸上述積 體電路晶圓, 形成接觸洞於上述介電層内; 選擇性沉積一矽化鈦層於上述接觸洞上,用上述矽化 鈦將上述接觸洞填滿;以及 將部份之上述矽化鈦層由上述介電層之上述第一表面 上移除,以使上述接觸洞為留下之上述矽化鈦所填滿。 10. 如申請專利第9項所述之方法,其中上述介電層係 為二氧化5夕層。 11. 如申請專利第9項所述之方法,其中上述接觸洞之 形成係由RIE。 12. 如申請專利第9項所述之方法,其中上述矽化鈦層 之選擇性沉積係由PECVD法,其係將部份上述矽化鈦之 沉積步驟與上述矽化鈦之原處蝕刻步驟交替實施,以維持 選擇性。 13. 如申請專利第9項所述之方法,其中上述矽化鈦層 之沉積係由LPCVD法,其係將部份上述矽化鈦之沉積步 12 (請先閱讀背面之注I事項^填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4規格(2i〇X297公釐) A8 411604 Β» 申請專利範圍 施,以維持選擇 驟與上述矽化鈦之原處蝕刻步驟交替實 性。 (請先閱讀背面之注意事項再填寫本頁) /4.如中請專利第9項所述之方法,其中上述梦化飲層 積係由RTCVD法,其係將部份上述梦化欽之沉積步 驟與上述石夕化鈦之原處钱刻步驟交替實⑯,以維持選擇 性。 15.如申請專利第9項所述之方法,其中將部份之上述 碎化欽層由上述介電層之上述第—表面上移除之步驟係 於上述矽化鈦沉積後,在原處或不在原處之RIE法所實 施0 16. 如申請專利第9項所述之方法’其中將部份之上述 石夕化銳層由上述介電層之上述第一表面上移除之步驟,係 由CMP所實施。 1 17. —種填滿接觸洞之方法,其包括下列步驟: 提供一積體電路晶圓,其有裝置形成於其中,及電極 [ 圖樣形成於其上; | 形成具有第一表面與第二表面之介電層之上述積體電、 鲤濟部中央標準局員工消費合作社印裝 路晶圓上’其中上述介電層之上述第二表面係接觸上述積 | 體電路晶圓; I 形成接觸洞於上述介電層内,其中上述接觸洞具有側 I 壁與一底部; 丨1 在形成上述接觸洞於上述介電層内後,沉積一矽化鈦 [ 附著層於上述積體電路層上,在各上述接觸洞中,係有部 | 份矽化鈦附著層沉積於側壁與底部上,其中上述矽化鈦附 I 13 本紙張认適财關家操準(CNS) Λ4規格(21GX297公釐) 411604 8 8 8 8 ABCD 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 著層之沉積係由CVD法所完成,其使得沉積於各上述接觸 洞之上述底部上之部份上述矽化鈦附著層之厚度,係大於 沉積於各上述接觸洞之上述側壁上之部份上述矽化鈦附著 層之厚度; 上述矽化鈦附著層沉積後,將部份之上述矽化鈦層由 上述介電層之上述第一表面上移除,係由原處或不在原處 之RIE法所實施,而留下部份上述矽化鈦附著層於各上述 接觸洞之上述侧壁與上述底部;以及 將部份之上述矽化鈦附著層從上述介電層之上述第一 表面所形成之平面上移除後,選擇性沉積導體金屬於各上 述接觸洞之上述側壁與上述底部所留下之上述矽化鈦附著 層上,而將上述接觸洞填滿。 18. 如申請專利第17項所述之方法,其中上述導體金 屬係為矽化鈦。 19. 如申請專利第17項所述之方法,其中上述導體金 屬係為鶴® 20. 如申請專利第17項所述之方法,其中上述導體金 屬係為鋁□ 21. 如申請專利第17項所述之方法,其中上述導體金 屬係為銅。 22. 如申請專利第17項所述之方法,其中,沉積於各 上述接觸洞之上述底部上之部份上述矽化鈦附著層,係厚 於沉積於各上述接觸洞之上述側壁上之部份上述矽化鈦附 著層,而該厚度差異之完成係藉由調整上述CVD法所用之 14 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) 4 ABCD 4 ο 6 六、申請專利範圍 反應氣體之流速比而達成。 23·如申請專利第17項所述之方法,其t上述介電層 係為二氧化梦層。 24.如申請專利第17項所述之方法,其中上述接觸洞 之形成係由RIE。 * 1--- ml ^^1 ^^1 ^^1 ^^1 ^^1 I M^n^i (請先閱讀背面之注l事項再4寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格ί 210X297公釐)
TW87104696A 1998-03-26 1998-03-26 Improved method for filling contact holes TW411604B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87104696A TW411604B (en) 1998-03-26 1998-03-26 Improved method for filling contact holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87104696A TW411604B (en) 1998-03-26 1998-03-26 Improved method for filling contact holes

Publications (1)

Publication Number Publication Date
TW411604B true TW411604B (en) 2000-11-11

Family

ID=21629774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87104696A TW411604B (en) 1998-03-26 1998-03-26 Improved method for filling contact holes

Country Status (1)

Country Link
TW (1) TW411604B (zh)

Similar Documents

Publication Publication Date Title
TW448561B (en) Vertical fuse and method of fabrication
US5847463A (en) Local interconnect comprising titanium nitride barrier layer
TW322619B (en) The method for forming trench isolation
JPH08288380A (ja) フィールドアイソレーションを備えた半導体装置および該装置の形成方法
TW389993B (en) Method for producing thin film resistance of dual damascene interconnect
TW393718B (en) Capacitor of semiconductor integrated circuit and method for fabricating the same
TW410435B (en) The metal interconnection manufacture by using the chemical mechanical polishing process
JP2000077625A5 (zh)
TW434725B (en) Method for manufacturing globally planarized semiconductor device
JPS62112323A (ja) 半導体面に接触を形成する方法
TW477039B (en) Method to manufacture semiconductor memory components
TW508784B (en) Method of manufacturing a semiconductor device and a semiconductor device
TW411604B (en) Improved method for filling contact holes
US6258716B1 (en) CVD titanium silicide for contact hole plugs
JPH07135188A (ja) 半導体装置の製造方法
JPH0774268A (ja) 半導体記憶装置およびその製造方法
US6274509B1 (en) Global planarization method for inter-layer-dielectric and inter-metal dielectric
TW418498B (en) Manufacturing method of semiconductor device
JP2002343794A (ja) 埋め込み配線の形成方法
US6245667B1 (en) Method of forming via
JPH11220025A (ja) 半導体装置およびその製造方法
TW413900B (en) Method for forming conductive structure capable of decreasing the resistance
TW412853B (en) Plug manufacturing
TW379416B (en) Method of manufacturing dual damascence
TW388966B (en) Method of producing dual damascence

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees