TW409308B - The method of taking-off the micro-scrape caused by CMP - Google Patents

Description

---4D9S08 五'發明說明（l) ' 發明領域： f發明是有關於一種積體電路裝置之平坦化方法，且 特別是有關於一種可排除次微米積體電路裝置在CMp製程 後產生之微刮痕的方法^ 習知技藝之說明： 以下四篇文獻是有關於在利用CMP製程平坦化半導體 疋件刖’用以改善半導體元件之隔離性質之隔離處理方 法。

Zheng等人於1 998年3月17日揭示於美國專利第 5’ 728’ 621號之專利，其乃顯示一種CMp方法，其中一s〇g 層是塗佈於氧化層上。 '

Yano等人於1 998年2月24日揭示於美國專利第 5, 721，173號之專利，其乃顯示一種使用氮化矽作 層之CMP製程。

Park等人於1998年1月27日揭示於美國專利第 5, Π 2, 205號之專利，其乃顯示一種在晶圓上之隔離區 選擇性CMP方法。

Allman等人於1 994年5月17日揭示於美國專利第 5, 312, 512號之專利，其乃揭示一種平坦化方法，其中在 CMP製程前，乃先形成一旋塗玻璃（s〇G)，然後再以蝕刻 驟去除較高的S0G部位。此S0G層在蝕刻前需先烘烤和硬， 化。額外的S0G層和蝕刻操作可視需要來利用。一厚包 氧化層是沉積於S0G表面。為了金屬線所引起的表面= 則性，一絕緣層必須在S〇G層形成前先被沉積於半導體基

第5頁 ^09308 五、發明說明（2) 底表面。在額外金屬線要被沉積的表面上’乃在CMP製程 處理過的表面上沉積一絕緣層。假使金屬線是由鋁所構 成’此絕緣層也可用來防止小突起在金屬線上形成。 在半導體晶圓上之積體電路的製程中，將圖案由光罩 轉移到晶圓上便包括複數個步驟，例如使光罩在預定位置 形成露出晶圓表面之開口，然後在繼續進行後續的步驟， 例如雜質摻植、氧化或蝕刻。 在形成積體電路時，由於電路元件之結構不斷縮小 化’故提供具有多層金屬層之結構便越來越重要。每一金 屬層均以絕緣層（例如氧化層）互相隔離。為了提昇重疊金 屬層之品質’較理想地是提供一不具其他瑕疵的不連續平 坦化絕緣層，以提供金屬層較佳的覆蓋表面。此平坦化製 程是必須的，且可使後續的罩幕和蝕刻操作可更便利地進 行。金屬内連線層之平坦化可改善晶圓上之元件陣列的良 率以及元件之再現性。平坦化使晶片電路表面之厚度固 疋’將孔洞降低至最少’並且允許金屬内連線層連續，否 則金屬内連線層將在含孔洞的非平坦化表面上不連續。 為了符合大型積體電路以及元件中之更多金屬和氧化 層以及次微米微影技術之聚焦深度的需要、一種新的平坦 化方法’化學機械研磨法，便被發展出來，且目前乃被大 多數的半導體廠商所使用。晶圓的CMp平坦化製程包括使 晶圓被支撐，並且使晶圓固定對抗一含有濕研漿且在同時 間施加壓力的旋轉研磨墊。與習知平坦化技術相異的是， CMP可提供一實質改善的整體平坦度，也就是說其比習知

Μ2Μ&. 五、發明說明（3) ::改ί 了 2〜3次方大小的平坦度。雖然CMP平坦化是有 :因IT大多數的CMP技術不易提供無困擾的元件圖 ^ A "、面上的微到痕會在CMP平坦化製程時產生。這 些表面不規則是由研漿申的 發明概要： 取甲的-人微未大小的矽石所引起。 學機特徵乃揭示一種可排除次微米積體電路在化 學機械研磨製程後產生微到痕之方法。 產生明ί另一特徵是提供一種不會導致内金屬介電層 產生到痕之積體電路裝置的平坦化方法。 產4 ^明^另—特徵是提供—種不會在積體電路元件間 產生孔洞之平坦化方法。 體雷特徵是揭示一種不會因為CMP而導致積 體電路表面產生污染物的平坦化方法。 f發明之另—特徵是揭示一種具有高良率的半導體裝 置之製造方法。 队干〜干守瓸衣 本發明之另一特徵是提供一種適用 半導體裝置的製造方法。 穴^積體電路之 ,根據本發明之上述特徵，便可提供一種新的積體電路 平坦化方法。本發明所揭示的此方法乃利用一犧牲電漿加 強式-化學氣相沉積的聚合物來溝填CMf)製程中，造成 ^屬導電層表面上之介電層所產生的刮痕。機後， +導體基底是置放在化學氣相沉積室~，用以形成一厚度 0.1〜0· 5”的聚合物，並將微刮痕填滿。缺後再回蝕 刻此聚合物層，至該微刮痕以下為止，如此便可獲得—益

IHB 五、發明說明（4) ^9806 微到痕的平坦表面。聚合物的沉積和回蝕刻製程是在同— 化學氣相反應室内進行，其反應參數為： RF電源：300〜800瓦 氣體壓力：100〜500mTorr 反應氣體：八氟化碳（C4F8)/三氟甲烷（CHF3)/ 一氧化 碳/氬氣/氮氣 此蝕刻氣體是以添加有三氟f烷（10〜50%)以及氧氣 (10〜50%)的四氟化碳為主。 根據如上所述之製程，將可產生無微刮痕且具有極佳 平坦度之平坦表面。 圖式之簡單說明： 第1圖顯不的是在進行習知化學機械研磨製程前之部 分完整的積體電路剖面圓。 =2圖顯示的是在進行本發明之化學機械研磨製程前 之部为元整的積體電路剖面圖。 圖。第3圖和第4圖顯示的是本發明之—較佳實施例的剖面 較佳實施例之詳細說明： 在一些例子中’薄膜必 在其行使電子功能前，必須 和其内連線必須與其他的積 以及熱退火步驟相容，且必 驟。換句話說，我們必須分 可信度預測步驟處理薄膜和 須被沉積、改筧或者調整，且 先具有接觸開口。此薄膜元件 體電路以及各種化學和熱製程 須可承受加速壽命測試的步 別以各個製程步驟和包裝以及 積體電路之成分零件。

409酿 五 '發明說明（5) 請參照第1圖’其顯示的是一部分完整的積體電路 ，其中突起的外貌包含有位在半導體晶圓1〇表面上之金 屬導，線11。此圖顯示在製程中，不易在突起外貌表面形 成薄膜。由於金屬導電11引起表面不規則性，故乃在其 表面沉積一絕緣介面層12。此絕緣介電層12可包覆和保護 金屬導電線11遠離大氣以及有時出現的腐钱元素β然後， 利用化學機械研磨法使表面平坦度之不一致性u ^ 12平坦化。由於平坦化表面在後續轉移圖案==層中 可提供固定的聚焦深度，進而提昇製造較高積極度半導體 ^置之能力，故介電層12之一致平坦度14是需要。第2圖 顯示的是在CMP製程完成後所建立之較一致的平坦度14， 不過在此平坦化的表面上並具有微刮痕21、22、23Λ等該 痕之深度約為，。…這些來自化學機械研/ I程之微刮痕所建立的缺陷，將會導致電路失效^因此， 本發明將可排除CMP製程中所產生的微刮痕，因此 大地降低CMP造成之微刮痕引起良率損失，且可排除cMp 程中出現於平坦化表面上之污染物。 ^ 請參照第3®和第4@ ’其顯*的是去除位在平坦 電層表面14上之微刮痕之步驟。此介電表 次微米積體電路上之導電層u。 表面層12是覆盡於 其中’先提供一具有至少一沉積介電層12之半導體美 底10，然後平坦化之，形成一表面平坦化的 。块 ^，將j基底10送到一化學氣相沉積裝置（未顯示）内，： 後况積一厚度〇, i〜0.5 "m之犧4生電漿加強式〜化學氣相沉 $ 9頁 五、發明說明（6) 積聚合物層15於平坦化介電層14上，並且溝填CMP製程所 造成之微刮痕21。 此電漿加強式-化學氣相沉積聚合物層丨5之沉積條件 為：RF電源：300〜800瓦：氣體壓力：1〇〇〜500mTorr ; 反應氣體：八氟化碳/三氟甲烷/ 一氧化碳/氬氣/氮氣。 電黎加強式-化學氣相沉積聚合物層i 5完成後，利用 一種钱刻氣體回钱刻此沉積的聚合物致低於微刮痕底下〇 , I〜l.〇//m為止。此蝕刻氣體是以添加有三氟甲烷（1〇〜 5 0 %)以及 與其蝕刻 介電層相 面17，其 路失效。 回蝕刻可 和重新裝 作，增加 總而 痕會？丨起 構因為其 積體電路 雖然 限定本發 和範圍内 内’因此 氧氣（10〜50%)的四氟化碳為主。回蝕刻之速率 位在電漿加強式-化學氣相沉積聚合物層15下之 同。此回#刻步驟可產生一可自由流動之平坦表 可用來防止因為污染物進入微刮痕21内而導致電 電漿加強式-化學氣相沉積聚合物層之沉積以及 在同一化學氣相沉機反應室内進行，而不需移動 填（reload)半導體晶圓1〇 ’故可降低晶圓之操 產量。 、 言之’單獨的CMP製程是不可接受的，因為微刮 良率降低以及表面污染。犧牲聚合物的三明治結 ^坦度不平均是無法被接受的。旅而，本發明之 製程’其提供一不具刮痕且平坦度極佳之表面。 本發明已以較佳實施例揭露如上，然其並非用以 明’任何熟習此技藝者，在不脫離本發明之精神 ’所作之各種更動與潤飾均落在本發明之範圍 本發明之專利保護範圍當視後附之申請專利範圍

第11頁

Claims (1)

1. 1.一種去除覆蓋於積體電路結構之導電層上的平坦化 介電層表面之微刮痕之方法，其步驟包括： 一 提供一包含至少一介電層的半導體晶圓，然後平坦化 提供一化學氣相沉積裝置； 沉積一電漿加強式-化學氣相沉積的聚合物層於該平 坦化介電層上’用以溝填該平坦化介電層表面之微 以及 回钱刻至該些微刮痕以下之深度。 2. 如申請專利範圍第1項所述之方法，其中該位在平 坦化介電層表面上之微刮痕的深度約為〇. 1〜h 〇深， 該微刮痕是在CMP平坦化製程中所造成。 3. 如申請專利範圍第1項所述之方法，其中該電裂-加 強式化學氣相沉積的聚合物層之沉積條件為：電源為 3〇〇〜800瓦，壓力g100〜5〇〇mT〇rr ’反應性氣體為八敦 化碳/三氟甲烷/ 一氧化碳/氩氣/氮氣。 4 ::請專利範圍第i項所述之方法，其中該電聚加 強式化學氣相沉積的聚合物層，其厚度約為〇1〜〇 5 5·如申請專利範圍第i項所述之方法，其中該電 強式化學氣相沉積的聚合物層之回钱 程後進行。 | _刻步驟是在該沉積製 如甲請專利 q 逖叉万法， 強式化學氣相沉積的聚合物層之回餘脾、5" w挪刻步驟是以添加1 〇

   第12頁 六'申請專利範圍 504二敗甲烧之氣體和1〇〜氧氣之四氟化碳為主。 7.如申請專利範圍第6項所述之方法，其中該回钱刻 步驟與位在該電漿加強式化學氟相沉積聚合物層下之該介 電層之姓刻速率相同。 8·如申請專利範圍第1項所述之方法，其中因為污染 物進入該微刮痕内而引起的電路失效可被排除。 9.如申請專利範圍第1項所述之方法，其中該化學氣 相沉積反應室可用來進行聚合物的沉積和以電槳回蝕刻製 程降低晶圓傳輸操作以增加產量。 10，一種去除覆蓋於次微米積體電路結構之導電層上 的平坦化介電層表面之缺陷之方法’其步驟包括： 提供一包含至少一表面平坦化之介電層的半導體晶 圓： 利用一化學氣相沉積儀器沉積一電漿加強式-化學氣 相沉積的聚合物層，用以回填該爭坦化介電層表面之缺 陷；以及 回蝕刻至該缺陷以下之深度。 11.如申請專利範圍第10項所述之方法，其中該介電 層為一致性的氧化層沉積。 12_如申請專利範圍第1〇項所述之方法，其中該缺陷 包括微刮痕。 13. 如申請專利範圍第1〇項所述之方法’其中該平坦 化後所產生的缺陷，其深度約為〜ΙΟαπι。 14. 如申請專利範圍第1〇項所述之方法，其中該電漿-

   第13莨 -糾 9308------ 六、申請專利範圍 加強式化學氣相沉積的聚合物層之沉積條件為：RF電源為 300〜800瓦，壓力為1〇〇〜5 0 OmTorr ’反應性氣體為八氟 化碳/三氟甲烷/ 一氧化碳/氬氣/氮氣。 15. 如申請專利範圍第1〇項所述之方法’其中該電聚 加強式-化學氣相沉積的聚合物層之厚度約為0.1〜〇, 5〆 ID 。 16. 如申請專利範圍第1〇項所述之方法，其中該電漿 加強式化學氣相沉積的聚合物層之回蝕刻步驟是在該沉積 製程後進行。 17. 如申請專利範圍第1〇項所述之方法，其中該電漿 加強式化學氣相沉積的聚合物層之回蝕刻步驟是以添加1 〇 〜5 0%三氟甲烷之氣體和1〇〜50%氧氣之四氟化碳為主。 18. 如申請專利範圍第17項所述之方法，其中該回蝕 刻步驟與位在該電漿加強式化學氣相沉積聚合物層下之該 介電層之蝕刻速率相同。 19，如申請專利範圍18項所述之方法，其中該介電層 之材料式選自硼鱗矽玻璃和氧化物所構成之族群。 20.如申請專利範圍第10項所述之方法，其中因為污 染物進入該微刮痕内而引起的電路失效可被排除。 21如申請專利範圍第丨0項所述之方法，其中該化學 氣相沉積反應室可用來進行聚合物的沉積和以電漿回蝕刻 製程降低晶圓傳輸操作以增加產量。

   第14頁