TW408458B - Method and structure for taped multi-chip package - Google Patents

Method and structure for taped multi-chip package Download PDF

Info

Publication number
TW408458B
TW408458B TW88105422A TW88105422A TW408458B TW 408458 B TW408458 B TW 408458B TW 88105422 A TW88105422 A TW 88105422A TW 88105422 A TW88105422 A TW 88105422A TW 408458 B TW408458 B TW 408458B
Authority
TW
Taiwan
Prior art keywords
tape
wafer
carrier
reel
patent application
Prior art date
Application number
TW88105422A
Other languages
English (en)
Inventor
Wen-Jiun Liou
Jian-Hung Lai
Jung-Jie Liou
Jeng-Ting Wu
Yi-Shiang Pan
Original Assignee
Walsin Advanced Electronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walsin Advanced Electronics filed Critical Walsin Advanced Electronics
Priority to TW88105422A priority Critical patent/TW408458B/zh
Priority to JP16520999A priority patent/JP2000299429A/ja
Application granted granted Critical
Publication of TW408458B publication Critical patent/TW408458B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Description

A7 433 ltwf.doc/006 408458 B7 五、發明説明（I ) 本發明是有關於一種多晶片封裝(Multi-Chip Package， MCP)之方法及結構，且特別是有關於一種捲帶多晶片封裝 (Tape MCP)之方法及結構。 在半導體產業中，積體電路（Integrated Circuits, 1C)的 生產，主要分爲三個階段：矽晶片的製造、積體電路的製 作以及積體電路的封裝（Package)等。就積體電路的封裝而 言，此即是完成積體電路成品的最後步驟。封裝之目的在 於提供晶片（Die)與印刷電路板(Printed Circuit Board, PCB) 或其他適當元件之間電性連接的媒介及保護晶片。 在完成半導體製程後，晶片係由晶圚(Wafer)切割形 成。一般在晶片的周邊具有焊墊（Bonding Pad)，其作用爲 提供晶片檢測之測試點，以及提供晶片與其他元件間連接 之端點。爲了連接晶片和其他元件，因此必須使用導線(Wire) 或凸塊(Bump)作爲連接之媒介。 請參照第1圖，其所繪示的是使用打線接合（Wire Bonding, WB)方式進行連接。其中係使用金線或鋁線等導 線104以連接晶片100上之焊墊102與外部元件。其次’ 請參照第2圖，其所繪示的是使用捲帶自動接合（Tape Automated Bonding, TAB)方式進行連接。其中是以凸塊（未 顯示於圖中）作爲晶片200上的焊墊與捲帶晶片承載器之引 腳202間的連接媒介。然後，請參照第3圖’其所繪示的 是使用覆晶（Flip Chip, FC)方式進行連接。在晶片300之焊 墊和電路基板的配線電極之間，係使用銲錫凸塊302進行 連接。 3 (請先閱讀背面之注意事項再填寫本頁) -袭. 訂_ 線 本紙浪尺度適用中囤國家標準（CNS ) A4現格（210X29*7公釐） 408458 4331 twf.doc/006 A1 __B7 五、發明説明（\) 習知技藝中’以捲帶(Tape)作爲晶片承載器忙^爪^， 係使用捲帶自動接合方式進行封裝，可大略區分爲三部 份：製作捲帶晶片承載器、製作凸塊及封裝。在完成晶片 承載器及凸塊之製作後，使用熱壓板以熱壓合（Thermal .Compression)方式進行內引腳接合（inner Lead Bonding, ILB)，使凸塊連接欲封裝之晶片上的焊墊與晶片承載器上 的內引腳。接著’使用封裝樹脂將晶片及晶片承載器上部 份電路加以密封’於檢驗測試後，再進行外引腳接合(〇uter Lead Bonding, OLB)。其中外引腳係由晶片承載器中之內引 腳向外延伸形成’同樣是以熱壓合方式，利用外引腳上之 凸塊，使晶片承載器與電路基板或其他元件連接。 一般而言，製作焊墊上之凸塊，必須形成障層金屬 (Bamer Metal)及凸塊金屬，並經曝光、顯影、蝕刻等步驟 以定義並形成凸塊。而製作引腳上之凸塊，則可先形成對 應於內引腳或外引腳位置之凸塊，再使其接合，但需要使 用凸塊形成基板以製作凸塊；或是直接將引腳之前端製作 成具有凸塊之構型。但是凸塊之製程繁複，所需之成本較 高，且凸塊高度不均勻會降低接合強度。而凸塊與焊墊之 接合，必須加入障層金屬，在使用時會導致電壓下降、異 常發熱，並降低接合部份之可靠性。 此外，爲因應電子產品輕、薄、短、小之趨勢，半導 體晶片之封裝技術已進展至三度空間高密度之晶片封裝技 術。因此本發明提供一種捲帶多晶片封裝方法及結構，以 捲帶作爲晶片承載器，將欲封裝之晶片貼附於捲帶之不同 4 本紙張尺度適用中國國家標準（CNS > A4规格（21〇Χ297公釐） - I - n - - I I - ! I (請先閲讀背面之注意事項再填寫本頁) 訂 .線. 433 1 twf.doc/006 408458 A7 _B7_______ 五、發明説明（多） 表面，並以打線接合方式在晶片與捲帶之間形成電性連 接，再以封裝材料將晶片封裝。然後在捲帶上進行植球， 於封裝材料周緣形成焊球，以提供與外部電路基板或其他 元件進行電性連接之媒介。 根據本發明之上述及其他目的，提出一種捲帶多晶片 封裝方法及結構，使用捲帶作爲晶片承載器，可以降低封 裝成品之重量。而將欲封裝之晶片貼附於捲帶之上、下表 面進行封裝，可以提高封裝密度。使用打導線機以打線接 合方式，於晶片與捲帶之間的電路形成電性連接，其製程 則較習知使用凸塊之方法簡單，可以降低封裝成本，而且 打線接合之可靠性較高。然後使用封裝樹脂進行晶片封 裝，再於捲帶晶片承載器上，封裝樹脂周緣之外引腳上形 成焊球，作爲封裝成品與外部電路基板或其他元件進行外 引腳接合形成電性連接之媒介。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說明： 第1圖繪示使用打線接合方式進行電性連接； 第2圖繪示使用帶狀自動接合方式進行電性連接； 第3圖繪示使用覆晶方式進行電性連接； 第4A圖至第4C圖繪示依照本發明之較佳實施例，一 種捲帶多晶片封裝方法，其製作流程之剖面示意圖； 第5圖繪示捲帶晶片承載器之剖面示意圖；以及 5 本紙張尺度適用令^國家標準（CMS ) A4規格（210X297公釐)" ---- (請先閲讀背面之注意事項再填寫本頁〕 •裝· 訂· β, -線. 4331twf.doc/006 40^453 ^ 五、發明説明（f ) 第6圖繪示依照本發明之較佳實施例，一種捲帶多晶 片封裝方法’其封裝結構之俯視圖。 圖式之標記說明： 100、 200、 300、404、404a、404b :晶片 102 ： 焊墊 104 ' 406、 406a、406b :導線 202 ： 引腳 302 ： 凸塊 400 : 捲帶晶片承載器 402a、402b :承載器表面 408、408a、408b :封裝樹脂 410 :焊球 500 :介電層 502 :具有電路圖案之導電層 502a :導電底層 502b :導電鍍層 實施例 第4A圖至第4C圖，其所繪示的是依照本發明之較佳 實施例，一種捲帶多晶片封裝方法，其製作流程之剖面示 意圖。 請參照第4A圖，進行捲帶多晶片封裝時，首先提供 捲帶以作爲晶片承載器400，再將晶片404a貼附於捲帶晶 片承載器400之表面402a上。其次，使用打導線機以打線 f 接合的方式，在晶片404a與捲帶晶片承載器400之間形成 (請先聞讀背面之注意事項再填寫本頁) r裝. 訂 -線 433 1 twf,doc/006 408458 A7 B7 五、發明説明（夕） 導線406a，以達到電性連接晶片404a與捲帶晶片承載器4〇〇 中電路之目的，並取代習知使用凸塊及熱壓合進行晶片焊 墊與晶片承載器之間的內引腳接合方式，其中導線406a 之材質例如是金、鋁或銅等。然後使用封裝樹脂408a將 晶片404a包覆進行封裝。 請參照第5圖’其所繪示的是捲帶晶片承載器之剖面 示意圖，作爲晶片承載器之捲帶400，主要係由介電層500 與被覆於介電層500表面之導電層502所構成。其中介電 層500之材料包括聚亞醯胺（Polyimide)，導電層5〇2可由 料所構成，例如銅（Cu)等導電材料。導電層5〇2亦 可由導電底層502a與導電鍍層切& 锏臨⑽u 蝴曾502b疊合而成，其中導電 鑛層502b係覆蓋於導電底層5〇2 虹糾㈤冒）U2a袠面，導電底層502a之 =包括_導難料’而__观之·則包括 材二、錬(Nl)、把⑽、鍊絶合金或者是由上述 n成之複合_。職佳_飾是賴鍍一層鎮 ，再於料雷__趣，雜知—匾賴。 (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 40S458 433 I twf.doc/006 A7 B7 ___ 五、發明説明（έ ) 其次，請參照第4B圖，將另一晶片404b貼附於捲帶 400的另一表面402b。與前述步驟相同，以打線接合的方 式，在晶片404b與捲帶400之間形成導線406b進行電性 連接，其中導線406b之材質例如是金、鋁或銅等。再使 用封裝樹脂408b將晶片404b密封包覆。 然後，請參照第4C圖，於捲帶晶片承載器400上’ 封裝樹脂408a及408b兩者其中之一的周緣進行植球，於 捲帶晶片承載器400之外引腳上形成數個焊球410，這些 焊球410係用以作爲捲帶晶片承載器400上經封裝後之晶 片404a、404b與外部電路基板或其他元件之間電性連接的 媒介。 請參照第6圖，其所繪示的是依照本發明之較佳實施 例，一種捲帶多晶片封裝結構之俯視圖，在捲帶晶片承載 器400之表面貼附有晶片404，而晶片404與捲帶晶片承 載器400之間係以打線接合形成之導線406進行電性連 接。此外，在捲帶晶片承載器400上，還有封裝樹脂408， 用以包覆晶片404及導線406。而封裝樹脂408周緣則具 有焊球410，作爲封裝後成品進行外引腳接合之媒介，用 以電性連接捲帶中晶片內之電路與外部電路及其他元件。 如第6圖所示，作爲外引腳接合媒介之焊球410，係在封 裝樹脂408外圔形成單層圏狀分佈，在本實施例中僅以此 爲例進行說明，然而焊球410係依據外引腳接合及接腳數 目之需求進行植球，因此可呈不同型態之分佈 > 例如雙層 圈狀分佈，故圖中所示焊球分佈之型態並非用以限制本發 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂. 408458 A7 B7 ---—------______ 五、發明説明（j) 明之範圍。 由上述本發明之較佳實施例可知，本發明係以捲帶作 爲晶片承載器’其重量輕、厚度薄，可減輕封裝成品之重 量’並.降低其厚度。於捲帶晶片承載器上' 下兩側表面貼 .附晶片進行封裝，增加封裝內之晶片數，進行三度空間封 裝’可以提高封裝密度。於晶片與捲帶的電路之間，使用 打導線機以打線接合方式形成導線，取代習知捲帶自動接 合以凸塊進行內引腳接合之方式，晶片與捲帶接合部份可 靠性較高’且可充分運用現有打導線機之功能，因此可簡 化製程並降低封裝成本。而在封裝樹脂周緣之外引腳上形 成焊球，提供外引腳接合所需之電性連接媒介，則可取代 習知使用凸塊進行外引腳接合之方式。 雖然本發明已以較佳實施例揭露如上，然某並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 433 I twf.doc/006 --------Kr— (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS > M规格（2ΐ〇χ 297公釐）

Claims (1)

  1. 433 1 twf.doc/006 408458 A8 B8 C8 D8 經濟部中央標準局身工消費合作社印策 「、申請專利範圍 1. 一種捲帶多晶片封裝方法，至少包括： 提供一捲帶承載器，其中該捲帶承載器具有一第一表 面及一第二表面； 提供一第一晶片，並使該第一晶片貼附於該捲帶承載 器之該第一表面；. 於該第一晶片與該捲帶承載器之間形成電性連接； 使一第一封裝材料覆蓋密封該第一晶片； 提供一第二晶片，並使該第二晶片貼附於該捲帶承載 器之該第二表面.； 於該第二晶片與該捲帶承載器之間形成電性連接； 使一第二封裝材料覆蓋密封該第二晶片；以及 在該捲帶承載器上，該第一封裝材料與該第二封裝料 其中之一的外緣進行植球，形成複數個焊球。 2. 如申請專利範圍第1項所述之捲帶多晶片封裝方 法，其中於該第一晶片與該捲帶承載器之間形成電性連 接，係使用打導線機於該第一晶片與該捲帶承載器之間形 成複數個第一導線。 3. 如申請專利範圍第2項所述之捲帶多晶片封裝方 法，其中形成該些第一導線之材質係選自 <由金、鋁及銅 所組成的族群中之材料。 4. 如申請專利範圍第1項所述之捲帶多晶片封裝方 法 > 其中於該第二晶片與該捲帶承載器之間形成電性連 接，係使用打導線機於該第二晶片與該捲帶承載器之間形 成複數個第二導線。 I 0 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺渡逋用中國國家標準（CNS ) Α4規格（210X297公釐） 433 I twf.doc/006 ^08458 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 7T、申請專利托圍 5. 如申請專利範圍第4項所述之捲帶多晶片封裝方 法，其中形成該些第二導線之材質係選自於由金、鋁及銅 所組成的族群中之材料。 6. —種捲帶多晶片封裝結構，至少包括： 一捲帶承載器，其中該捲帶承載器具有一第一表面及 第二表面； 一第一晶片，位於該捲帶承載器之該第一表面，並與 該捲帶承載器以一第一導線形成電性連接； —第一封裝材料，位於該捲帶承載器之該第一表面 上，並覆蓋密封該第一晶片與該第一導線； 一第二晶片，位於該捲帶承載器之該第二表面，並與 該捲帶承載器以一第二導線形成電性連接； 一第二封裝材料，位於該捲帶承載器之該第二表面 上，並覆蓋密封該第二晶片與該第二導線；以及 複數個焊球，位於該捲帶承載器之該第一表面與該第 二表面其中之一。 7. 如申請專利範圍第6項所述之捲帶多晶片封裝結 構，其中該捲帶承載器還包括具有： 一介電層；以及 一導電層，被覆於該介電層之表面。 8. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該介電層之材質包括聚亞醯胺。 9. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該導電層之材質包括銅。 (請先閲讀背面之注意事項再填寫本頁) 訂_ LQ 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公嫠） 408458 ll 433 1 twf.doc/006 〇8 六、申請專利範圍 10. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該導電層中還包括： 一導電底層，位於該介電層之表面；以及 一導電鍍層’位於該導電底層之表面。 11. 如申請專利範圍第10項所述之捲帶多晶片封裝結 構，其中該導電底層之材質包括銅。 12. 如申請專利範圍第1〇項所述之捲帶多晶片封裝結 構，其中該導電鍍層之材質係選自於金、銀 '鎳、鈀及其 等之組合所組成的族群中之材料° 13. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該導電層具有已定義之電路圖案。 14. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該第一導線之材質係選自於由金、鋁及銅所組成 的族群中之材料。 15. 如申請專利範圍第7項所述之捲帶多晶片封裝結 構，其中該第二導線之材質係選自於由金、鋁及銅所組成 的族群中之材料。 —^l· ^^^1 1 - l^i In ^^^1 I ' v、 (請先閱讀背面之注意事項再填寫本頁) 、?τ Λ」_ 經濟部中央標牟局貞工消費合作社印製 本紙張尺A適用中國國家標準（CNS ) A4规格（21〇Χ297公嫠)
TW88105422A 1999-04-06 1999-04-06 Method and structure for taped multi-chip package TW408458B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW88105422A TW408458B (en) 1999-04-06 1999-04-06 Method and structure for taped multi-chip package
JP16520999A JP2000299429A (ja) 1999-04-06 1999-06-11 テープマルチチップパッケージ方法とテープマルチチップパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW88105422A TW408458B (en) 1999-04-06 1999-04-06 Method and structure for taped multi-chip package

Publications (1)

Publication Number Publication Date
TW408458B true TW408458B (en) 2000-10-11

Family

ID=21640198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88105422A TW408458B (en) 1999-04-06 1999-04-06 Method and structure for taped multi-chip package

Country Status (2)

Country Link
JP (1) JP2000299429A (zh)
TW (1) TW408458B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413475B1 (ko) * 2000-10-25 2003-12-31 앰코 테크놀로지 코리아 주식회사 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지

Also Published As

Publication number Publication date
JP2000299429A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
TW516194B (en) Wiring substrate, semiconductor device and package stack semiconductor device
TW586201B (en) Semiconductor device and the manufacturing method thereof
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
TW436997B (en) Ball grid array semiconductor package and method for making the same
US20020158318A1 (en) Multi-chip module
US6541307B2 (en) Multimedia chip package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US6242283B1 (en) Wafer level packaging process of semiconductor
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
TWI227051B (en) Exposed pad module integrated a passive device therein
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
KR101474189B1 (ko) 집적회로 패키지
TWI651827B (zh) 無基板封裝結構
TW408458B (en) Method and structure for taped multi-chip package
CN101315921B (zh) 芯片堆栈封装结构及其制造方法
CN101315920A (zh) 芯片堆栈封装结构及其制造方法
TW409327B (en) Array metal plug package
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TW461060B (en) Packaging method for die with central pad

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees