TW408447B - The formation method of semispherical grained silicon (HSG-Si) - Google Patents

The formation method of semispherical grained silicon (HSG-Si) Download PDF

Info

Publication number
TW408447B
TW408447B TW088100005A TW88100005A TW408447B TW 408447 B TW408447 B TW 408447B TW 088100005 A TW088100005 A TW 088100005A TW 88100005 A TW88100005 A TW 88100005A TW 408447 B TW408447 B TW 408447B
Authority
TW
Taiwan
Prior art keywords
patent application
item
hemispherical silicon
forming
scope
Prior art date
Application number
TW088100005A
Other languages
English (en)
Inventor
Shr-Ching Chen
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW088100005A priority Critical patent/TW408447B/zh
Priority to US09/246,226 priority patent/US6171955B1/en
Application granted granted Critical
Publication of TW408447B publication Critical patent/TW408447B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Description

外屮"^卑^只-7""合 0"·印繁 408447 A7 4070t\vf.doc/008 g-y 五、發明説明(() 本發明是有關於一種半導體元件的製造方法’且特別 是有關於一種半球形砂晶粒(Hemispherical Grained Silicon, HSG-S!i)的形成方法。 在半導體積.集度越來越大的趨勢下’使得半導體窣界 不停地在發展新方法來製造出尺寸更小的元件’以應付次 微米技術的需求。以往,若要增加積體電路元件的密度, 必須設法減少每一結構的尺寸。就動態隨機存取記憶體 (Dynamic Random Access Memory, DRAM)而言,爲了縮小 DRAM電容器所佔據的面積,必須縮小電容器電極的尺 寸,但同時也減少了電容器的儲存電荷量。如此會增加電 容器週期性的充電頻率,使得DRAM的資料處理速度降 .低。 在矽材表面生長半球形矽晶粒即爲解決此問題的方法 之一。利用此方法,在電容器下電極的表面生長HSG-Si, 在電容器電極和介電層的材質以及兩電極之間距等條件不 變之下’可增加電容器的電容,使其約爲原先電容的兩倍 大小。 一般習知半球形矽晶粒的形成方法之主要步驟爲: 以低壓化學氣相沈積法(Low Pressure Chemical Vapor Deposition, LPCVD),在約 520。(:下,以矽甲烷(SiH4)爲 氣源來沈積摻雜非晶砂(amorphous silicon, α-Si),作爲 HSG-Si的起始物。(2)在550 - 560 〇C下,以低流速(<< 40 seem)的矽甲烷(SiHd或矽乙烷(Si2H6)爲氣源,選擇性地只 在砍材表面播晶種(seeding)。(3)在550 - 590 °C下,進 _____ 3 本紙讯尺Ήίη中國國家( (:ns ) Λ4規格.................. {"先閱讀背而之注意事項再填寫本頁)
408447 4070twf,doc/00S 4 A7 —----____ 五、發明説明(7 ) 行高真空回火(annealing)歩驟,以生長出HSG_si。 然而,此法有些缺點: (1) 播晶種時’砂材袠面能否全部生長出晶種,矽材表 面的淸潔度是十分重要的,被污染物覆蓋的矽材表面晕無 法長出晶種的。因此一般都先用氫氟酸(HF)在播晶種步驟 之前進行晶圓表面淸潔的歩驟。但是通常此一步驟並不容 易控制’若此一步驟沒有做好,將會使可長出晶種的矽材 表面積下降,連帶地在後面回火時HSG-Si的生長情況也 會大受影響’無法有效提高下電極的表面積。 (2) 習知播晶種此一步驟之附加問題,即進行此步驟必 須在氣室中進行。久了之後,器壁會附著一層厚厚的矽烷 化合物,使得氣室之熱傳導性變差,產能也會跟著降低。 因此必須每隔一段時間’就得進行氣室的淸理工作,以維 護整個製程產能。此淸理工作耗時約需6天之久,對於製 程的影響非常大。 (3) 播晶種主要是利用的矽烷類化合物爲晶種來源。爲 了增加只有矽材表面可生長出晶種的選擇性,必須精準地 控制其流速在低流速(<< 40 seem)狀態中。但是如此一來, 將會使得播晶種速率變慢且耗時。 因此本發明的目的就是在提供一種半球形矽晶粒的形 成方法,此方法利用蝕刻非晶矽來達成_晶種之效果。 根據本發明之上述目的,提出一種半球形矽晶粒的形 成方法。在晶圓上形成一層圖案化的非晶矽,再將其浸泡 在氫氟酸和氧化劑的混合水溶液中一段時間,以達成播晶 4 尺度^用中國國家標^ ("eNS ) MmM ( 21〇X297/>f ) ---------r'J— (¾先閱讀背面之注意事項再填寫本頁) 訂 4070twf.doc/008 408447 A7 B7 五、發明説明(>?) 種之目的。然後以氫氟酸水溶液淸洗之,進行回火步驟, 以形成半球形矽晶粒。 根據本發明的方法,因爲本發明利用氫氟酸和氧化劑 的混合水溶液來氧化腐蝕非晶矽的表面,來達\成播晶擊的 效果,因此非晶矽表面即使有些污染物,也不會影響此一 步驟的效果。而且在此不使用矽烷類化合物來進行播晶種 的步驟’可以節省習知播晶種所耗費的時間,以及淸^播 晶種氣室所浪費的時間,可以大幅提高產能。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1圖是依據本發明較佳實施例之一種半球形矽晶粒 的製造流程圖;以及 第2A圖至第2C圖是依據本發明較佳實施例之一種 半球形矽晶粒的製造流程剖面圖。 圖式之標記說明: 210 :基底 220 :絕緣層 230、230a、230b : #晶矽層 240:蝕刻凹洞 250:半球形矽晶粒 實施例 請同時參照第1圖和第2A - 2C圖’其係繪示依照本 5 土紙依尺度递i中國®家標準((,阽)八4規格(2丨以297公费-) Ϊ. ·-·! (对先閱讀背面之注意事項再填寫本頁.) 訂 經--'邙屮少^卑^於1_消此合竹私印4'!^ 408447 A7 4070twf.doc/008 __ D / 五、發明説明(tL) 發明較佳實施例的一種半球形矽晶粒之製造流程圖以及製 造流程剖面圖。 売形成一層圖案化的非晶砍層(步驟110),以DRAM 記憶胞電容的下電極爲例,請參照第2A圖。圖案化的絕 緣層220在基底210之上,絕緣層的材質例如可爲氧化矽。 在圖案化的絕緣層22〇之上再彤成一層圖案化的非晶矽層 230,其形成的方法例如可爲LPCVD或電漿化學氣相沈積 法(Plasma Enhanced CVD,PECVD)。 然後以氫氟酸(HF)和氧化劑的水溶液進行濕蝕刻步驟 (步驟12〇),其中氧化劑例如可爲硝酸(hno3)、磷酸(h3po4) 和過氧化氫(h202)。此蝕刻溶液的配法爲取體積比例約爲 25 : 5 : 16至25 : 10 : 50之氧化劑:48% HF :水混合在 一起,其中氧化劑之濃度爲一般市售的最大濃度,例如磷 酸一般以約85%的濃度來販售之,而硝酸一般以約65% 的濃度來販售之。 請參照第2B圖,蝕刻液中的氧化劑之作用爲將非晶 矽層230的表面氧化之,再以HF將氧化矽溶解之,達成 蝕刻非晶矽的目的,以在非晶矽230a的表面形成小的蝕 刻凹洞240。所以不同的氧化劑,因其氧化能力以及其氧 化機制的不同,其蝕刻條件會有些不同,但此應爲熟知此 技藝之人可以自行嘗試並決定出較佳的蝕刻條件。舉例來 說,硝酸爲強氧化劑,所以在室溫下,依蝕刻液的配法不 同,較佳約需鈾刻1 - 20分鐘。而磷酸的氧化力較弱,所 以較佳是以此蝕刻液的沸點爲進行蝕刻的溫度,蝕刻的時 6 ---------^v— (邻先閱讀背面之注意事項再填寫本頁)
,1T 本紙张尺度過州中國國家標碑(CNS ) 210xmiVfL ) 408447 A7 4070twf.doc/008 D / 五、發明説明(() 間較佳爲5 - 60分鐘。 接著,再以HF水溶液將非晶矽層23〇a表面的氧化砂 淸除之(步驟Π0),形成表面沒有氧化矽污染,並且有言午 多蝕刻凹洞240的非晶矽層23〇a (第2B圖)。其中Η石水 溶液的濃度爲體積比約爲1 : 10至1 : 100的48% HF : H2Q。 進行高真空回火的步驟(步驟140),在550 - 59〇 % 下進行之,壓力約爲1〇_1 - 1〇_8 torr。回火約進行1分鑛 至5小時,讓矽原子進行重排,以在非晶矽層23〇b的表 面長出半球形矽晶粒250 (第2C圖)。 由上述本發明較佳實施例可知,應用本發明具有下列 優點。 (1) 本發明利用氫氟酸和氧化劑的混合水溶液來腐|虫# 晶矽的表面’來達成播晶種的效果。所以非晶矽表面即使 有些污染物,也會一起被腐蝕掉,不會影響此一步驟的效 果。 (2) 在此利用氫氟酸和氧化劑的混合水溶液來腐蝕非晶 矽的表面,來達成播晶種的效果。因此可節省因’使用矽燒 類化合物來進行播晶種而必須定期淸理播晶種氣室所浪費 的大量時間,以大幅提高產能。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明’任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圜當視後附之申請專利範圍所界定者爲準。 (部先閱讀背而之注意事唄再績寫本頁) 11 訂- 本紙张尺度谪川中囤囤家榡卑(('NS ) Μ規格(210X297公釐) 1

Claims (1)

  1. 經濟部中央標準局負工消费合作社印製 408447 4070twt\doc/008 D8 六、申請專利範園 1. 一種半球形矽晶粒的形成方法,其步驟包括: 形成一非晶砂層於一基底上; 進行一蝕刻步驟,以氫氟酸、一氧化劑和水組成之一 蝕刻液來蝕刻該非晶矽層; 以氫氟酸來進行一淸潔步驟;以及 進行一回火步驟以形成半球形矽晶粒 2. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法’其中該非晶矽層的形成方法包括低壓化學氣相沈積 法。 3·如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該非晶矽層的形成方法包括電漿化學氣相沈積 法。 4. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該蝕刻液的該氫氟酸:該氧化劑:該水之體積 比約爲 25 : 6 : 16 至 25 : 10 : 50。 5. 如申請專利範圍第4項所述之半球形矽晶粒的形成 方法,其中該氧化劑包括約65%硝酸。 6. 如申請專利範圍第5項所述之半球形矽晶粒的形成 方法,其中該蝕刻步驟在室溫下進行。 7·如申請專利範圍第6項所述之半球形矽晶粒的形成 方法,其中該蝕刻步驟進行約1 - 20分鐘。 8. 如申請專利範圍第4項所述之半球形矽晶粒的形成 方法,其中該氧化劑包括約85%磷酸。 9. 如申請專利範圍第8項所述之半球形矽晶粒的形成 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公嫠) (請先閲面之注意事項再填窝本頁)
    4070twf.d ^447 A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印製 9 六、申請專利範園 方法,其中該蝕刻步驟在該蝕刻液的沸點下進行。 10. 如申請專利範菌第9項所述之半球形矽晶粒的形成 方法,其中該蝕刻步驟進行約5 -60分鐘。 11. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該氧化劑包括過氧化氫。 12. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該淸潔步驟所用的氫氟酸之配法爲將48%氫 氟酸和約10 - 100倍體積的水混在一起。 13. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該回火步驟的溫度約55〇 - 590 °c。 14. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該回火步驟的壓力約爲1(T7 - 1CTS ton·。 15. 如申請專利範圍第1項所述之半球形矽晶粒的形成 方法,其中該回火步驟約進行1分鐘至5小時。 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X297公釐) (请先閲讀背面之注意事項再填寫本頁)
TW088100005A 1999-01-04 1999-01-04 The formation method of semispherical grained silicon (HSG-Si) TW408447B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW088100005A TW408447B (en) 1999-01-04 1999-01-04 The formation method of semispherical grained silicon (HSG-Si)
US09/246,226 US6171955B1 (en) 1999-01-04 1999-02-08 Method for forming hemispherical grained silicon structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088100005A TW408447B (en) 1999-01-04 1999-01-04 The formation method of semispherical grained silicon (HSG-Si)

Publications (1)

Publication Number Publication Date
TW408447B true TW408447B (en) 2000-10-11

Family

ID=21639265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088100005A TW408447B (en) 1999-01-04 1999-01-04 The formation method of semispherical grained silicon (HSG-Si)

Country Status (2)

Country Link
US (1) US6171955B1 (zh)
TW (1) TW408447B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
EP1231628A1 (en) * 2001-02-08 2002-08-14 Infineon Technologies SC300 GmbH & Co. KG Method for roughening a surface of a semioconductor substrate
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
CN103708413B (zh) * 2013-12-27 2016-08-17 安徽师范大学 一种在光纤表面制备一维硅纳米结构阵列的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691249A (en) * 1990-03-20 1997-11-25 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5182232A (en) * 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
EP0553791A1 (en) * 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
US5266514A (en) * 1992-12-21 1993-11-30 Industrial Technology Research Institute Method for producing a roughened surface capacitor
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5970360A (en) * 1996-12-03 1999-10-19 Mosel Vitelic Inc. DRAM cell with a roughened poly-Si electrode
US6066539A (en) * 1997-04-11 2000-05-23 Micron Technology, Inc. Honeycomb capacitor and method of fabrication
JPH1168061A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp 粗面化導電性膜の形成方法及び半導体装置
US6025248A (en) * 1997-10-07 2000-02-15 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes including a capacitor electrode etch
KR100253094B1 (ko) * 1997-12-05 2000-04-15 윤종용 반도체소자의 커패시터 제조방법 및 이에 따라 제조되는 반도체커패시터
US5837582A (en) * 1998-05-22 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method to increase capacitance of a DRAM cell

Also Published As

Publication number Publication date
US6171955B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
TWI287824B (en) MIM capacitor with metal nitride electrode materials and method of formation
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
JP3121791B2 (ja) 半導体キャパシタ製造方法及びそれによって形成される半導体キャパシタ
TW457707B (en) Method for forming a crown capacitor having HSG for DRAM memory
TW408447B (en) The formation method of semispherical grained silicon (HSG-Si)
JP2000091542A (ja) Dramセルキャパシタの製造方法
TW466750B (en) Semiconductor device and production thereof
KR100234380B1 (ko) 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
US6451650B1 (en) Low thermal budget method for forming MIM capacitor
TW451469B (en) Semiconductor device capacitor and method of manufacturing the same
US5830793A (en) Method of selective texfturing for patterned polysilicon electrodes
TW401598B (en) The manufacture method of hemispherical grain silicon (HSG-Si)
TW457696B (en) Method for forming capacitor
TW383500B (en) Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon
TW399235B (en) Selective semi-sphere silicon grain manufacturing method
KR100365939B1 (ko) 반도체소자의저장전극형성방법
TW408503B (en) Manufacture of the charge storage node
TW396614B (en) Dynamic random access memory and stacked capacitor structure without escaping hemisphereical particle silicon layer and array variation
KR100296966B1 (ko) 반구형입자구조의실리콘제조방법
JP2000150826A (ja) 半導体集積回路装置の製造方法
TW440992B (en) Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains
TW475207B (en) Method to improve hump phenomenon on surface of doped polysilicon layer
TW447115B (en) Storage electrode with porous, rough inner wall and the DRAM capacitor
TW315524B (en) Dynamic random access memory cell with roughened polysilicon electrode

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees