TW408266B

TW408266B - Memory controller within a data processing system for caching stack operations and prefetching data from memory

Info

Publication number: TW408266B
Application number: TW085107288A
Authority: TW
Inventors: Thomas Basilio Genduso; Edward Robert Vanderslice
Original assignee: Ibm
Priority date: 1996-04-04
Filing date: 1996-06-17
Publication date: 2000-10-11
Also published as: JPH1055306A; KR970071282A; EP0800137B1; DE69708188D1; DE69708188T2; EP0800137A1; US5778422A; KR100268204B1

Description

第85107288號牟利申請案說明書修正頁(的年5月）^ Q g 2 β β Α7 Β7

^旖郎中央嘌箪局員工消费合作社印製五、發明説明（）明中，係將L1快取記憶體（14)的快取線大小敘述成長度為X备元組，但是在CPU(12)的字組長度是8位元組的本發明一較佳實施例中，L1快取記憶體（H)的快取線長度是32個位元組》CPU(12)係耦合到處理器匯流排 (18)，該處理器匯流排（18)的頻宽最好是8位元组，以便有助於在CPU(12)、L2快取記憶體（16)、與記憶體控制器（20)之間傳送資料及指令。如囷所示，在並聯式快取記憶體組態中，L2快取記憶體（16)係以與CPU(12)及記憶體控制器（20)並聯之方式耦合到處理器匯流排（18)。因此，記憶體控制器（20) 及L2快取記憶體（16)同時接收CPU(12)經由處理器匯流排（18)傳送的讀取及寫入要求。回應一 L2快取記憶體命中，L2快取記憶體（16)以信號通知記憶體控制器（20) 中止所指示的作業，並以零等候狀態將所要求的資料送回到CPU(12)。L2快取記憶體（16)之快取線長度最好是X個位元組，以避免在一共用匯流排上支援多個具有不同快取線大小的快取記憶體時所固有的複雜性。如圖所示，L2快取記憶體（16)包含一 L2快取記憶體控制器（17)，用以控制L2快取記憶體（16)之作業。因此，L2快取記憶體控制器（17)執行一種所選擇的一致性（coherency)協定而維持1^2快取記憶體的一致性，決定與主記憶體（22)内各記憶體位址相關聯的資料是否可快取（或者是否存放在L2快取記憶體（16)内），以及執行許多其他傳統的快取記憶體管理功能。資料處理系統（1 〇)又包含記憶體控制器（20)。記憶體控制器（20)包含邏輯電路’用以回應接收到L2快取記憶體（16)無 -9- 本纸伕尺度適W中國國家榡準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 裝.

，tT -線- 經濟部中央標準局員工消費合作社印製 408266 A7 B7 五、發明説明（1 ) 發明背景 1. 技術領域：本發明係大致有關一種資料處理系統，尤係有關一種用於在一資料處理系統内管理資料儲存之裝置。更具體而言 ’本發明係有關一種在一具有並聯式（l〇ok_aside)快取記憶體t構之A憶體控制器’該並聯式快取記憶體架構可快取堆疊（stack)作業.並預'取經過選擇的資訊，以供處理器可能的後續存取β 2. 相關技術説明：資料處理系統爲了減少延遲時間，已愈來愈著重於採用某些快取記憶體組態。如熟悉本門技術者所習知的，快取記憶體是一種小容量的快速、價高、且爲零等候狀態之記憶體，用以错存主記憶體所存指令及資料中經常被存取部分的拷貝。採用 80486、Intel Pentium™、IBM PowerPC™、或類似處理器的最新一代個人電腦通常包含一晶片内建之第一階（level one ;簡稱L1)處理器快取記憶體。此外，這些個人電腦通常包含一第二階（level two ;簡稱L2)快取記憶體，以便進一步提昇系統效能。同時具有L1及L2快取記憶體的快取記憶體系統之组態通常爲兩種方式其中之一。在第一種快取記憶體系統組態中，L2快取記憶體係以串聯方式連接於處理器與系統或記憶體匯流排之間《在此種一般稱爲串聯式（look-through)或線内式（in-line)組態的組態中，處理器無法直接與記憶體或系統匯流排互通訊息，而是經由 L2快取記憶體控制器提供之介面互通訊息。本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} I-'--袭------.1Τ------;妹I-14 '- C請先閱讀背面之注意事項再填寫本頁) 第85107288號專利申^^ 說明書修正頁辦5物 A7 B7 n, 咭濘郎中央樣华局員工消費合作社印笨五、發明説明（12 ) 決定在主記憶體（22)中所要求該等指令之後的X個位元組（乂是L2快取記憶體（Μ)的快取線長度）是否可快取。如果並非如此，則本程序進入步驟（118)並終止》然而，如果決定主記憶體（22)中的次X個位元组是可快取的，則本程序進入步驟（98) ’此時記憶體控制器（20)將提取在所要求該等指令之後的X個位元組，將該等位元組儲存在1PB(44)中，並清除無效位元（45) ^本程序然後進入步驟（118)並終止。再回到步驟（88)，如果決定所要求之該等指令並非儲存在ΙΡΒ(44)，則本程序進入步驟（100)，此時將決定所要求之該等指令是否代表一整個L1快取線，並將決定包含所要求該指令的位址及接續X個位元組資訊的位址是否都是可快取的。如果確係如此，則本程序進入步驟（102)，此時將自主記憶體（22)提取兩個 L1快取線長度位元組的資訊。然後如步驟（104)所示，記憶體控制器（20)將前X個位元组的指令傳送到 CPU(12)，並將後X個位元組儲存在ΙΡΒ(44)中。因此，記憶體控制器（20)因後續指令要求係在第二個X位元組的資訊之可能性而有效地預取第二個L1快取線之指令。本程序然後進入步驟（118)並終止。再回到步驟（100)，如果決定CPU(12)並未要求一整個L1 快取線，或者決定該等2X個位元組並非可快取的，則本程序進入步驟（106)，此時將決定主記憶體（22)中包含所要求該等指令的位址之X個位元組是否為可快取的。如果並非如此，則本程序進入步驃（1 08) ’此時記憶體控制器（20)自主記憶體（22)提取所要求之該等指令，並將所要求之該等 -15- 本紙張尺度適用中國國家標準（CNS ) A4说格（2丨0X297公釐） 1-^1 i i - Hi 11 I n I ^ n n n (請先閏讀背面之注意事項再填寫本頁) 經濟部中夾橾準局員工消費合作杜印裝 A7 ____B7五、發明説明（2 ) 雖然線内式L 2快取記憶體組態通常提供最佳的效能，但是許多個人電腦系統被設計成支援具有並聯式組態之可選用L2快取記憶體，以便降低入門級電腦系統的償格，並同時提供使用者可選擇安裝L2快取記憶體以提昇效能。在並聯式組態中，L 2快取記憶體係以與處理器及記憶體控制器並聯之方式耦合到處理器匯流排，因而可便於將L 2快取記憶體安裝在一連接到·處理器匯流排的插入模組上。在採用並聯式L2快取記憶體組態之電腦系統中，L2快取記憶體及記憶體控制器回應處理器的發出一個記憶體讀取 ’而同時開始一處理器記憶體讀取遇期。L2快取記憶體回應一 L2快取記憶體讀取命中，而以信號通知記憶體控制器中止所指示的記憶體讀取，並以零等候狀態將所要求的資料送回到處理器。然而，在L2快取記憶體讀取未命中時，記憶體控制器自主記憶體提取所要求的資料，並將該資料送回到處理器，就好像並未設有L2快取記憶體。因爲L2快取記憶體及記憶髏控制器都同時開始服務一處理.器之資料讀取要求，所以一個具有並聯式快取記憶體架構岛電腦系統於資料讀取時若發生L2快取記憶體未命中，並不會發生額外的效能降低。、然而，在一採用並聯式组態的電腦，系統中實施L 2快取記憶體時，通常將發生伴隨的效能降低。例如，在資料寫入時並未命中並聯式L2快取記體的情形中，將引發效能降低’這是因爲L2快取纪憶體並未取得處理器匯流排的控制權而得以提取必要的快取線（cache line)，而此時處理器正 —^1 t—·^ I l^i 1 n l^i V (^^1 m m —^ϋ n I ^^1 . 穿 •，务广 r'乙 f - - 「 (請先閱讀背面之注意事項再填寫本頁} -5- 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐）

第85107288號專利申請案 p 說明書修正頁(89年5月）4 〇 8 2U A7 B7 α.Γ.π 五、發明説明（ 20 該記憶體控制器包含預取緩衝的功能，用以儘量減小因l/2並聯式快取記憶體未命中而引發的延遲時間。雖然業已參照一較佳實施例而詳細示出並說明了本發明，但是熟悉本門技術者當可了解，在不脫離本發明的精神及範圍下，仍可對本發明的形式及細節作出各種改變》主要元件符號說明郎中央樣隼局貝工消費合作杜印裝 10 資料處理系統 40 讀取 /寫入緩後 f器 12 中央處理單元 42 窝入緩衝器 14 第 — 階 (L 1)快取記 44 指令預取緩衝器憶體 (IPB) 16 L2 :快取記憶體 45 無效位元 17 L2 :快取記憶體 46 資料預取缓衝器（DPB) 18 處理器匯流排 47 無效位元 20 記憶體控制器 48 寫入分配/讀取無 22 主記憶體效 (WA/RI)快取記 24 系 ‘統匯流排憶體 26 唯讀記憶體（ROM) 50 快取記憶體控制及 28 I / 0介面卡標記 30 次級儲存裝置 52 控制電路 32 顯示介面卡 23- 本紙帳尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先Μ讀背面之注意事項再填寫本頁)

,1T 經濟部中央標準局員工消費合作社印裝 408266 a7 _B7_ 五、發明説明（3 ) 將資料寫入記憶體控制器。因此，並聯式L2快取記憶體通常並不對寫入未命中實施快取線分配。此外，於I/O作業時對處理器匯流排的競用也會降低系統效能，這是因爲處理器無法在一I/O作業中存取L2快取記憶體。並聯式L2快取記憶體組態的另一限制在於此種組態無法有效率地支援大於L1快取線長度的快取線長度。相反地，線内式L2快取線經常被設計螞L 1快取線的兩倍長度，以便依據資料局部性的統計機率而預取指令及資料。因而我們當了解，最好是能提供一種在資料處理系統内實施可選用並聯式L2快取記憶體之改良式方法及系統。尤其最好是能提供一種在一具有並聯式L2快取記憶體組態的資料處理系統中之改良式快取記憶體系統，且此種並聯式 L 2快取記憶體組態可支援在l 2窝入未命中時之分配，並可預取資料及指令。發明概述因此，本發明之一目的在於提供一種改良式的資料處理系統* 因此，本發明之一、目的在於提供一種用於管理資料處理系統内資料儲存之改良式裝置。，本發明之另一目的在於提供一種在一具有並聯式快取記憶體架構的資料處理系統中之改良式記憶體控制器，且此種並聯式快取記憶體架構可快取堆疊作業並預取經過選擇的資訊，以供處理器的可能後續存取。將以本文所述之方式達成上述各項目的。本發明揭露了 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（公釐） I---^---Ή--A-------111------,^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 t7 408266 -- _—B7 五、發明説明（4 ) 一種在一具有並聯式快取記憶體架構的資料處理系統内之改良式記憶趙控制器。該資料處理系統包含：—處理器，該處理器具有一與其相關聯之上層快取記憶體；—記憶體控制器；該圮憶體控制器具有一相關聯之控制器記憶體；一耦合於該處理器與該記憶體控制器間之處理器匯流排；以及一主記憶體。該資料處理系統又包含一以與該處理器及該記憶體控奇丨器並聯方式耗合到該處理器匯流排之下層快取記憶體。根據本發明之第一面向，該記憶體控制器包含一邏輯電路，其中該邏輯電路回應接收到一將不爲該下層快取記憶體所服務之寫入要求’且該寫入要求之相關聯資料並非一被取代之修改後快取線時，則該邏輯電路將該相關聯資料儲存在與該記憶體控制器相關聯之該控制器記憶體中，因而使該資料處理系統内之資料儲存最佳化。根據本發明之第二面向，該記憶體控制器包含一邏輯電路，該邏輯電路回,接收到一個對只存放在主記憶體的資訊之要求’而自主記憶體提取所要求的資訊，並主記.憶禮中與所要求的該資料相鄰之額外資訊儲存在—預取緩衡器中，因而儘量縮短預取資訊之存取時間。在下列的詳細書面説明中，將使本發明上述各項目的以及其他目的'特徵、及優點更易於被了解。附圖簡述在最後的申請專利範園中將述^本發明申請人認定的各項新穎特徵。然而，若參照下文中一實施例的詳細説明並配合各附圖，將可易於了解本發明之本質、較佳之使用模本紙張尺度適用中國國家揉準（CMS ) A4規格（2丨0X297公疫） ---------—裝------訂------..線I .f - -- - (請先閱讀背面之注意事項再填寫本頁) 40826¾7 經濟部中央橾準局員二货茫合作汪中装五、發明説明（5 ) 式、以及其他的目的與優點，這些附圖有：圖1是一根據本發明方法及系統的資料處理系統之高階方塊圖；圖2是一根據本發明方法及系統的記憶體控制器之詳細方塊圖；圖3是一本發明方法的較佳實施例之高階邏輯流程圖；圖4是採用本贅明來服務指令提取要求的一記憶體控制器所用較佳方法實施例之高階邏輯流程圖；圖5是採用本發明來服務資料寫入要求的一記憶體控制器所用較佳方法實施例之高階邏輯流程囷；以及圖6是採用本發明來服務資料讀取要求的一記憶體控制器所用較佳方法實施例之高階邏輯流程圖》較佳實施例之詳細説明現在請參閲各附圖，尤其請參閲圖I，該圖是一根據本發明方法及系統的資料處理系統較佳實施例之方塊圖。熟悉本門技術者當可了解，爲了清晰表示，該圖已省略了資料處理系統（10)中與本發明無關的許多細節。如圖户片示，資料處理系統（10)包含一可執行軟體指令的中央處理單元 (central processing unit;簡稱 CPU)12。雖然，可將任何適當的微處理器用於CPU(12)，且CPU(12)最好是IBM Microelectronics公司供應的powerpc™微處理器產品線中之一種。此外，亦可以Intel Pentium™或80486微處理器來實施CPU(12)。爲了改善資料及指令的存取時間，Cpu(12)設有一個内建的第一階（L1)快取記憶體（14)。雖然在下列的説 -8 - 本紙張尺度適用中國國家標隼（CNS ) A4規格（210Χ297公缓） I I------* 裝-- --* (請先閏讀背面之注意事項再填寫本頁)

，tT -線- 經濟部中央標率局員工消资合作社印裝 __408266 __五、發明説明（7 ) 法服務的CPU(12)之讀取及寫入要求，而自主記憶體（22)提取資料及指令。因此，記憶體控制器（20)提供一在CPU(12) 與主記憶髏（22)間之記憶體介面。此外，記憶體控制器（20) 包含邏輯電路，用以提供一在系統匯流排（24)、CPU(12)、與主記憶體（22)間之系統匯流排介面。在本發明之較佳實施例中，記憶體控制器（20)内的系統匯流排介面支援記憶體對映之I/O，〜其方式爲在指定位址對映到一指定給一 I/O 裝置之位址時即將自CPU(12)接收的資料傳送到系統匯流排 (24)。又如圖1所示，資料處理系統（1 〇)包含唯讀記憶體（read only memory ;簡稱ΚΌΜ)(26)、ϊ/〇介面卡（28)、次級错存裝置（3 0)、及顯示介面卡（32)，這些裝置都分別耦合到系統匯流排（24)。ROM(26)及次級儲存裝置（30)可供儲存作業系統 '應用程式、及資料。I/O介面卡（28)支援將諸如滑鼠及鍵盤等輸入裝置連接到資料處理系統（10)，以便使用者可輸入資料及指令。顯示介面卡（32)可連接一視訊顯示裝置’ 以便將資料輸出給使用者。現在請參閲圖2，圖中示出一根據本發明方法及系統的記憶體控制器（20)之邏輯結構詳圖。如圖所示，，記憶體控制器（20)包含一傳統的讀取/寫入缓衝器（40)及寫入缓衝器（42) 。讀取/窝入緩衝器（40)係用來緩衝儲存經由處理器匯流排 (18)而傳送到CPTJ(12)之資料、或CPU(12)經由處理器匯流排（18)而接收之資料。窝入缓衡器（42)係用來儲存即將寫入主記憶體（22)之資料。讀取/窝入缓衝器（40)及窝入緩衝器 I- 1— I I - II. — H— «I - n I — In »1 m 1 «ϋ V J I - I - .ϋ— n^i n^— It m*^· 0¾ i 髮 1Ί v -- - y i · (請先閲讀背面之注意事項再填寫本買) -10- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）經濟部中央標準局貝工消赍合作社印装 408266 at _B7 五、發明説明（8 ) (42)最好是都具有與L1快取記憶體（14)快取線相同的長度，以便支援有效率的資料移轉，例如在記憶體控制器（20)與 CPU(12)間之資料段（burst)傳送。根據本發明，記憶體控制器（20)又包含一指令預取緩衝器（instruction prefetch buffer ;簡稱 IPB)(44)及一資料預取緩衝器（data prefetch buffer :簡稱DPB)(46)。記憶體控制器 (20)利用IPB(4*4)及DPB(46)來預取用於CPU(12)之資料及指令。如上文所述，根據查詢局部性的原理，已證明：實施2 :1的L2對L1快取線大小比率，以便在每一次自記憶體提取時預取一額外L1快取線的資料及指令，即可大幅降低快取記憶體未命中的比率。因爲在採用並聯式快取記憶體組態時並不易於支援不同的L2及L1快取線大小，所以記憶體控制器（20)於特定的提取作業時自主記憶體（22)提取兩個快取線的資料或指令，並將快取線内含但並非CPU(12)所立即要求的資料或指令儲存在IPB(44)及DPB(46)中適當的一個缓衝器。因此，如將於下文中詳述的，記憶體控制器（20) 配合L2快取記憶體（16)的並聯式組態而支援資料犮指令的預取β 根據本發明的另—面向，記憶體控制器（2,0)亦包含寫入分配 / 讀取無效（write all〇cate/read invalidate ;簡稱 WA/RI)快取記憶趙（48)及其相關的快取記憶想控制及標記（50)。在實施並聯式L2快取記憶禮的傳統資料處理系統内，記憶體控制器回應一L2快取記憶體寫入未命中而只將自處理器接收的資料寫入主記憶艘。因此，傳統的並聯式 ___ -11 - 本紙張纽關巾關 ---------裝------訂------線—1Ί J -- - {請先閱讀背面之注意事項再填寫本頁) 408266 經濟部中央標準局員工消资合作杜印裂 A7 B7五、發明説明（9 ) 快取記憶體通常並不回應一寫入未命中而分配一快取線。如果待寫入的資料是一被取代的L 1或L 2快取線，則此種儲存管理策略是有利的，這是因爲不久之後再度存取該被取代的快取線之機率是很小的。然而，如果資料寫入是一種堆疊作業（stack 〇perati〇n)，則不回應—寫入未命中而分配一快取線時，將降低系統效能。如熟悉本門扶術者所習知的，堆疊是一種在邏輯上先進後出（first-in/Iast-〇Ut，·簡稱FIL0)的佇列，堆疊是在程序呼叫及其他儲存參數的軟體作業中被用來儲存參數。堆疊作業傾向首先將參數寫入一資料位置（即"放入"（《push"))，且隨即讀取該資料位置（即"取出"（"pop"))。因爲通常只讀取堆疊資料一次，所以在一取出作業之後將堆疊資料視爲無效。根據本發明，爲了有效率地支援放入堆疊作業，記憶體控制器（20)内的WA/RI快取記憶體（48)對單一字组（非資料段）窝入的L2快取記憶體（16)寫入未命中分配一快取線。wa/RI 快取記憶體（48)並不對多個字組的窝入（資料段寫入）分配一快取線，這是因爲資料段寫入通常代表不再需要嶔快取的若干被替代之快取線。此外，WA/RI快取記憶體（48)使一讀取命中（即取出作業）之後的資料無效。最後，記憶體控制器（20)包含控制電路（52)，用以根據圈 3-6所示之邏輯程序管理記憶體控制器（20)之作業。在參閱圖3-6所示之邏輯程序時，熟悉本門技術者當可了解，實際上可以平行方式執行圖中以串列方式示出的許多作業。首先請參閲圖3 ’圖中示出一根據本發明方法及系統的記，障禮 -12- 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) i丨裝_ *11 線經濟部中央標準局貝工消费合作社印製 A7__4Q826fi_5Z____五、發明説明（1〇 ) 控制器（20)作業之高階邏輯流程圖。如圖所示，本程序開始於步驟（60)，隨即進入步驟（62)，此時示出決定經由處理器匯流排（18)自CPU(12)接收一作業要求是否爲一指令提取要求。回應該作業要求並非一指令提取要求之決定，本程序進入步驟（64)。然而，回應該作業要求是一指令提取要求時，則本程序經由接下頁連接符號A進入圖4所示之績上頁連接符號A/ . 現在請參閲圖4，圖中示出記憶體控制器（20)根據本發明之方法及系統預取指令所用的較佳程序實施例之高階邏輯流程圖。如圖所示，本程序自績上頁連接符號A進入步驟 (70)，此時示出決定該指令提取要求是否造成一L2快取記憶體命中。如果L2快取記憶體（16)儲存所要求之指今，則 L2快取記憶體（16)通知記憶體控制器（20)中止其作業。因此 ’如果與一指定記憶體位址相關聯的各指令係儲存在L2快取記憶體（16)中，則本程序自步驟（70)進入步驟（iw)並終止。然而’如果在步驟（70)決定該指令提取要求之結果爲一 L2快取記憶體未命中，則L2快取記憶體（16)無法服務該指令提取要求，且本程序進入步驟（72)。步驟（72)述及決定該指令提取要求所指定,的各指令是否错存在WA/RI快取記憶體（48)中。如果並非如此，則本程序自步骤（72)進入步骤（80)。然而，如果在步裸（72)決定 WA/RI快取記憶體（48)儲存了所要求之該等指令，則本程序自步驟（72)進入步驟（74) ’此時述及：記憶體控制器（2〇)將所要求之該等指令經由處理器匯流排（18)傳送到CPU(12)， (請先閱讀背面之注意事項再填寫本頁) -13- 本紙張尺度適用中國國家標準（CNS Μ4規格（210X297公釐）經濟部中央標準局員工消费合作社印製 Λ Α7 408266 Β7 五、發明説明（Ή ) 將包含所要求該等指令之WA/RI快取線寫回到主記憶體（22) ’並使包含所要求該等指令之WA/RI快取線無效。本程序隨即進入步驟（118)並終止。再回到步驟（72)，如果決定所要求之該等指令並非儲存在WA/RI快取記憶體（48)中，則本程序進入步驟（80)，此時將決定所要求之該等指令是否儲存在DPB(46)中。雖然CPU(12)發出之作業要求是一指令提取要求’但記憶體控制器（20)決定DPB (46)是否儲存所要求之各指令’因爲電腦架構通常容許存取形式爲指令或資料的資訊’以便支援自行修改的指令碼。回應於決定所要求之該等指令係儲存在:DPB (46)中，本程序自步驟（80)進入步驟（82) ’此時記憶體控制器（20)將所要求之該等指令傳送到 CPU(12)。本程序然後進入步驟（84_86)，此時在一整個L1 快取線已被傳送到CPU(12)時則設定無效位元（47)，而使 DPB(46)無故。本程序然後進入步驟（118)並終止。再回到步驟（80)，如果決定所要求之該等指令並非儲存在DPB(46)’則本程序進入步驟（88)，此時將決定所要求之該等指令是否係儲存在IPB(44) »回應於決定所要東之該等指令係儲存在IPB(44)，本程序進入步驟（90)，此時記憶體控制器（20)將所要求之該等指令傳送到CPU(12)。本程序然後進入步驟（92)，此時將決定—整個丄1快取線是否已被傳送到CI>U(12) »如果並非如此，則本程序只須進入步騍（118) 並終止。然而，如果已經傳送—整個！^快取線，則本程序進入步驟（94) ’此時記憶體控制器將設定無效位元（45) 而使IPB(44)之内容無效。本程序然後進入步驟（96)，此時 -14 - 本紙張尺度適用中圉國家標準（CNS ) A4規格（2l〇x29·?公簸> -----^-----.裝------訂------洗—1M - - * (請先閱讀背面之注意事項再填寫本I) 第85107288號專利申^^ 說明書修正頁辦5物 A7 B7 n, 咭濘郎中央樣华局員工消費合作社印笨五、發明説明（12 ) 決定在主記憶體（22)中所要求該等指令之後的X個位元組（乂是L2快取記憶體（Μ)的快取線長度）是否可快取。如果並非如此，則本程序進入步驟（118)並終止》然而，如果決定主記憶體（22)中的次X個位元组是可快取的，則本程序進入步驟（98) ’此時記憶體控制器（20)將提取在所要求該等指令之後的X個位元組，將該等位元組儲存在1PB(44)中，並清除無效位元（45) ^本程序然後進入步驟（118)並終止。再回到步驟（88)，如果決定所要求之該等指令並非儲存在ΙΡΒ(44)，則本程序進入步驟（100)，此時將決定所要求之該等指令是否代表一整個L1快取線，並將決定包含所要求該指令的位址及接續X個位元組資訊的位址是否都是可快取的。如果確係如此，則本程序進入步驟（102)，此時將自主記憶體（22)提取兩個 L1快取線長度位元組的資訊。然後如步驟（104)所示，記憶體控制器（20)將前X個位元组的指令傳送到 CPU(12)，並將後X個位元組儲存在ΙΡΒ(44)中。因此，記憶體控制器（20)因後續指令要求係在第二個X位元組的資訊之可能性而有效地預取第二個L1快取線之指令。本程序然後進入步驟（118)並終止。再回到步驟（100)，如果決定CPU(12)並未要求一整個L1 快取線，或者決定該等2X個位元組並非可快取的，則本程序進入步驟（106)，此時將決定主記憶體（22)中包含所要求該等指令的位址之X個位元組是否為可快取的。如果並非如此，則本程序進入步驃（1 08) ’此時記憶體控制器（20)自主記憶體（22)提取所要求之該等指令，並將所要求之該等 -15- 本紙張尺度適用中國國家標準（CNS ) A4说格（2丨0X297公釐） 1-^1 i i - Hi 11 I n I ^ n n n (請先閏讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標隼局員工消費合作社印製五、發明説明（13 ) 指令傳送到CPU(12)。本程序然後進入步驟（118)並終土。然而，如果在步驟（106)中決定包含所要求該等指令的X個位元組的資訊並不是可快取的，則本程序進入步驟（110)及 (112)，此時記憶體控制器（20)自主記憶體（22)提取X個包含所要求該等指令之位元組，並將所要求之該等指令傳送到 CPU(12)。然後在步驟（U4)中決定包含一整個L1快取線的X 個位元組是否色被傳送到CPU(12)。如果確係如此，則本程序進入步驟（118)並終止《然而，如果少於一整個快取線的指令被傳送到CPU(12)，則本程序進入步驟（116)，此時將所提取的X個位元組的資訊儲存在Π>β(44)中，並清除無效位元（45)而將該等位元組的資訊標示爲有效。本程序然後進入步驟（118)並終止。請再參閱圖3’如果在步驟（62)中決定記憶體控制器（2〇) 接收的CPU作業要求並非一指令提取要求，則本程序進入步驟（64) ’此時將決定CPU作業要求是否爲一資料窝入要求。如果確係如此，則本程序自步驟（6句經由接下頁連接符號B進入圖5，該圖示出記憶體控制器（20)服務資料窝入要求所採用程序之一較佳實施例。現在請參閲圖5，記憶體控制器（2〇)服務資料寫入要求所用之程序開始於續上頁連接符號B，隨即進入步驟（13〇)，此時將決定L2快取記憶體（16)是否將服務該資料寫入要求。如上文所述，參照該指令提取要求，L2快取記憶體（16) 將一中止信號傳送到記憶體控制器（20)，而通知在指定位址中所儲存的一資料拷貝係儲存在L2快取記憶體（16)中。 16- 本紙張尺度通用申國國家標準（CNS ) A4規格（210X297公嫠） ------_---—裝 I - I I I ^ffJ1 HH I - - -I ^1. Ϊ --- - 、 · * '1 * '^ {請先閲讀背面之注意事項再填寫本頁) 408266 A7 B7 五、發明説明（μ ) 回應於接收到指示L2快取記憶體（16)將服務該資料寫入要求之中止信號，本程序自步驟（13〇)進入步驟（172)，此時本程序終止。然而’回應於L2快取記憶體（16)將不服務該資料寫入要求之決定，本程序自步驟（13〇)進入步驟（132)，此時將決定與該資料寫入要求相關聯的資料是否爲一自^^快取圮憶體（14)或L2快取記憶體（16)送出（取代）的快取線，或者該資料是否k鎖定或因其他原因而不可快取。如果確係如此，則本程序自步驟（丨3 2)進入步驟（丨3 4)，此時記憶體控制器（20)將與該資料窝入要求相關聯之資料窝入主記憶體 (22)中之指定位址。然後如步驟（136)所示，記憶體控制器 (20)查看 WA/RI快取記憶體（48)、IPB(44)、及 DPB(46)，並使记憶趙控制器（20)中對應於指定位址的任何資料無效。本程序然後進入步驟（172)並終止〇再回到步驟（132)，如果決定與該資料寫入要求相關聯的資料並非一自L1快取記憶體（14)或L2快取記憶體（16)送出之快取線，或者並非被鎖定或不可快取’則本程序進入步骤（13 8)，此時將決定ι>ΡΒ(46) 是否错存對應於指定位址之資料。如果確係如此，則本程序自步驟（138)進入步驟（mo)，此時將把該資料窝入要求相關聯之資料與DPB(46)中儲存的資料合併。然後如步骤（142) 所示，DPB(46)中之資訊被寫入WA/RI快取記憶體（48)。然後設定無效位元^[[，而使DPB(46)之内容無效，且本程序進入步棵（172)，此時本程序終止。再回到步驟（138)，如果決定DPB(46)並未包含與指定位址相關聯之資料’則本程序自步驟（138)進入步驟（146)，此 -17- -----1 n ------- ! I —. I ! I 訂---- - i ' ^ i J (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消费合作社印家本紙張尺度適用中國國家標準（CNS ) ΑΊ规格（210X297公釐） 40S^66 A7 Β7 經濟部中央標準局員工消費合作社印装五、發明説明（15 ) 時將決定IPB(44)是否儲存與指定位址相關聯之資訊。如果確係如此，則本程序進入步驟（148-152)，此時如同步驟 (140-144)記憶體控制器（2G)將把該資料寫人要求相關聯之資料與IPB(44)之内容合併，然後將IpB(44)之内容儲存在 WA/RI快取記憶體（48)中，然後設定無效位元（45)而使 IPB(44)之内谷典效。本程序然後進入步驟（172)並終止。再回到步驟（146)、如果決定IPB(44)並未儲存與指定位址相關聯之資訊，則本程序自步驟（146)進入步驟（154)，此時將決定與指定位址相關聯之資訊是否係儲存在WA/RI快取記憶體（48)中。在步裸（154)中作比較時，最好是將指定位址内所選擇的位元與快取記憶體控制及標記（5〇)中儲存之位址標1己比較。如果指定位址内所選擇的該等位元符合快取記憶體控制及標記（50)中所儲存的其中一個位址標記，而指示WA/RI快取記憶體（48)错存與指定位址相關聯之資訊，則本程序自步躁（1〗4)進入步躁（156)，此時記憶體控制器（2〇) 以與該資料窝入要求相關聯之資料更新一 WA/RI快取線。本程序然後進入步驟（172)並終止。再回到步驟（154) ’如果決定資料寫入要求的結果是並未命中WA/RI快取記憶體（48)，則本程序自步.驟（154)進入步驟（15 8)，此時將把WA/RI快取記憶體（48)内的一快取線分配給與該資料窝入要求相關聯的資料。然後如步樣（J60)所示，記憶體控制器（20)自主記憶體（22)提取内含指定位址的 X個位元組之資料’並將所提取的資料儲存在讀取/寫入緩衝器（40)中《此外，記憶體控制器將該資料寫入要求相關 -18- 本纸張又度適用中國國家橾準< CNS ) A4規格（21〇><297公釐） (請先閱讀背面之注意事項再填寫本頁) i --• ,¾.

T 408266 A7 經濟部中央橾準局貝工消費合作社印装 B7__五、發明説明（16 ) 聯之資料與讀取/寫入緩衝器（4〇)之内容合併。本程序然後進入步驟（162)，此時將決定是否已修改被取代的WA/RI快取線。例如’在步驟（162)中可檢查與該快取線相關聯之一致性協定而作出決定。如果該快取線被標示爲已修改，則本程序進入步驟（164) ’此時將把被取代的WA/RI快取線寫入主記憶體（22)。本程序然後自步驟（164)或步驟（162)進入步驟（108) ’此時將把讀取/寫入緩衝器（4〇)之内容儲存於所分配的WA/RI快取線中。如步驟〇 70)所示，然後將該快取線標示爲已修改（有效）。本程序然後進入步驟（172)並終止。請再參閲圖3 ’如果在步驟（64)中決定記憶體控制器（20) 所接收的CPU作業要求並非一資料寫入要求，則本程序進入步驟（66)’此時將決定該CPU作業要求是否爲一資料讀取要求。如果並非如此，則本程序進入步驟（68)並終止，然而，如果在步骤（66)中決定該CPU作業要求是一資料讀取要求’則本程序經由接下頁連接符號C進入圖6所示之續上頁連接符號C。現在請參閲圖6，圖中示出本發明服.務一資料讀取要求所用的較佳方法實施例之高喈邏輯流程囪。如圖所示’本程序自續上頁連接符號C進入步骤（180)，此時將決定L2快取記憶鱧（16)是否將服務該CPU作，業要求》如果確係如此’則本程序只須進入步驟（232)並終止。然而，如果在步驟（180)中決定L2快取記憶體（16)將不服務該CPU作業要求’則本程序，進入步驟（182)，此時將決定與該資料讀取要求中指定位址相關聯之資料是否係儲存在WA/RI快取記憶趙（48)中。如果確係如此’則本程序自步驟（182)進入 ----：---T--—裝------訂------線——1 - - . . (讀先閱讀背面之注意事項再填寫本頁) -19- 本紙張尺度逋用中國國家標準（CMS > A4规格（210 X 297公釐） 408266 A7 B7 經濟部中夬標隼局員工消費合作杜印製五、發明説明（17 ) 步驟（184·190)，此時將進行WA/RI快取記憶體（48)之讀取無效作業。首先如步驟（184)所示’與該資料讀取要求中指定位址相關聯之資料係經由處理器匯流排（18)傳送到cPlJ(12) °本程序然後進入步驟（186)，此時將決定—整個U快取線所具有的X個位元組的資料是否已被傳送到Cj>u(12)。如果並非如此’則本程序進入步驟（232)並終止。然而，如果一整個L1快取線並未被傳送到cpuo幻，則本程序進入步驟 (188-190)，此時記憶體控制器（2〇)將把包含所要求資料之 WA/RJ快取線寫回到主記憶體（22)，並標示該快取線爲無效 °本程序然後進入步驟（232)並終止。再回到步驟（182)，如果決定所要求的資料並未儲存在 WA/RI快取記憶體（48)，則本程序進入步驟（192)，此時將決定所要求的資料是否係儲存在ipb(44)中。回應於所要求之資訊係儲存在II>B(44)之決定，本程序進入步騍（194),此時將把所要求的資料送回到CPU(12)。然後如步驟（196)所示’將決定所要求的資料是否包含一整個L1快取線。如果並非如此，糾本程序進入步驟（232)並終止。然而，如果決定所要求的資料包含一整個L1快取線，則本程序進入步驟 (198) ’此時將設定無效位元（45)而使ipb(44)之内容無效。本程序然後進入步驟（232)並終止。再回到步驟（192)，如果決定Π>Β(44)並未包含所要求的資料，則本程序進入步驟 (200)，此時將決定所要求的資料是否係儲存在£>ΡΒ(46)中。如果確係如此，則本程序自步驟（2〇〇)進入步驟（2〇2)，此時將把所要求的資料送回到CI>U(12) ^然後在步驟（204)中 -20- 本紙張尺度適用中國國家標準（CMS ) Μ規格（2H)X297公釐） (請先閲讀背面之注意事項再填寫本頁) ，ya 經濟部中央標準局員工消費合作社印装 408266 A7 B7 五、發明説明（18 ) 將決定所要求的資料是否包含一整個L1快取線。如果並非如此，則本程序進入步驟（232)並終止。然而，如果所要求的資料包含一整個L1快取線’則本程序進入步躁（2〇6)，此時記憶體控制器（20)將設定無效位元（47)而使Dpb(46)之内容無效。本程序自步驟（206)進入步驟（208)，此時將決定主記憶體（22)中在X個位元組的所要求資料之後的X個位元組是否可快取。ΐσ.果並非如此’則本程序進入步驟（23 2)並終止。然而’回應於主記憶體（22)中接續X個位元組的資訊是可快取的決定’本程序自步骤（208)進入步驟（210)，此時記憶體控制器（2〇)自主記憶體（22)提取後續X個位元組的資訊 ’並將該等資訊儲存在DPB(46)中。此外，記憶體控制器 (20)清除無效位元（47)而將DPB標示爲有效。在步驟(.210)中記憶體控制器（20)再度根據查詢局部性之原理而預取資料，以便避開未來因L2快取記憶禮未命中而可能引發的主記憶體存取。再回到步據（200)，如果決定所要求的資料並未儲存在 DPB(46)，則必須自主記憶體（22)提取所要求的資枓，且本程序進入步驟（212)。在步驟（212)中將決定該資料讀取要求是否要求X個位元组的資訊，並決定主記憶體（22)中包含指定位址的2X個位元組的資訊是否可快取。如果確係如此，則本程序自步騍（212)進入步驟（214)，此時將自主記憶體 (22)提取内含指定位址的2X個位元組的資訊β然後如步驟 (216-218)所示，記憶體控制器（20)將前面X個位元組的資訊傳送到CPU(12) ’並將後續X個位元組的資訊儲存在DPB(46) -21 - 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐〉 ------\---7---裝------- 訂—-----線Iη . _ (請先閱讀背面之注意事項再填寫本頁) A7 B7 408266 五、發明説明（19 ) 中，且/fl除操效位元（47)而將該等後續X個位元組的資訊標示爲有效。然後本程序終止於步驟（232卜再回到步驟（212) ，如果決定所要求的資料並未包含一整個u快取線，或者決足兩個诀取線的資料並非可快取的，則本程序進入步驟 (220) ’此時將決定主記憶體中指定位址之後的χ個位元組的資訊是否可快取》如果確係如此，則本程序自步驟（22〇) 進入步驟（222) ?此時將自主記憶體（22)提取在指定位址之後的χ個位元組的資料，並將所要求的資料傳送到cpuq 2) 。然後在步驟（224)中將決定所要求的資料是否包含—整個 L1快取線。如果確係如此，則本程序進入步驟（232)並終止。然而’如果所要求的資料並未包含一整個^快取線，則本程序進入步驟（226) ’此時記憶體控制器將自主記憶體（22)提取的χ個位元组的資料儲存在DpB(46)中，並清除無效位元（47)。本程序然後進入步骤（232)並終止。再回到步驟（220) ’如果決定主記憶體中包含指定位址的X個位元組的資料並非可快取的，則本程序進入步驟 (228-230)，此時記憶體控制器（2〇)只自主記憶體（Μ)提取所要求的資料’並將所要求的資料傳送到Cpu(i2)。然後本程序終止於步驟（232)。我們當了解’本發明提供了一種用於在一具有並聯式快取記憶體組態的資料處理系統中管理資料儲存之改良式方法及系統a本發明尤其在記憶體控制器中提供了一種寫入分配/讀取無效（WA/RI)快取記憶體，而使資料存取時間最佳‘化，以便有效率地處理堆疊作業。此外，根據本發明， -22- ^紙浪尺度適用中國國家梯準（CNS ) A4規格（2丨0X 297公釐） | ； I裝 . ~訂~；線-1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製

,1T

Claims

第85107288號專利申請案4 0 S 2 6 6 申請專利範圍修正本(89年5月） A8 B8 C8 D8 月A / -f；r -ϊ- l^riL * ^ .!». 猶尤申請專利範圍修煩手請查委無明實$ ϊ年容厂多月准3 予日 :爹所 SL·^. °之 ί£濟部中央標隼局員工消费合作社印製 1. 一種用於在一具有並聯式快取記憶料k理系統中管理資料儲存之記憶該資料處理系統包含：一處理器，有一與其相關聯之上層快取記憶體記憶體，該控制器記憶體係耦合到制器；一耦合於該處理器與該記憶之處理器匯流排；一與該處理器及制器並聯方式耦合到該處理器匯流取記憶體；以及一主記憶體；其中記憶體及該下層快取記憶體分別包個快取線，該記憶體控制器包含：決定裝置，用以回應在該記憶體到一寫入要求、及該主記憶體中一相關聯資料，而決定該下層快取記服務該寫入要求，並決定該相關聯一自該上層快取記憶體或該下層快代的修改後快取線；將相關聯資料儲存在主記憶體之回應該下層快取記憶體將不服務該該相關聯資料是一自該上層快取記層快取記憶體取代的修改後快取線將該相關聯資料儲存在铉主記憶體址；以及將相關聯資料儲存在控制器記憶體組態的資體控制器，該處理器具 ;一控制器該記憶體控體控制器間該記憶體控排之下層快該上層快取含一個或多控制器接收指定位址之憶體是否將資料是否為取記憶體取裝置，用以寫入要求且憶體或該下之決定，而的該指定位體之裝置， (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度逋用中國國家棣準（CNS )八4規<格（210Χ297公釐）第85107288號專利申請案4 0 S 2 6 6 申請專利範圍修正本(89年5月） A8 B8 C8 D8 月A / -f；r -ϊ- l^riL * ^ .!». 猶尤申請專利範圍修煩手請查委無明實$ ϊ年容厂多月准3 予日 :爹所 SL·^. °之 ί£濟部中央標隼局員工消费合作社印製 1. 一種用於在一具有並聯式快取記憶料k理系統中管理資料儲存之記憶該資料處理系統包含：一處理器，有一與其相關聯之上層快取記憶體記憶體，該控制器記憶體係耦合到制器；一耦合於該處理器與該記憶之處理器匯流排；一與該處理器及制器並聯方式耦合到該處理器匯流取記憶體；以及一主記憶體；其中記憶體及該下層快取記憶體分別包個快取線，該記憶體控制器包含：決定裝置，用以回應在該記憶體到一寫入要求、及該主記憶體中一相關聯資料，而決定該下層快取記服務該寫入要求，並決定該相關聯一自該上層快取記憶體或該下層快代的修改後快取線；將相關聯資料儲存在主記憶體之回應該下層快取記憶體將不服務該該相關聯資料是一自該上層快取記層快取記憶體取代的修改後快取線將該相關聯資料儲存在铉主記憶體址；以及將相關聯資料儲存在控制器記憶體組態的資體控制器，該處理器具 ;一控制器該記憶體控體控制器間該記憶體控排之下層快該上層快取含一個或多控制器接收指定位址之憶體是否將資料是否為取記憶體取裝置，用以寫入要求且憶體或該下之決定，而的該指定位體之裝置， (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度逋用中國國家棣準（CNS )八4規<格（210Χ297公釐） 408266 A8 CS D8 6^¾，中央標莩局員工消費合作社印製六、申請專利範圍 1 1 1 用以回應該下層快取記憶體將不服務該寫入要丨求 / JL 該相關聯資料並非 — 白該上層快取記憶體請先 Η 1 1 或該下層快取記憶體取代的修改後快取線之決 1 定 * 而將該相關聯資料儲存在與該記憶體控制讀背面之 1 1 器相關聯之該控制器記憶體 ♦ 其中係將該資料注 1 處理系統中之資料儲存最^ 佳化〇意事 2.根據中請專利範圍第 1項之記憶體控制器 9 又包項再 li 1 I 含；寫本裝 I 使相關聯資料無效之裝置 1 用以回應該處理頁 1 [ 器對該相關聯資料之存取而使該控制器記憶 1 I 體中之該相關聯資料無效〇 1 1 3.根據中請專利範圍第 1項之記憶體控制器其中 ί ir 1 該控制器記憶體包含一在該記憶體控制器中之内建快取記憶體 0 1 4 , 一種資料處理系統 » 包含 * I j 一處理器 t 1 1 一耦合到該處理器之處理器匯流排：線 — 耦合到該處理】蓉之上層快取記憶體； 1 1 一以與該處理器並聯方式耦合到該處理器匯 Ji 1 流排之下層快取記憶體 * 1 1 — 主記 It體 t 1 I — 耦合到該主記憶體及該處理器匯流排之記 1 I 憶體控制器 > 該記憶體控制器具有 — 控制器記 I 1 憶體及控制邏輯電路其中該控制邏輯電路回 1 I 1 -2- 1 ! 1 本纸张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8_408266_g?六、申請專利範圍 """中央標柒局員工消f合作社印褽定將該修該以，將中資在無中之，有料包指體自的將；卡並其使存料其中器具資器一憶一代路排面，，含儲資，器制器該制中記非取電，，流介入。統包一該統制控理且控體取並體輯中匯之輸^系又對使系控體處-體憶快料憶邏體統排之用理路器而理體憶該體憶記層資記制憶系流統吏處電理，處憶記，憶記主下聯取控己之匯系Μ料輯處取料記之器記該 i 穸 t t 該該關快該器器統理示資邏該存資該用理取，及且相層而制制系處顯之制應之之在使處快體、並該下因控控該料出4^控回料中一式憶求，且該，該體到資輸第該以資第含統含散記要料求或定在憶合該之圍之用的圍包。系包分主入資要體決存記耦到統範器，體範體體理統之一寫聯入憶之儲該個送系利制置憶利憶憶處系聯含一關寫記線料到多傳理專控裝記專記記料理關包到相該取取資合或收處請體之器請器取資處相統收之務快快聯M個接料申憶效制申制快在料其系接/址服層後關一一以資據記無控。據控建種資與理：應位不上改相及用該根該料該效根該内一該一處含 J ^ _^1τ;-----欲：----- (請先閲讀背面之注意事項再填寫本頁) 本紙伕尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 408266 I D8 ^¾十决標聲局員工消贫合作衽印製六、申請專利範圍 1 1 I 一預取緩衝器， 1 I -1 ά 定是否儲存在分散式快取記憶體之裝置 ϊ 請 S3 1 用以回應該處理器對資訊之一要求而決定所 1 | 要求之該資訊是否儲存在該分散式快取記憶體讀背 1 | 中面之 1 注 1 決定是否儲存在預取緩衝器之裝置用以回意事應所要求之該資訊並非儲存在該分散式快取記項再 ! 1 憶體之決定 > 而決定所要求之該資訊是否儲存寫本裝 I 在該記憶體控制器中之該預取緩衝^ j 頁 1 1 傳送裝置 » 用以回應所要求之該資訊係儲存 1 1 在該預取緩衝器之決定而將所要求之該資訊 1 1 傳送到該處理器 * 以及 1 '訂 1 提取裝置 t 用以回應所要求之該資訊並非儲存在該預取緩衝器之決定而為該處理器白該 1 主記憶體提取所要求之該資訊並將該主記憶 1 | 體中與所要求的該資料相鄰之額外資訊儲存在 [ 1 該預取緩衝器中其中該處理器對預取資訊之線存取時間被儘量減少 0 1 1 8. 根據中請專利範圍第 7項記憶體控制器其中 1 I 所要求之該資訊包含至少一個指令 0 1 9 . 根據中請專利範圍第 8項記憶體控制器其中 1 1 該記憶體控制器又包含一記憶體控制器快取記 1 I 憶體 j 其中該決定所要求之該資訊是否儲存在 1 1 分散式快取記憶體之裝置包含用來決定該等至 i 1 1 卜 1 1 1 本纸汝尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）咭濟部令央樣隼局員工消費合作社印策 A8 B8 C8 m六、申請專利範囷少一個指令是否儲存在該記憶體控制器快取記憶k之裝置。 10. 根據申請專利範圍第9項之記憶體控制器，又包含：傳送裝置，用以回應所要求之該資訊係儲存在該記憶體控制器快取記憶體，而將該至少一個指令傳送到該處理器；將包含該等至少一個指令的該記憶體控制器快取記憶體中的一快取線儲存在該主記憶體中之裝置；以及使該記憶體控制器快取記憶體之該快取線無效之裝置。 11. 根據申請專利範圍第8項之記憶體控制器，其中該記憶體控制器具有一指令預取缓衝器及一資料預取緩衝器，且其中該分散式快取記憶體包含至少一個上層快取記憶體，該上層快取記憶體包含一個或多個快取線長度為X位元組之快取線，該記憶體控制器又包含：使資訊無效之裝置，用以回應所要求之該資訊係儲存在該指令預取緩衝器之決定，而在所要求之該資訊包含X個位元组時，在將所要求之該資訊傳送到該處理器之後，使儲存在該指令預取緩衝器之該資訊無效；決定裝置，用以回應該使該指令預取緩衝器 -5- 本紙法尺度適用中國國家標率（CNS ) A4^#· ( 210X297公釐） 408266 -----^---^---^------17--:-----^ (請先閲讀背面之注意ί項再填寫本頁) A8408266 g 六、申請專利範圍中之該資訊無效，而決定該主記憶體中鄰近該 X “位元組的所要求資訊之X個位元組的資訊是否可快取；以及裝取組提元位置個可 X是該7L 近t 資鄰勺中白组體憶元 &位 -5 主個該應回以用 X 之訊資求要所的個， X訊該資近勺 6 鄰J-取元提位體個憶X 記該主之該訊自資而求 , 要定所決的之組取元快位指該在存儲訊資的組元位個 X 。該中的器取 Jir 提緩所取將預並令中記其取 ’ 快器層制上控個體一憶少記至之含第體圍憶範記利取專快請式申散據分根該 2· 1— 含包體憶記取取器記快理主個處該多該將或為並個中訊一其資 , 該線的取求快要之組快元層位上X 該為記 . 度主體長該憶線自所取提體 " 在存儲訊資外額之料資該的求要所含包置裝該之器衝緩近取鄰預中令體指憶該後且組元·’ 位置個裝 X 之含取包快否可是否訊是資訊該資之的求組要元所位定個決X 續 ίί I - J- 8il i^i - - i-ί -I I - !- I X. ----- n ' I — I . I (請先閲讀背面之注意事項再填寫本5 ) ΐϋ; .!:ϊ央唸!ϊ-局S工消費合作.杜印袋置裝取提元位且含包訊資該之求要所應回位以個 ]X 用續组元之取快可是訊資個決 X 要所的组元’ 位訊傾資該组取元提位體個 X 憶續記後主該 1F及自、而訊 ’ 資定求訊資求要所的組元位個 X 該將以 ·’ 用器 E ，理置處裝該送到傳送傳本《乐尺度適;ί:中國國家標隼（CNS ) A4現格（210X 297公釐） -^"1;'央律"-^員二消腎合^社印^ A8 B8 C8 D8六、申請專利範圍將該後績X個位元組的資訊儲存在該預取緩衝器i裝置；決定X個位元組的資訊是否可快取之裝置，用以回應所要求之該資訊並未包含X個位元組或該後續X個位元組的資訊並非可快取之決定，而決定該主記憶體中包含所要求的該資訊之X 個位元組的資訊是否可快取；自該主記憶體提取該X個位元组的資訊之裝置，用以回應該主記憶體中包含所要求的該資訊之該X個位元组的資訊是可快取之決定，而在所要求的該資訊包含少於X個位元組的資訊時，自該主記憶體提取其中包含所要求的該資訊之該X個位元組的資説，並將自該主記憶體提取的該X個位元組的資詛儲存在該預取緩衝器中；以及將所要求的該資訊傳送到該處理器之裝置。 13. 根據申請專利範圍第7項之記憶體控制器，其中所要求之該資訊包含資料。 14. 根據申請專利範圍第1 3項之記憶體控制器，其中該記憶體控制器又包含一記憶體控制器快取記憶體，其中該決定所要求之該資訊是否儲存在分散式快取記憶體之裝置包含用來決定該至少一個指令是否儲存在該記憶體控制器快取記憶體之裝置。 408266 -----^---^---^------,玎-------手· (請先閲讀背面之注意事項再填寫本頁) 本铁法又度過巧*固國家標準（CNS ) Α4ΛΙ格（210X297公釐） Ag 408266 cs "^•-中央樣嚷局員工消费合作枉印^ 六、申請專利範圍 1 I I 15.根據中請專利範圍第 1 4 [項之記憶體控制器 1 其 1 1 !- 中該分散式快取記憶體包含至少一個上層快取請先 Μ l· 記憶體該上層快取記憶體包含一個或多個快 1 I 取線長度為 X位元组之快取線該記憶體控制背 1 1 器又包含 ι6 之注 1 傳送裝置 > 用以回應所要求的該資料係儲存意事在該記憶體控制器快取記憶體中 9 而將所要求項再 ά 1 1 的該資料傳送到該處理器，寫本裝 1 決定裝置 y 用以決定所要求的該資料否包頁 1 1 含 X個位元1 的資料以及 ! I 儲存裝置 y 用 a 3應所要求的該資料包含X個 1 1 位元組的資料之決定 J 而將包含所要求該資料 1 訂 1 的該記憶體控制器快取記憶體之一快取線儲存在該主記憶體並使該記憶體控制器快取記憶 I 體之該快取線無效 ύ 1 16.根據中請專利範圍第 1 3 項之記憶體控制器其 1 1 中該分散式快取記憶體包含至少一個上層快取線 i 記憶體該上層快取記憶體包含 —' 個或多個快 1 1 取線長度為 X 位元組之快取線，該記憶體控制 f I 器具有一指令預取緩衝1 落及 — 資料預取緩衝 1 器該記憶體控制器又包含 • t 1 使資訊無效之裝置用以回應所要求之該資 1 r 訊係儲存在該資料預取緩衝器之決定而在所 I 1 .要求之該資訊包含 X 個位元組時 1 在將所要求 1 1 1 _ -8- 1 1 1 本紙張虼度適用中國國家標準（CNS > A4见格（210X297公釐） "·";邱中央標孪局員工消资合作社印製 408266 B8 D8々、申請專利範圍之該資訊傳送到該處理器之後，使儲存在該資料&取緩衝器之該資訊無效；決定裝置，用以回應使該資料預取緩衝器中之該資訊無效，而決定該主記憶體中鄰近該X 個位元組的所要求資訊之X個位元组的資訊是否可快取；以及提取裝置，用以回應該主記憶體中.鄰近該X個位元組的所要求資訊之X個位元組的資訊是可快取之決定，而自該主記憶體提取鄰近該X個位元組的所要求資説之該X個位元組的資訊，並將所提取的該X個位元組的資訊儲存在該資料預取緩衝器中。 Π.根據申請專利範圍第1 3項之記憶體控制器，其中該分散式快取記憶體包含至少一個上層快取記憶體，該上層快取記憶體包含一個或多個快取線長度為X位元组之快取線，其中為該處理器自該主記憶體提取所要求的該資訊並將該主記憶體中鄰近所要求的該資料之額外資訊儲存在該預取緩衝器之該裝置包含：決定所要求之該資訊是否包含X個位元组且後續X個位元組的資訊是可快取之裝置；提取裝置，用以回應所要求之該資訊包含X個位元組且後續X個位元组的資訊是可快取之決定，而自該主記憶體提取該X個位元組的所要 -9 - -----^---；---^------ir—-----.^ (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4见格（210X297公釐） 408266 A8 B8 C8 D8 申請專利範圍訊資求要 ; 所訊的資組的元組位元傾位 X 涸該 X將績以後；該，及置、裝訊送求處^ 該後到該送將傳緩取預該在存儲訊資的組元位個 3央^^-^¾ v ί消费合作社印製器之裝置；決定X個位元組的資訊是否可快取之裝置，用以回應所要求之該資訊並未包含X個位元組或該後續X個位元組的資訊並非可快取之決定，而決定該主記憶體中包含所要求的該資訊之X 個位元组的資訊是否可快取；自主記憶體提取X個位元組的資訊之裝置，用以回應該主記憶體中包含所要求的該資訊之該 X個位元組的資訊是可快取之決定，而在所要求的該資訊包含少於X個位元組的資訊時*自該主記憶體提取其中包含所要求的該資訊之該 X個位元組的資訊，並將自該主記憶體提取的該X個位元組的資訊儲存在該預取緩衝器中；以及將所要求的該資訊傳送到該處理器之裝置。 18. —種資料處理系統，包含：一處理器匯流排；一耦合到該處理器匯流排之處理器；一耦合到該處理器之分散式快取記憶體；一主記憶體； -10- 太紙伕尺度通/η中S國家標準（CNS ) A4現格（2丨0X297公釐) -----^---^---裝------：訂-------故， (請先Ε讀背面之注意事項再填寫本頁) 408266 J* C8 D8六、申請專利範圍記之體音心記：主含該包及器排制流控匯體器憶理記處該該’ 到器合制耦控一.體憶置裝之體意記取快式散分 .’ 在器存衝儲緩否取是預定一決定記決取而快，式求散要分 1 該之在訊存資儲對否器是理訊處資該該應之回求以要用所中體憶器衝緩取預在存儲否是定要決所應存儲 k— 並訊資該之求回取以快用式，散置分裝該之在 (請先閲讀背面之注意事項再填寫本頁) ，體定憶決記置之該裝體在送憶存傳記错要所定決而資$訊否是訊存 ; 儲器係衝該緩資之取該求預之該求之要中所器應制回控以用決；之器器理衝處緩諸取到預送該傳在訊資該之求要所將而定及以訂裝取該提在存置儲自非器並理訊處資該該為之而求，要所應回以用定決之器緩取預主訊該資將外並額 ’ 之訊鄰資相該料之資求該要的所求取要提所體與憶中己4a *-Βλα 主憶 .¾ 己 *\ίβ二-口央痒唭局工消f合作社印繁以 rE— 流匯統系之器 • ，希中控器^a 衝憶緩己 *-° 取該預到該合在耦存一儲及卡面介之 hr 巟匯統系該到合耦個多或個統到系送理傳處收料接資以該用將系 S 處料資該之入並之使給示顯出者太坟帳义戈通用中國國家標準（CNS )六4礼格（210 X 297公釐） 408266 A8 BS C8 m 申請專利範圍 19. 根據申請專利範圍第1 8項之資料處理系統，其中k分散式快取記憶體包含一耦合到該處理器之上層快取記憶體、及一以與詖處理器及該記憶體控制器並聯方式耦合到該處理器匯流排之下層快、取記憶體。 20. 根據申請專利範圍第1 9項之資料處理系統，其中該分散式快取記憶體又包含一在該記憶體控制器中之記憶體控制器快取記憶體。 J.----_---^---^-------1T—Γ----手----1 (請先閲讀背面之注意事項再填寫本頁) ν"·-·1:,·ν碌夂局員工消资合作社印製 -12- 本纸乐尺度逋π中國國家標準（CNS )八4说格（2!0Χ297公釐）