TW407357B - Inherently robust repair process for thin film circuitry using UV laser - Google Patents

Inherently robust repair process for thin film circuitry using UV laser Download PDF

Info

Publication number
TW407357B
TW407357B TW086109620A TW86109620A TW407357B TW 407357 B TW407357 B TW 407357B TW 086109620 A TW086109620 A TW 086109620A TW 86109620 A TW86109620 A TW 86109620A TW 407357 B TW407357 B TW 407357B
Authority
TW
Taiwan
Prior art keywords
repair
layer
metal
line
patent application
Prior art date
Application number
TW086109620A
Other languages
English (en)
Inventor
Peter A Franklin
Athur G Merryman
Rajesh S Patel
Thomas A Wassick
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW407357B publication Critical patent/TW407357B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485Adaptation of interconnections, e.g. engineering charges, repair techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

407357 a?
407357 A7 ---------B7__ 五、發明説明^ : " 一 " ”修復操作已用於MLTF結構之上表面上的固定金屬配置。 通常,修復流程利用兩個陣列排列的校正墊'至少兩個直 接分佈結構、一個信號墊及延伸於至少兩個直接分佈結構 之間的導體。 在美國專利第4,254,445號中,一種用於LSI晶片的模組 包括墊與大量晶片之扇出金屬化之组合之正交陣列。在晶 片與扇出區域之侧邊平行行進的是許多平行預製的薄膜工 程轉換(EC)互聯線,其終止於相鄰扇出的骜。墊排列成容 許扇出之利用短跨線以最少的跨接隨意連接墊片。 美國專利第4,489,364號顯示一種晶片負載模組,其包括 許多埋藏在模組表面下的EC轉換線。該EC線係週期地中 斷以提供一組向上延伸至每組晶片間的模組之上表面的通 路’在孩處通路係由包括一個啞鈴型墊連接,該墊包括一 個容許雷射切除的狹窄連結。扇出墊可利用跨線連接墊。 美國專利第5,220,490與5,224,022號顯示藉由使上金屬布 線獨自化(未修復)而完成的定製互聯^可定製的電路具有 經濟部中央標準局貝工消费合作社印装 能夠緊密地互聯間隔的LSI電路的高密度正交配置的χ與γ 導線。 上面的專利併於本文以供參考。 包含許多使用通路、墊與連接導線帶的互聯的典型薄膜 結構係以橫截面顯示於圖丨,其標示爲1〇。該結構典型地 係安裝於一個基材(未顯示出)上、例如包含金屬線的陶瓷 材料(MCM-D/C)。MLTF結構包含一個動力平面(磚塊狀) 或捕捉層19、網孔1層u、χ金屬線層12、γ金屬線層13 本紙張尺度適用中國囤家揉準(CMS ) Α4$ ( 2丨OX297j董j· 經濟部中央標準局貝工消费合作社印裝 407357 g 五、發明説明(3) - 、接地平面網孔2層‘14與上表面冶金層(TSNi)15。上表面冶 金(TSM)層包含通路16、對應墊17與用以連接晶片至薄膜 封裝的通路-墊帶狀導線18。上表面冶金層也可包含如下 所討論的用以校正缺陷互聯或形成EC的修復線。 , 表示典型的MCM與圖1之TSM金屬化層1 5之部份上視圖 的圖2顯示由虚‘27、通路16與晶片連接墊17 (例如被稱爲 C4整的控制收墙晶片連接塾)所圍住的晶片區域,通路代^ 表MLTF結構之$接至1/0,以及若任何墊與〇4墊代表甩以 支撐連接晶片至薄膜基材的C4球的微插座,則通路支撑基 材。如同可從圖中看到的,C4墊17係從通路16偏移,其較 佳地係在高性能機器中用以確保任何由於仍連接修復線的 缺陷互聯之存在而引起的不連續之消除。在圖中,C4塾係 利用導線帶18連接至通路而提供用於非缺陷互聯的連接。 該導線帶傳統地係在TSM製造期間利用罩幕產生,以及若 互聯係缺陷的,則雷射切除操作係必須的,以便切斷來自 C4墊的缺陷互聯。如同下文中將更完整討論的,通路16& 與16 b被認爲是部份缺陷互聯,且是未使用到的。對應塾 17a與17b係顯示成分別利用帶18R與18R'連接至修復線3〇R 與 30R·。 記住先前技藝之問題與缺點,因此本發明之一項目的係 知^供一穣'用於在包含電子元件如MCM的多層薄膜中修復互 聯及/或形成工程轉換的方法。 本發明之另一項目的係提供一種用於在包含電子元件的 多層薄膜中修復互聯及/或形成工程轉換的方法,該電子 本。張適用中準(CNS)八4胁(2〗〇χ297:釐) -—— (請先聞讀背面之注意事項再填寫本頁} -訂- 經濟部中央揉準局貝工消费合作社印製 ^07357 A7 - —__ Β7 五、發明説明(4> 元件係應用於陶瓷·、層壓板、絕緣或其它基材上。 本發明之又另一項目的係提供—種具有藉由使用本發明 之方法而形成的修復線及/或EC線的MLTF結構。 本發明之再另一項目的係提供一種包含一 MLTF結構的 模組,該結構具有藉由使用本發明之方法而形成的修復線 及/或EC線。 本發明之又其它目的與優點根據説明將是部份清楚及部 份顯而易見的。 發明摘述 對熟諳此技藝者爲顯而易見的上面及其它目的係由本發 明所達成,其係關於一種用於在多層薄膜(MLTF )結構中 修復互聯的方法,該結構典型地係用於藉由在MCM如 MCM-C (陶瓷基材)、MCM-D (非導電性基材)與MCM-L (層 壓板基材)上應用MLTF結構而形成多晶片模組(MCM),其 包括在相鄰上表面層的層上層層地形成MLTF、決定MLtf 結構之上表面層下面及相鄰之的薄膜層上的互聯缺陷、決 定須用以修復以未覆蓋的缺陷及/或需求的EC爲基礎的缺 陷互聯的上表面連接'較佳地使用一種電腦控制的演算法 以決定上表面層上的最佳金屬線路徑、利用光阻技術限定 上表面層以形成上表面金屬化及許多正交的X-Y修復線、 以及接著利用金屬連接線帶將須修復的通路墊連接至x修 復線及/或Y修復線’以及接著利用金屬連接線帶將連接的 X及/或Y修復線連接至需求的墊,其係利用以未覆蓋的缺 陷及/或需求的EC轉換爲基礎的光阻曝光而限定需求的金 ~ n- ί tB— ^^^1 m 1^1 I m HI J·^-(請先閲讀背面之注^^項再填寫本頁) <107357 a? Β7 經濟部中央揉率局wc工消费合作社印装 五、發明説明(5) … 屬連接線及接著顯告彡與鍍金屬上表面金屬化層。 廣泛地説’在MLTF已形成於相鄰TSM層與在TSM層下 的薄膜層之後,實施電性試驗以確認任何缺陷互聯❶互聯 缺陷係由於金屬線斷路與短路所引起的。簡單的電容試驗 或其它此類試驗方法可用於缺陷與無缺陪互聯之區別。重 要的是,頃注意輸入/輸出(I/O )網中的任何斷路或動力接 地平面短路係致命的缺陷,且爲無法修復的。其次,上表 面冶金層之建立係同樣地利用塗佈具有已限定通路的聚亞 酿胺或類似的絕緣材料、塗佈一金屬導電廣、塗佈一光阻 層及使用一固疋罩幕來決定C4勢、通路捕捉塾、許多較佳 地位於晶片引腳區域内外及在晶片區域間行進的正交X _ γ 導線、以及連接墊至通路位置的導線帶。缺陷互聯較佳地 係被隔絕的,以便墊與對應缺陷通路互聯之間沒有導線帶 。使用已確認的互聯資料’上表面上須藉由連接缺陷通路 之墊至其它墊而修復元件的導電帶係使用一種光設備曝光 金屬線修復帶及接著顯影光阻與鍍上完整上表面冶金而決 定。 對於每個缺陷及/或形成的工程轉換而:言,從“缺陷”整 至修復位置的修復線係連接X線及/或γ線之第一修復帶, 以及係用於修復每個缺陷通路或形成每個工程轉換的單一 (個別)導.線。第二修復帶係接著須用於從連接χ線及/或丫 線的第一修板帶連接至需求的塾。X修復線與γ修復線接 著係藉由使用光設備以相似的狀態互聯,以便再形成電路 通道或連接“缺陷”勢至需求的修復整*。接著顯影光阻及艘 ---δ-___ 4;----.I---:、-§!- (請先閲讀背面之注意事項再填寫本頁) - I _ _ 浪 紙 冬 ft* / ο r 3 V 你 S 3 T 用 1/ X y s 五、發明説明(6) 上完整的上表面冶鲞。 在本發明之另一個觀點中,本發明提出的方法也可用於 實施工程轉換(EC)。在產品中須要EC以在系統層形成轉換 。在本方法中,EC可藉由使用某些具有埋藏於基材中及連 接C4墊的EC線的主要用於EC的C4墊及暴露導電帶於χ線 及/或Υ線而顯影與金屬化而併入,修復帶接著可如上述地 連接至已決定的EC C4墊。修復流程可用於切斷與删除原 始連接之通路與C4墊間的導電帶。EC係描述與顯示於上 述的美國專利第5,243,140號。 圖案簡述 咸信爲新穎的本發明之特點與本發明之部件與元件特徵 係詳細地陳述於附屬申請專利範圍。圖案係只爲了説明之 目的’且爲非比例描料。然而,本發明本身之機構與操 作方法最佳地可藉由參考連同附圖的詳細描述而了解,其 中: 圖1係可藉由本發明方法修復的多層薄膜結構電子元件 之側視圖。 圖2係MCM之部份上視圖,其顯示肌叮之上表面及使 用本發明之修復方法的修復金屬線。 圖3_9係顯示—連串可藉由本發明之方法用於修復多層 薄膜結構的步驟之側視圖。 圖10係-多層薄膜結構電子^件之部份侧視圖,其顯示 χ與γ正交導電修復線之交叉區域。 較佳具體實施例描述 4〇7357 五、發明説明(7 ) A7 B7 經濟部中央棣準局属工消費合作社印装 這裏將參考圖案之圖1-10來描-述本發明之較佳具體實 例,其中相同的數目字代表本發明之相同部件。本發明' 部件不須成比例地類示於圖案中。 修復流程可用於具有任何層數的任何^^玎結構。圖1顯 示一般標示爲10的MLTF結構之橫截面,在這個例子中含 有五層1金屬層(11-14與I9)及一層金屬以熥層^。tsm層將 包含部件如晶片連接墊、通路 '通路·墊連接帶與修復結 構。Μ五層金屬層係列於下面: ° 層1 :捕捉墊(19) 網孔1 ( 11 ) X金屬線層(12) Υ金屬線層(13 ) 網孔2(14) 層11-14包含對應介電層Ub、〗2b ' m與14b中的通路 (11a、12a、13a與14a)及介電層頂上與通路中的金屬線(Uc 、12c、13c與14c)。未顯示出的其它MLTF金屬線係如同此 技藝中眾所周知地亦位於每一層中。墊、導電帶與通路層 層互聯及形成終止於上表面15的互聯。頂層15包括通路16 、$*17、導電帶18及許多正交X導線3〇11與丫導線31R(未顯 示出)。許多這些互聯係缺陷的,以及須使用本發明之方 法修復。. 使用的修後流程係以用於MLTF層14之缺陷的電性測試 及/或檢查爲基礎,該層14係在上表面層I〗的下面且相鄰 之’以及該流程係以上表面上已決定的X與γ正交導線之 層2 層3 層4 層5 m t紙張尺度適用中國固家揉準(CNS ) Λ4規格(210X297公;^ (請先閲讀背面之注f項再填寫本頁) -訂 -ί I I 1 m 407357 五、發明説明(8) — « 使用爲基礎。導線榇利用鍍金屬的修復帶連接至缺陷通路 之墊’其使用測試資料以控制薄膜(結構)之上表面丨5上的 爆光裝置如一種光設備。測試資料係用於決定從缺陷通路 之墊至X導線及,或Y導線的修復帶。光設備係使用一種演 算法,其分析測試資料及決定最佳的或最有效的TSM層所 需的修復配置 '在導體層與光阻層塗佈之後,由該演算法 控制的光設備典型地在X-Y方向上移動遍及上表面15,以 便曝光光阻而形成需求的修復帶連接。光設備也可用於決 定墊 '通路等’然而,由於成本考量,大多數通常係使用 一種固定罩幕來形成。光設備典型地含有一個UV光或電 子束源、一個具有可變開口的光栅和聚光鏡及一個還原鏡 ’以及具有一個用以曝光區域、曝光劑量與位置之輔助控 制的資料系統。 多數正交的X與γ導線係以容許所有來自互聯裝置的信 號墊通過及容許通到基材上所有裝置的形態所建立。爲了 容許X與γ導線交叉而不中斷其連續性,其中之一(典型地 爲Y導線)係使用上表面及下面的層14 (網孔2)而製成。在 X線須交又γ線的每個點,γ線從地下部件之X線下面穿過 ,該部件經由每個末端之通路連接至TSM。圖10概要顯示 其一橫截面。因此,相鄰TSM的網孔層14包含容許修復線 連續與正交及封裝操作所需的動力分佈與通路互聯的地下 部件。 圖2顯示一個典型多層薄膜結構及一個典型修復與Ec流 程之部份上視圖,該結構顯示一個由虛線2 7圍住的晶片及 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) II-· 鍾濟部中央橾準局貝工消費合作社印裂 M濟部中央標準局貝工消費合作社印«. 407357 A7 _______B7_ 五、發明説明(9 ) … 該流程使用本發明之方法。無缺陷通路16及其支律C4球以 連接晶片的對應C4墊17係由顯示爲L形的通路連接帶18所 電連接。C4墊17如所示的較佳地係從通路16偏移以藉由添 加或切除導電帶而輔助切斷缺陷薄膜或陶瓷網,以便沒有 導電帶連接修復線。藉由測試可檢測到通路16a是缺陷的 ,以及較佳地沒有製成連接至其對應墊17a的導電」帶若製 成連接墊17a與通路16a的導電帶18a(未顯示出),則帶i8a 可藉由雷射切除技術切除以從墊17a切斷缺陷通路16a。例 如,使用光設備程序,可形成修復帶〗8r且顯示出其從C4 墊17a連接至X修復線30R,以及可形成修復帶18R•且顯示 出其從C4墊17b連接至X修復線30R,,以便修復缺陷16a與 16b通路互聯。類似的修復帶連接可由修復線3〇R與3〇R,形 成’其直接或結合一個或多個互聯γ線31R及/或一個或多 個X線30R連接至需求的墊。 通常’修復方法包含一連串如下的步驟: 1.如圖1所示,在捕捉層19上建造薄膜層11、12、13與14 ,其包括金屬線圖案如墊、導電帶、通路等,以及較佳地 係在下一層建造之前測試每一層之斷路與短路。典型地, 每一層係如下所示地形成》塗佈—層絕緣材料層ub如聚 亞醯胺或環氧,以及通路lla用以決定更進一步的互聯。 -層種子·鍍金屬層係塗佈於其上,以及接著塗佈光阻.材料 及曝光於已定的金屬線圖案。在顯影之後,一金屬如銅係 電鍵上去而形丨金屬線llc。接著制&光阻材料與種子層 。這通常稱爲微影或光微影:序’並且可用於此技藝中眾 本纸張家辦·( CNS ) A4麟·( 210X297^1;) --------- ϋ· i n —L· n I n . n I (請先閲讀背面之注^一^項再填寫本頁) 訂 經濟部中*揉率局貝工消费合作社印装 407357 at — Β7 五、發明説明(10) 所周知的增或減金屬化程序,例如美國專利第5,h8 236號 所描述的’其併於本文以供參考。這個程序係持續於每一 層’直到薄膜結構完成。每一層之層間短路/斷路可使用 現有的設備來修復。任何鍍金屬法可加以使用,例如此技 藝中已知的増或減金屬方法。 2.在建造五層結構之後,測試網孔2層14 (圖1 )以建立任 何互聯缺陷,例如信號線/通路斷路/短路。須修復的網因 而決定,縱令其爲薄膜或陶瓷(基材)網。 3·如其它層—樣建造上表面層15,較佳地係使用固定罩 幕’及分別曝光產生如圖2所示的C4墊及通路連接帶於每 一個通路位置及一連串Χ-Υ導線3〇r、3〇RI、31R與31R,。 較佳地係不建造用於缺陷通路互聯的導電帶,然而,這不 是最有效成本的方法,而較佳地是使用固定罩幕及建造導 電帶,而後雷射切斷連接缺陷網的導電帶。在含有所有 TSM部件的固定罩幕圖案曝光之後,接著將修復區域分別 曝光’其依靠電性測試之結果。這是藉由決定須修復的網 及選擇性曝光光阻以決定須接觸缺陷通路之以墊至X導線 30R及/或γ導線3〗r而修復MLTF元件或形成ec的導線修復 帶所芫成。例如,如圖2所示,缺陷通路16a與16b之分別 存在的墊17a與17b係由帶18R與18R,連接至X導線3〇R與 3〇R|,以便用於缺陷的或不需要的通路163與161)之修復或 進行EC。爲了清晰起見,其它X線3〇R與丫線31R未顯示出 來在這個第一曝光完成之後’接著標準地顯影光阻,產 生完整的金屬線圖像,以及只須要缺陷帶雷射切斷操作來 -— ,, 本紙張^尺度適用中固國裳技虚f 技、 ^1- n n IT n n ϋ n n 1^1 n (請先閲讀背面之注意事項再填寫本頁) 407357 A7 ___B7 五、發明説明(11) , 恢復全部的功能。 經濟部中央輮準局負工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 關於圖3-9,本發明之修復方法可説明—種增金屬電鍵 程序。圖3概要顯示圖1之多層薄膜基材,其完全接觸網孔 2層14,並且該組合顯示爲26。基材26接著塗佈—層絕緣 材料如聚亞醯胺層15b,以及通路16a係由雷射切除或光微 影所決定。通路16a係顯示爲代表須要修復的金屬線連接 。如下面圖10所示,通路亦用以提供正交的γ修復線之地 下連接,其處爲X與Y修復線交又(交錯)的地方。爲了清 晰起見,這些地下通路未顯示於圖3-9。在圖4中,一層薄 金屬電鍍導體層23如鉻/銅係以25004的厚度塗佈於介電層 15b與通路16a。圖5顯示厚正光阻材料24之塗佈於金屬層 23。圖6顯示經由一罩幕曝光光阻層24以曝露與決定正交 的X修復線30R與30R·及非可顯影光阻區24a、24b與24c。 爲了清晰起見,正交的Y修復線31未顯示於此圖中。固定 的結構’即晶片連接整17a、通路16a與導電帶線〗83亦經 由一罩幕同時像區域24及修復線30R與30R,一樣的曝光。 參考圖6 ’使用藉由測試較低相鄰層所決定的資料,其決 定通路16a係缺陷的,因此須要一條從整17a至X導線30R 的修復帶。現在區域24b係曝光的,其使用光設備將24b從 顯影期間爲不會溶解的部份轉換成會溶解的部份。光阻24 係正光阻.,以及如圖7所示,當其顯影時,其只留下正影 像24a與24c於金屬表面23。因此,24a與24c代表電子元件 之上表面15上不鍍金屬的區域。接著由固定罩幕圖案與修 復帶一起组成的完成曝光的影像接受顯影。 -------44-___ 本紙張尺度適用中國國家橾率(CNS ) A4規格(210X297·^ ) ' -- 407357 經濟部中央揉準局員工消费合作社印It
A7 B7 五、發明説明(12 ) 圖8顯示金屬電鍍後光阻區域24a與24c剝除之後的圖7所 示的基材。如圖8所示,導電帶18a、通路16a、導線30R與 3〇R'、修復帶24b(現在顯示爲修復帶18R)及墊17a係形成 於該結構之上表面。原始導電帶18a係如圖9所示由雷射切 除,以及鍍金屬導體層已被蝕刻掉未保護區域而在每個修 復_ 30R與30R'、修復帶18R及墊17a下面留下導體層23。 現在缺陷通路10a係被隔絕的,以及墊17a係藉由修復帶 18R連接至X修復線30R ^導線30R典型地將連接至其它X 及/或Y修復線,以及藉由從修復線至墊之由如上所述之光 設備形成的修復帶終止於模組上需求的墊位置。 圖10顯示使用的MLTF電路,其中X與Y正交導體修復線 交叉於上表面層。當然,X與γ線不可互相接觸,除非須 要連接X線與Y線以決定修復通道。因此,圖2所示的交叉 區域34係顯示於圖1〇,並且包含γ金線層13與網孔2層14 °地下通道33係藉由上述的技術形成於層14以形成金屬化 如通路、墊等。通路33亦形成爲連接層表面15。當上表面 冶金係形成於表面15時,γ線3111與乂線3〇r係如顯示地鍍 上去。爲了避免γ線3111在線交叉處接觸X線3〇R,丫線31{1 係中斷於點35與36,以及利用通路33連接至地下通道32。 因此’ Y線31R係電連續而不接觸正交的連續χ線3〇R。 雖然已特別描述本發明,連同特殊較佳具體實施例,但 是熟碏此技藝者借諸前面的描述後,顯然許多選擇改良 與變化將是顯而易見的。因此頃期望附屬申請專利範園將 包含任何落在本發明之眞正範圍與精神内的選擇、改良與 (請先閲讀背面之注意ί項再填寫本頁)
407357 at B7 五、發明説明(13 ) 變化。 因此,在描述本發明之後,申請專利範圍如下: I 裝 I 一訂 ^ >· ·* .* (請先閲讀背面之注#·事項再填寫本頁) 經濟部中央標準局員工消费合作社印装 _-16- 本紙張尺度逋用中國國家橾準(CNS > A4規格(210X297公釐)

Claims (1)

  1. 407357 A8 B8 C8 D8 申請專利範圍 經濟部中央揉率局負工消費合作社印«. 1. 一種多層薄膜結構’包含一連_含有金屬之—介電層 ’該介電層具有金屬線與通路互聯形式的金屬及該結 構之表面層具有通路、晶片連接墊、通路— I連接帶 與許多正交X導線與γ導線及已決定的金屬帶修復線的 結構,修復線係藉由測試相鄰表面層的較低層上的互 聯缺陷而決定,該帶狀修復線連接缺陷的或不要的晶 片連接墊至X導線及/或γ導線,x導線及/或丫導線之 另一端係藉由決定的金屬帶修復線連接至其它塾及/戋 通路以形成電路及修復缺陷互聯及/或形成工程轉換。 2. 根據申請專利範圍第1項之結構,其中帶狀修復線係由 微影形成。 3 .根據中請專利範圍第2項之結構 用於形成修復線。 4_根據申請專利範圍第3項之結構 曝光上表面層上的光阻材料以形成需求的金屬帶狀修 復線圖案而實行。 5. 根據申請專利範園第之結構,其中許多多層薄膜結 構係用於形成多晶片模組封裝,以及χ及/或丫導體金 屬線連。接封裝中一個或多個晶片位置之缺陷的或不要 的通路互聯之晶片連接塾。 6. —種形成根據申請專利範園第丨項之結構的方法,其包 含如下的步驟: 建造相鄰結構之上表面金屬層的多層薄膜結構, 其中增或減金屬化係 其中微影程序係藉由 {請先閲讀背面之注意事項再填寫本頁) 袈- 訂 -m f — In -17 407357 A8 B8 C8 D8 經濟部t央樑牟局貝工消费合作社印*. ^、申請專利範圍 電測試及/或檢查相鄰上表面金屬層的層及決定缺陷互 聯; 決定須用於修復缺陷互聯及/或形成工程轉換的金屬線 路徑; 建造包括許多正交X導線與γ導線的上表面層及決定其 金屬帶狀修復線 形成上表面層上的通路、通路-墊連接帶、晶片連接墊 及金屬修復及/或工程轉換帶線,該帶狀修復線係從 晶片連接墊至X導線及/或γ導線,連接的χ導線及/或 γ導線之其它末端係由決定的修復帶線連接至上表面 層上所需的整或通路。 7·根據申請專利範圍第6項之方法,其中金屬修復及/或 工程轉換線係藉由一種由一演算法控制的曝光設備所 決定,該演算法分析測試資料及決定須要的修復及/或 工程轉換金屬線。 8 _根據申請專利範固第7項之方法,其中通路連接帶及修 復及/或工程轉換線係藉由一種由一演算法控制的曝光 設備所決定及不須要帶線切除操作,該演算法分析測 試資料及決定須要的修復連接帶。 9 ·根據申請專利範圍第6項之方法,其中該結構係在上表 面金屬層形成之後在沒有添加額外導體下修復及/或工 程轉換。 10.根據申請專利範圍第6項之方法,其中上表面金屬部件 _ -18- I n ϋ n n n I— - ^ I I n n l·— I ^ (請先閱讀背面之注t項再填寫本頁) 丁 - t ί r 一 六、申請專利範固 係使用減除或増加金屬化技術所形成。 u—種用於修復多層薄膜互聯結構或形成該結構之工程 轉換的万法’該結構包含一連_含有電鍍金屬之介電 層,通介電層具有形狀爲金屬線與連接下一層的通路 互聯的電鍍金屬,以及該結構之頂層,其具有藉由導 電帶到達下層與連接至通路的對應晶片連接墊,其勺: 含如下的步棵: 、匕 層層建造多層薄膜結構直到相鄰頂層的層; 測試及/或檢查相鄰頂層的層以決定多層薄膜結構中 的互聯缺陷; 形成包含一絕緣材料的頂層及決定通路、墊與通路_ 墊帶狀連接線金屬化及許多正交X導線與γ導線; 經濟部中央樣率局負工消费合作社印«. 取決於多層薄膜結構中藉由測試相鄰頂層的層而得 到的缺陷,決定上表面上須連接須修復的一個墊或 多個墊至需求的墊的修復帶,其利用帶狀修復線互 聯墊至形成的X及/或γ導線之一端,x線及/或¥線 之另一端係利用修復帶連接至一個墊及/或通路以 消除缺陷及/或形成工程轉換;以及 形成上表面層上的金屬化與修復線。 12.根據申請專利範圍第11項之方法,其中修復帶係使用 一種光設備所決定,該設備係由一種演算法所控制, 該演算法分析測試資料與決定多層薄膜結構所需的修 復帶金屬線β -19- 本紙張尺度逋用中Ββ家梂準(CNS ) Α4规格(210X297公釐) 407357 A8 B8 C8 D8 六、申請專利範圍 •根據中請專利範固第12項之方法,其中金屬化與修復 線係形成於上介電層’其藉由塗佈一層金屬、塗:― 層光阻、使用-罩幕以決定通路、蟄、通路塾連接帶 及X與Y導線,以及接著使用—光設備以便藉由以使用 得到的資料的演算法爲基礎而曝光金屬層、顯影光阻 及鏡金屬於已顯影的結構而決定修復帶線。 14. 根據申請專利範園第u項之方法,其中除了修復帶以 外,上表面金屬化係使用一,種固定罩幕所形成。 15. 根據申請專利範園第丨丨項之方法,其中每個薄膜層係 在製成之後測試及/或檢查,以便決定層間缺陷及在下 一'層形成之前修復任何此種缺陷。 n* n n n n In i n m n n in .^1 n n (請先WIKSC面之注—項再填寫本頁) 經濟部中央梯率局貝工消費合作社印IL 20- 本紙張度逋用中國國家檩準(CNS ) A4洗格(210X297公釐)
TW086109620A 1996-11-01 1997-07-08 Inherently robust repair process for thin film circuitry using UV laser TW407357B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/743,405 US6541709B1 (en) 1996-11-01 1996-11-01 Inherently robust repair process for thin film circuitry using uv laser

Publications (1)

Publication Number Publication Date
TW407357B true TW407357B (en) 2000-10-01

Family

ID=24988655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086109620A TW407357B (en) 1996-11-01 1997-07-08 Inherently robust repair process for thin film circuitry using UV laser

Country Status (3)

Country Link
US (2) US6541709B1 (zh)
KR (1) KR100233362B1 (zh)
TW (1) TW407357B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277728B1 (en) * 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
US6472239B2 (en) * 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
US7096451B2 (en) * 2003-09-09 2006-08-22 International Business Machines Corporation Mesh plane generation and file storage
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US8101962B2 (en) * 2009-10-06 2012-01-24 Kuang Hong Precision Co., Ltd. Carrying structure of semiconductor
US8343781B2 (en) * 2010-09-21 2013-01-01 International Business Machines Corporation Electrical mask inspection
US9583401B2 (en) 2014-02-12 2017-02-28 International Business Machines Corporation Nano deposition and ablation for the repair and fabrication of integrated circuits
CN106538074B (zh) 2014-03-25 2020-03-06 斯特拉塔西斯公司 用在制造跨层图案的方法及系统
CN103972242B (zh) * 2014-04-22 2016-12-28 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
JP6219227B2 (ja) 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
CN107614265A (zh) 2015-03-25 2018-01-19 斯特拉塔西斯公司 导电油墨原位烧结的方法和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254445A (en) 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4489364A (en) 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US4480288A (en) 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US5224022A (en) 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
DE69133311T2 (de) * 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
US5220490A (en) 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5258236A (en) 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5243140A (en) 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure

Also Published As

Publication number Publication date
KR19980041872A (ko) 1998-08-17
US6541709B1 (en) 2003-04-01
KR100233362B1 (ko) 1999-12-01
US6427324B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
US5747095A (en) Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages
TW407357B (en) Inherently robust repair process for thin film circuitry using UV laser
US5774340A (en) Planar redistribution structure and printed wiring device
US4764644A (en) Microelectronics apparatus
US7486097B2 (en) Proximity sensitive defect monitor
JPH0230165A (ja) 選別可能な複数の電力用半導体チップの製造方法
US4667404A (en) Method of interconnecting wiring planes
JPH11135582A (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
KR100264303B1 (ko) 반도체 기판용 배전 배선 시스템 및 엔지니어링 변경 방법
US5200580A (en) Configurable multi-chip module interconnect
US6235544B1 (en) Seed metal delete process for thin film repair solutions using direct UV laser
US8598704B2 (en) Semiconductor device
US5278727A (en) High density electrical interconnection device and method therefor
EP0490377A2 (en) Defect tolerant power distribution network for integrated circuits
JP2007294500A (ja) 半導体装置およびその製造方法
US7300825B2 (en) Customizing back end of the line interconnects
US6899543B2 (en) Test structure for determining the electrical loadability of contacts
US6404664B1 (en) Twisted bit line structure and method for making same
US20220293476A1 (en) Manufacturing method of semiconductor device, semiconductor manufacturing system, and semiconductor device
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
Vrana et al. Interconnection technology for advanced high density thick films
KR0184929B1 (ko) 인쇄 회로 기판,그보수 및 제조방법
KR20040048542A (ko) 시험용 박막 패턴을 갖는 반도체 장치
JP2002009450A (ja) プリント配線板の検査方法、製造方法、プリント配線板および該プリント配線板を用いた電気デバイス
JPH11135635A (ja) 半導体集積回路の設計方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees