TW400678B - Reversible media independent circuit - Google Patents
Reversible media independent circuit Download PDFInfo
- Publication number
- TW400678B TW400678B TW086116135A TW86116135A TW400678B TW 400678 B TW400678 B TW 400678B TW 086116135 A TW086116135 A TW 086116135A TW 86116135 A TW86116135 A TW 86116135A TW 400678 B TW400678 B TW 400678B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- management circuit
- mode
- signals
- mac
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Description
-j£_ 本 Α7 m -* - ------ -· 五、發明説明( 4 ) 他 實 跑 例 中 Ο 因 此 » 本 發 明 並 不欲 受所示實施例之 限制, 而 是 依 照 符 合 其 中 所 述 原 理 和 特徵 而作最廣範圍解 釋。 第3 圖 顯 示 連 接 MAC裝置1 02和 ΡΗΥ裝置104之媒 介獨立 介 面 (Η I I ) =MDC 和 MD 10信 號 為 MAC裝置102和ΡΗΥ裝置104之 間 之 串 列 管 理 介 面 信 11占 m 〇 其 餘 的信 號為標準訊包發 送接收 信 號 〇 MAC裝置1 0 2為 主 管 理 介 面, 而ΡΗΥ裝置104為 僕裝置 〇 MAC裝置1 0 2 能 用 此 介 面 來 控 制PH Υ裝置1 〇 4 W得到 從ΡΗΥ 裝 置 1 0 4來之狀態 5 第 4鬮為依照本發明之管理中繼器糸統200之方 塊圖。 於 此 實 施 例 中 中 繼 器 核 心 202包括可反轉ΜΙΙ 300 ,其允 許 至 ΡΗ Y和Μ A C兩 者 裝 置 20 4 2 0 6和 20 8之介面為可反轉方 式 〇 由 此 配 置 方 式 可 看 出 第 2圖之二個PHY裝置16 ’和22 被 免 除 而 由 此 減 少 了 以 中 繼 器為 基礎網路之整個 成本, 尤 其 是 當 使 用 了 幾 個 管 理 中 繼 器時 〇 為 了 避 免 混 m 於 MAC 之 Μ I I將 稱之為MAC Μ I I, 以及 於 PH Υ之Μ I I將 稱 之 為 PH Υ Μ I I ( 因此舉例而言,TX_EN信號 為 MAC Μ I I之輸出 並亦為P Η Υ Μ I I 之輸入。於較佳 實施例 中 於 中 m m 器 中 之 Μ I I相同於MAC Μ II之ΜΙΙ*此將稱之為 屮 正 常 模 式 0 於 中 繼 器 中 之 MI I當Μ相同方式操作為Ρ ΗΥ ΗΙΙ ti· M] 11 時 t 則 稱 之 為 於 反 轉 模 式 Ο ί/ί 因 此 * 串 請 人 發 現 9 在 MAC和ΡΗΥ中之ΜΙΙ電路可作修 j'· /,、 彳'i. 正 而 使 得 Μ I I變成為可反轉。 下列將討論關於MAC Μ I I可反 卬 轉 之 情 況 9 然 而 > 因 為 其 — 般 是在 中繼器核心內, 而於此 技 藝 方 面 之 般 技 術 人 員 將 很 容易 瞭解PHY ΜΙΙ之能反轉 $张尺度屮四國家摞準(CNS ) Λ4規格(210X 297公釐) 6 (修正頁 (誚先閱讀背面之注意事項再填寫本!>)
經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明(1 ) 發明領城 本發明係關於一種使用於網路中之裝置,詳言之,本 發明係關於一種使用於網路中之此等裝置內之介面單元。 發明背暑 於IEEE 802. 3u,關於標準(standard)之章節第22節 中,所述媒介獨立介面(MII)是一種標準介面,此介面將 媒介存取控制(M A C )次層鲈W掸接到實體(Ρ Η Y )層裝置。此 ΜΙΙ允許將相同之MAC裝置連接到不同之實體層。 第1圖顯示習知之中繼器系統10之第一實施例。雖然 於IEEE 802. 3標準中未曾明確述及,但MII係通常可用來 將中繼器裝置連接到各種不同的實體曆裝置。 第1圖之中繼器系統10包含有中繼器12,此中繼器12 具有中繼器核心1 4 ,而此中繼器核心1 4依次耦接到複數個 Ρ Η Y裝置1 6。此Ρ Η Y裝置1 6依次耦接到相關之資料終端裝備 (DTE)18。一般來說,各DTE 18分別包含有串聯之ΡΗΥ裝置 17和MAC裝置19。 在一典型的結構中,當於中繼器中之MII信號方向與 y * 於M A C中之信號方向相同時,則可用中繼器來取代M A C。值 得注意的是,資料終端裝備(D T E )包含了 Ρ Η Y和M A C裝置。 中繼器經由適當之PHY裝置經過實體媒介而與DTE連接在一 起。於較佳實施例中,於中繼器中之單一管理單元能夠用 作為中繼器1 2和所有之外部Ρ Η Y裝置之間之管理介面。 題為一個管捆由锻器系統的實施例。於第2圖之管 理中繼器系統中,中繼器中通常需要有M A C裝置2 0 , Κ使 (請先閱讀背面之注意事項再填寫本頁) —訂------烏W— 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 3 91418 A7 B7 |.修正农88.#·月ί〇曰 丨補充 郝 屮 I?. 準 •τ ί/ί fr
A 五、發明説明( 7 ) 1 1 » Μ 及 10 -ΤΧ- CLK由SCLK驅動 〇 RX- -CLK用SCL1(經由多功器 λ 1 I 3 1 8而產生時脈。 •1 延 遲31 0引入0 -1 5奈秒(η S) 之延遲。 精確之延遲值依 1 1 >因 先 1 於 實 際 的裝 設 和 可 反 轉ΜΑ C Μ II 300所具之規格币 5疋c 閱 讀 1 為 10 -ΤΧ-ΕΝ % 10 -TX - ER、 ΙΟ -TXD 〔3:0 〕並不保 證 於 背 1 I 1 I I 0 -ΤΧ- C L Κ之上升波緣期間為 穩 定 (第7圖中)。延 遲 31 0必 注 意 1 I 事 1 須 保 持 RX-DV 、 RX- EN 、RXD ( 3 : 0 ) 於RX -CLK上升 波 緣 期間 再 1 穗 定 0 % < 本 頁 1 應 注意 者 t 為 了 使延 遲能作用 ,對 於在MAC Μ I I之 、· 1 1 RX -CLK於上 升 波 緣 RX-D ν' RX -ER、 RXD 【3:0) 之 內 部設 1 1 I 置 和 保 有之 時 間 需 求 必須 增加至全 部時 間少於1 5 n s 〇 此標 1 1 訂 準 允 許 最壞 的 情 況 為 2 0ns 。因為這 些信 號是在晶 片 内 部處 1 理 (不像有些信號須送至晶片 外 部) ,因 此能夠很 容 易 達成 1 1 所 設 置 之和 具 有 之 時 間需 求等於15ns。 1 1 發 信 號-ΤΧ- EN TX -ER、 和 TXD ( 3:0) 、TX-CLK 1 於 正常 模 式 > 緩 衝器 312被 禁能而緩衝器314被 致 能0 1 I 因 此 ΤΧ -ΕΝ、 ΤΧ - ER 、 TXD 3 : 0 ) 分 別於 IO-TX-EN > 1 1 I 10 -ΤΧ- ER - 10 -TXD 3:0) 被 驅 動 。參照第7圖, 顯 示 了此 1 L 關 係 之 時序 圖 〇 由 10 -TX- CLK而 緩衝器3 1 6被禁能 和 1 1. TX -CLK被驅 動 〇 1 於 反轉 模 式 t 緩 衝器 3 14 被 禁能而媛衝器312被 致 能。 1 1 因 此 ΤΧ -ΕΝ、 ΤΧ- ER 、 TXD 3 : 0 1 分 別於 IO-RX-DV 1 I 10 -R X- ER ' 10 -RXD 3:0) 被 驅 動 。由SCLK而緩衝器3 1 6被 ! 1 致 能 和ΤΧ -CLK 被 驅 動0 由反相SCLK而 媛衝器322被致能 1 1 ^^^)HM«^-(CNS)A«(21〇X 297^) 9(修正頁) A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明( 2 ) 1 1 I 微 處 理器 26 能 夠 取 得 統 計 資 料 t 並 提 供 頻 寬 內 之 管 理 〇 1 1 I MAC裝置20- -般是連接到中繼器的其中- 個埠。 需要兩個 1 1 PHY裝置1 6 ' 和 22M 提 供 中 繼 器 核 心 1 4 ’和 M A C 裝 置 20 之 間 之 /V 1 I 請 1 I 連 接 〇 先 閱 1 讀 1 | 對於 上 述 配 置 方 式 的 其 中 一 個 問 題 是 9 使 用 了 多 重 之 背 1¾ 1 I 之 PH Υ裝置, 即使他們可Μ不需使用到。 這些額外的P Η Υ 裝 置 注 意 1 事 1 提 高 了系 統 的 整 體 成 本 0 可 用 慣 用 的 解 決 方 式 來 免 除 這 些 項 再 1 PH Υ裝置之使用。 可是, 對於使用標準組件之系統而言, % 頁 1 並 不 能作 這 樣 的 使 用 上 選 擇 0 '—〆 1 因此 f 所 希 望 的 是 能 夠 有 一 種 系 統 和 方 法 能 夠 在 網 路 1 1 環 境 中, 不 須 使 用 到 慣 用 的 解 決 方 式 9 即 可 將 所 需 使 用 的 1 1 PH Υ裝置數目減至最少。 此系統和方法能夠與現存之各系' 訂 1 統 相 容, 並 能 夠 很 容 易 地 與 此 等 糸 統 調 適 〇 此 外 9 系 統 尚 1 | 須 符 合經 濟 效 益 , 可 利 用 現 有 的 製 造 技 術 而 很 容 易 地 實 1 I 施 0 本發 明 即 符 合 這 些 需 求 0 1 1 明 概沭 本發 明 揭 示 了 一 種 可 反 轉 媒 介 獨 立 介 面 (Μ II )電路。 1 1 此 Μ I I電路包括有第- -管理電路和第二管理電路。 此Μ II 電 1 1 路 亦 包括 了 複 數 個 信 號 t 此 等 信 m 提 供 至 Μ I I電路, 亦從 I Μ I I電路送出。 複數個信號之第- -部分為可反轉, 而使得 1 他 們 可在 實 體 層 裝 置 内 於 第 一 模 式 操 作 9 或 可 在 媒 介 存 取 1 1 I 控 制 裝置 内 於 第 二 模 式 操 作 〇 複 數 個 信 之 第 二 部 分 設 有 1 1 第 一 管理 電 路 和 第 二 管 理 電 路 〇 複 數 個 信 號 之 第 二 部 分 可 1 1 作 修 正而 使 得 他 們 可 在 第 一 管 理 電 路 之 第 一 模 式 中 使 用 9 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 9 14 18 A7 :修正1¾¾1¾ 補充< ........ II.....II IIIT~I"T-----nrm 五、發明説明(8 ) ,和IO-RX-CLK被驅動。反相須將由MAC MII之時序關係輸 出(第7圖)轉換成為PHY之輸出(第6圖)。 (請先閱讀背面之注意事項再填寫本頁) 為了使反相能作用,可反轉MAC MII 300必須具 TX-CLK上升波緣使 TX-EN、 TX-ER、 TXD ( 3:01 作 10ns或更 短時間之轉換,而不欲有達25ns或低於特定標準之轉換。 因為這些信號是在晶片内部處理(不像有些信號須送至晶 片外部),因此很容易符合10ns之要求。
捽制信諕-C RS , C0L 於正常模式,緩衝器326和緩衝器330被禁能,而CRS 和C0L分別由I0-CRS和I0-C0L所驅動。 於反轉模式,媛衝器3 2 6和緩衝器3 3 0被致能,而C R S 由Ι0-ΤΧ-ΕΝ和TX-EN之“或(0R)”運算所驅動,和C0L由 Ι0-ΤΧ-ΕΝ和TX-EN之“及(AND)”運算所驅動。當TX-EN被 確定,其意味著可反轉MAC MII 300正在發送。當Ι0-ΤΧ-EN (其進行至RX-DV)被確定,其意味著可反轉MAC MII 300 正在接收。 管理梓制信號-M DC , MD 10 於此HDI0例中*信號由內部分割成三個信號。 MDI -輸入至MII管理電路 MD0-MII管理電路之輸出 MDEN-I/0媛衝器控制MDI0之輸出致能 不像上述信號,Μ I I管理電路若不作主要的修正則不 能共用於正常模式和反轉模式。一種簡單的方法是使用二 個分離之管理電路。於正常模式* MAC管理電路304被致能 10 (修正頁) 本紙张尺度適州十囤國家標率(CNS )八4規格(210X25)7公釐) A7 B7 五、發明説明(3 ) 及第二管理電路之第二橫式中使用。 於一個實施例中,藉由允許複數個信號之一部分是在 第一和第二模式(即前向或反轉),MII介面能反轉而使得 他看起來像是在PHY裝置或是在MAC裝置中看到之MII介面 。因此,然後MAC裝置能直接連接到中繼器而不需要任何 之PHY裝置,反之亦然。 圖忒夕簡塱說明 第1圖為顯示習知中繼器糸統的第一個例子。 第2圖是管理中繼器系統的實施例。_ / 第3圖顯示連接MAC裝置和PHY裝置之媒介獨立介面( Μ I I) 〇 第4圖為依照本發明之管理中繼器系統的方塊画。 第5圖(包括第5a圖和第5b圖)顯示發現於中繼器核心 內部經修正之可反轉MII,俾使得其可Μ作為MAC MII或 PHΥ Μ I I 〇 第6圖為時序圖顯示接收器諸信號之間之關係。 第7圖為時序圖顯示發送器諸信號之間之關係。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 較住當倫例夕詳細說明 本發明係關於一種使用於網路中之裝置,詳言之,本 發明係關於一種使用於網路中此等裝置内/之介面單元。下 列之說明是為了使於此技藝方面之一般技術人員能夠製造 並使用本發明,並用作為申請專利及其說明書之內容。對 此較佳實施例所作的各種不同修飾對此技藝方面之一般技 術人員能夠很容易明白,而其中的一般原則亦可適用於其 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 5 9 14 18 -j£_ 本 Α7 m -* - ------ -· 五、發明説明( 4 ) 他 實 跑 例 中 Ο 因 此 » 本 發 明 並 不欲 受所示實施例之 限制, 而 是 依 照 符 合 其 中 所 述 原 理 和 特徵 而作最廣範圍解 釋。 第3 圖 顯 示 連 接 MAC裝置1 02和 ΡΗΥ裝置104之媒 介獨立 介 面 (Η I I ) =MDC 和 MD 10信 號 為 MAC裝置102和ΡΗΥ裝置104之 間 之 串 列 管 理 介 面 信 11占 m 〇 其 餘 的信 號為標準訊包發 送接收 信 號 〇 MAC裝置1 0 2為 主 管 理 介 面, 而ΡΗΥ裝置104為 僕裝置 〇 MAC裝置1 0 2 能 用 此 介 面 來 控 制PH Υ裝置1 〇 4 W得到 從ΡΗΥ 裝 置 1 0 4來之狀態 5 第 4鬮為依照本發明之管理中繼器糸統200之方 塊圖。 於 此 實 施 例 中 中 繼 器 核 心 202包括可反轉ΜΙΙ 300 ,其允 許 至 ΡΗ Y和Μ A C兩 者 裝 置 20 4 2 0 6和 20 8之介面為可反轉方 式 〇 由 此 配 置 方 式 可 看 出 第 2圖之二個PHY裝置16 ’和22 被 免 除 而 由 此 減 少 了 以 中 繼 器為 基礎網路之整個 成本, 尤 其 是 當 使 用 了 幾 個 管 理 中 繼 器時 〇 為 了 避 免 混 m 於 MAC 之 Μ I I將 稱之為MAC Μ I I, 以及 於 PH Υ之Μ I I將 稱 之 為 PH Υ Μ I I ( 因此舉例而言,TX_EN信號 為 MAC Μ I I之輸出 並亦為P Η Υ Μ I I 之輸入。於較佳 實施例 中 於 中 m m 器 中 之 Μ I I相同於MAC Μ II之ΜΙΙ*此將稱之為 屮 正 常 模 式 0 於 中 繼 器 中 之 MI I當Μ相同方式操作為Ρ ΗΥ ΗΙΙ ti· M] 11 時 t 則 稱 之 為 於 反 轉 模 式 Ο ί/ί 因 此 * 串 請 人 發 現 9 在 MAC和ΡΗΥ中之ΜΙΙ電路可作修 j'· /,、 彳'i. 正 而 使 得 Μ I I變成為可反轉。 下列將討論關於MAC Μ I I可反 卬 轉 之 情 況 9 然 而 > 因 為 其 — 般 是在 中繼器核心內, 而於此 技 藝 方 面 之 般 技 術 人 員 將 很 容易 瞭解PHY ΜΙΙ之能反轉 $张尺度屮四國家摞準(CNS ) Λ4規格(210X 297公釐) 6 (修正頁 (誚先閱讀背面之注意事項再填寫本!>)
經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(5 ) ,Μ及其使用是在本發明之精神和範圍內。 本發明包括可反轉ΜΙΙ電路。此電路包括第一管理電 路和第二管理電路。可反轉ΜΙΙ電路亦包括有複數個信號 ,此等信號被提供至ΜΙΙ電路並亦從ΜΙΙ電路送回,而於此 ΜΙΙ電路之複數個信號之一部分提供給第一管理電路和第 二管理電路。複數個信號之此部分為可修正而使得他們可 使用於第一管理電路於第一模式,Κ及使用於第二管理電 路於第二模式。 於一個實胞例中,藉由允許複數個信號之部分是在第 一和第二模式(即前向或反轉),ΜΙΙ介面能反轉而使得看 起來像是在ΡΗΥ裝置或是在MAC裝置中看到之ΜΙΙ介面。因 此,然後MAC裝置能不需要任何之PHY裝置而直接連接到中 繼器,反之亦然。 關於本發明此特例之操作之更詳细說明,現將參照所 附圖式而作如下之討論。 第5圖顯示位於經修正過之中繼器核心內之可反轉MII 300,使得其可操作為MAC MII或PHY MII。如所示,可反 轉MII包括有用來發送和接收由發送、接收、控制和管理 控制信號之變化之機構。其亦包括有第一和第二管理電路 \ 304和306。於此實施例中,第一管理電路為MAC管理電路 304,而第二管理電路為PHY管理電路306。 被前置K 10-之信號指示諸信號是在中繼器核心的外 部介面。而未被前置K I 〇 -之信號指示為M A C Μ I I。 於反轉模式時,Ρ Η Υ管埤電路3 0 6須支援Μ I I管理。此 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 7 91418 ΑΊ _ Β7 _ 五、發明説明(6 ) 等信號被前置MR,Μ與MAC管理電路和PHY管理電路之間 作區別。 玆介紹二個附加之信號:Mil DIR -指示是否MII被程 式規割於正常或反轉模式。SYSCLK -系統時脈,於較佳實 施例中,糸統時脈為25MHz時脈用於反轉橫式。 現將詳細說明第5圖之經修正之MAC MII其各種信號之 操作。於第5圖中,MII-DIR信號之極性為:0 =正常橫式, 1 =反轉模式。RX-DV、RX-ER、和RXD(3:0)為一組操作於 可反轉方式之接收器信號。TX-EN、TX-ER、和TXD(3:0) 、ΤΧ-CLK為一組操作於可反轉方式之發送器信號。COL和 C R S為相關於Μ I I操作於可反轉方式之控制信號。 M D C和M D I 0為管理信號,此管理信號控制M A C管理電路 304和P丨丨Y管理電路306。 IL·反轉>ΜΑΠ ΜΤΤ培收器信號夕楢作 R X - D V、R )( - E R、R X D ( 3 : 0 ) 、R X - C L Κ 經濟部中央標準局貝工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 於正常模式多功器3 0 §選擇I Q - R X - D V、 I 0 - R X - E R、 I0-RXD ( 3:0),並將其送入 MACMII 之 RX-DV、RX-ER、 RXD(3:0)。媛衝器 322 被禁能,及 RX-CLK 用 I0-RX-CLK 經由多功器318而產生時脈。於多功器MAC MII 300之內 部,RX-DV、 RX-ER、 RXD(3:0)取樣於RX-CLK之上升波緣 。(請參照第6圖)。 於反轉模式多功器308選擇延遲之Ι0-ΤΧ-ΕΝ、 IO-TX-ER、 I〇-TXD(3:0),並將其送人 MAC MII 300之 RX-DV、RX_ER、RXDt3:0)。經修飾之緩衝器316被致能 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 8 91418 A7 B7 |.修正农88.#·月ί〇曰 丨補充 郝 屮 I?. 準 •τ ί/ί fr
A 五、發明説明( 7 ) 1 1 » Μ 及 10 -ΤΧ- CLK由SCLK驅動 〇 RX- -CLK用SCL1(經由多功器 λ 1 I 3 1 8而產生時脈。 •1 延 遲31 0引入0 -1 5奈秒(η S) 之延遲。 精確之延遲值依 1 1 >因 先 1 於 實 際 的裝 設 和 可 反 轉ΜΑ C Μ II 300所具之規格币 5疋c 閱 讀 1 為 10 -ΤΧ-ΕΝ % 10 -TX - ER、 ΙΟ -TXD 〔3:0 〕並不保 證 於 背 1 I 1 I I 0 -ΤΧ- C L Κ之上升波緣期間為 穩 定 (第7圖中)。延 遲 31 0必 注 意 1 I 事 1 須 保 持 RX-DV 、 RX- EN 、RXD ( 3 : 0 ) 於RX -CLK上升 波 緣 期間 再 1 穗 定 0 % < 本 頁 1 應 注意 者 t 為 了 使延 遲能作用 ,對 於在MAC Μ I I之 、· 1 1 RX -CLK於上 升 波 緣 RX-D ν' RX -ER、 RXD 【3:0) 之 內 部設 1 1 I 置 和 保 有之 時 間 需 求 必須 增加至全 部時 間少於1 5 n s 〇 此標 1 1 訂 準 允 許 最壞 的 情 況 為 2 0ns 。因為這 些信 號是在晶 片 内 部處 1 理 (不像有些信號須送至晶片 外 部) ,因 此能夠很 容 易 達成 1 1 所 設 置 之和 具 有 之 時 間需 求等於15ns。 1 1 發 信 號-ΤΧ- EN TX -ER、 和 TXD ( 3:0) 、TX-CLK 1 於 正常 模 式 > 緩 衝器 312被 禁能而緩衝器314被 致 能0 1 I 因 此 ΤΧ -ΕΝ、 ΤΧ - ER 、 TXD 3 : 0 ) 分 別於 IO-TX-EN > 1 1 I 10 -ΤΧ- ER - 10 -TXD 3:0) 被 驅 動 。參照第7圖, 顯 示 了此 1 L 關 係 之 時序 圖 〇 由 10 -TX- CLK而 緩衝器3 1 6被禁能 和 1 1. TX -CLK被驅 動 〇 1 於 反轉 模 式 t 緩 衝器 3 14 被 禁能而媛衝器312被 致 能。 1 1 因 此 ΤΧ -ΕΝ、 ΤΧ- ER 、 TXD 3 : 0 1 分 別於 IO-RX-DV 1 I 10 -R X- ER ' 10 -RXD 3:0) 被 驅 動 。由SCLK而緩衝器3 1 6被 ! 1 致 能 和ΤΧ -CLK 被 驅 動0 由反相SCLK而 媛衝器322被致能 1 1 ^^^)HM«^-(CNS)A«(21〇X 297^) 9(修正頁) A7 :修正1¾¾1¾ 補充< ........ II.....II IIIT~I"T-----nrm 五、發明説明(8 ) ,和IO-RX-CLK被驅動。反相須將由MAC MII之時序關係輸 出(第7圖)轉換成為PHY之輸出(第6圖)。 (請先閱讀背面之注意事項再填寫本頁) 為了使反相能作用,可反轉MAC MII 300必須具 TX-CLK上升波緣使 TX-EN、 TX-ER、 TXD ( 3:01 作 10ns或更 短時間之轉換,而不欲有達25ns或低於特定標準之轉換。 因為這些信號是在晶片内部處理(不像有些信號須送至晶 片外部),因此很容易符合10ns之要求。
捽制信諕-C RS , C0L 於正常模式,緩衝器326和緩衝器330被禁能,而CRS 和C0L分別由I0-CRS和I0-C0L所驅動。 於反轉模式,媛衝器3 2 6和緩衝器3 3 0被致能,而C R S 由Ι0-ΤΧ-ΕΝ和TX-EN之“或(0R)”運算所驅動,和C0L由 Ι0-ΤΧ-ΕΝ和TX-EN之“及(AND)”運算所驅動。當TX-EN被 確定,其意味著可反轉MAC MII 300正在發送。當Ι0-ΤΧ-EN (其進行至RX-DV)被確定,其意味著可反轉MAC MII 300 正在接收。 管理梓制信號-M DC , MD 10 於此HDI0例中*信號由內部分割成三個信號。 MDI -輸入至MII管理電路 MD0-MII管理電路之輸出 MDEN-I/0媛衝器控制MDI0之輸出致能 不像上述信號,Μ I I管理電路若不作主要的修正則不 能共用於正常模式和反轉模式。一種簡單的方法是使用二 個分離之管理電路。於正常模式* MAC管理電路304被致能 10 (修正頁) 本紙张尺度適州十囤國家標率(CNS )八4規格(210X25)7公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(9 ) ,而PHY管理電路3 0 6被禁能。於反轉模式則相反情況為真 。由使用兩個現存電路僅須作稍微的修正即可將信號送至 外部腳位。應注意者於中繼器核心附加到外部M A C裝置(第 4圖中)之反轉模式,於中繼器核心之Ρ Η Y管理電路能夠是 一個發現於ΡΗΥ之分離情況,因為實際上並沒有管理ΡΗΥ。 於正常模式,媛衝器332被致能而I0-MDC由MDC驅動。 MDI為直接連接到I0-MDI0。MD0經由多功器334和緩衝器 338輸出到I0-MDI0。緩衝器338致能由MDEN經由多功器336 而控制。 於反轉槙式,緩衝器3 32被禁能,而I0-MDC驅動RMDC 。RMDI直接連接到I0-MDI0。RMD0經由多功器334和鍰衝器 3 3 8輸出到I 0 - M D I 0。媛衝器3 3 8致能由R M D Ε Ν經由多功器 3 3 6而控制。 面 介 立 獨 介 媒 轉 反 可 -•f 1 種 一 了 供 提 此 因 質 實 可 其 一 之 之良 號改 信種 之 一 面了 介供 至提 轉而 反 , 由路 〇 電 本理 成管 個 二 整第 的和 統一 糸 第 器置 繼設 中並 少 , 減分 地 部 之 正 修 C 可 制 由控 可地 路變 電交 理可 管而 二 , 第時 和式 一 模 第轉 該反 中和 其向 〇 前 面於 介當 立號 獨信 介 制 媒控 的變 面改 方之 藝同 技不 hu ϋηϋ i 種 於各 但作 , 可 明 例 說施 M實 加此 例到 施解 實瞭 藉易 已 容 明將 發員 本人 然術 雖技 般 此不 於仍 , 其 此而 因 , 〇 飾 内 修 圍的 範同 和不 神種 精各 之作 明可 發員 本人 於術 屬技 仍般 變 一 改的 些 面 這方 而藝 , 技 圍 IB Λ-5· 和 神 精 之 圍 範 利 專 請 申 附 所 明 發 本 I 離 脫 (请先閱讀背面之注意事項再填离本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 9 I 4 I 8
Claims (1)
- 六、申請專利範圍 1. 一種媒介獨立介面(MII)電路,包括: 第一管理電路; 第二管理電路;K及 複數個信號供應至MII電路,並從MII電路送出, 此複數個信號之第一部分為可反轉,而使得他們可與 實體層(PHY)裝置於第一模式操作,或與媒介存取控制 (M A C )裝置於第二模式操作,此複數個信號之第二部分 為設有第一管理電路和第二管理電路,此複數個信號 之第二部分為可修正,而使得他們可由第一管理電路 於第一模式使用,和可由第二管理電路於第二橫式使 用p 2. 如申請專利範圍第1項之電路,其中第一模式包括前向 (forward)模式。 3. 如申請專利範圍第2項之電路,其中第二模式包括反轉 模式。 4. 如申請專利範圍第1項之電路,其中第一管理電路包括 MAC管理電路。 經濟部中央標準局員工消費合作社印製 5. 如申請專利範圍第4項之電路,其中第二管理電路包括 Ρ Η Y管理電路。 6. 如申請專利範圍第1項之電路,其中複數個信號之第一 部分包括發送、接收和控制信號。 7. 如申請專利範圍第6項之電路,其中複數個信號之第二 部分包括管理控制信號。 8 . —種中繼器系統,包括: 本纸張尺度適用中國國家榇準(CNS ) Α4規格(210Χ297公釐) 9 14 18 (請先閱讀背面之注意事項再填寫本頁) 12 ABCD 經濟部中央標準局負工消費合作社印製中第二模式包括反轉 六、申請專利範圍 ίΛ 至少一個5實體層(Ρ Η Y )裝置; 至少一個媒介存取控制(MAC)裝置;Μ及 中繼器核心,耦接到至少一個M A C裝置和至少一個 PHY裝置;此中繼器核心包括媒介獨立介面(MII)電路 ,此MII電路為可反轉,Μ交替地調適介面與至少一個 MAC裝置和至少一個ΡΗΥ裝置。 9. 如申請專利範圍第8項之中繼器糸統,其中媒介獨立介 面(MII)電路尚包括: 第一管理電路; 第二管理電路;Μ及 .複數個信號供應至ΜΙΙ電路,並從ΜΙΙ電路送出, 此複數個信號之第一部分為可反轉,而使得他們可與 實體層(Ρ Η Υ )裝置於第一模式操作,或與媒介存取控制 (MAC)裝置於第二模式操作,此複數個信號之第二部分 為設有第一管理電路和第二管理電路,此複數個信號 之第二部分為可修正,而使得他們可由第一管理電路 於第一模式使用,和可由第二管理電路於第二模式使 用。 10. 如申請專利範圍第8項之中繼器糸統,其中第一模式包 括前向(forward)模式。 1 1 .如申請專利範圍第9項之電 模式。 1 2 .如申請專利範圍第8項之 MAC管理電路。 4其中第一管理電路包括 ik (請先閱讀背面之注意事項再填寫本頁)本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公酱), 13 91418 A8 B8 C8 D8 六、申請專利範圍 13.如申請專利範圍第12項之 括PHY管理電路。其Φ第二管理電路包 以號 和項信 收14制 第 接第控 圍 、圍理 範 送範管 利發利括 專括專包 請包請分 申 分申部 如 部如二 項 8(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 9 14 18
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/787,152 US5995514A (en) | 1997-01-31 | 1997-01-31 | Reversible media independent interface |
Publications (1)
Publication Number | Publication Date |
---|---|
TW400678B true TW400678B (en) | 2000-08-01 |
Family
ID=25140578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086116135A TW400678B (en) | 1997-01-31 | 1997-10-30 | Reversible media independent circuit |
Country Status (5)
Country | Link |
---|---|
US (1) | US5995514A (zh) |
EP (1) | EP0856975B1 (zh) |
DE (1) | DE69728515T2 (zh) |
IL (1) | IL121365A (zh) |
TW (1) | TW400678B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154464A (en) * | 1997-05-09 | 2000-11-28 | Level One Communications, Inc. | Physical layer device having a media independent interface for connecting to either media access control entitices or other physical layer devices |
US6069897A (en) * | 1997-07-09 | 2000-05-30 | Compaq Computer Corporation | Interface with dual mode of operation |
US6529961B1 (en) * | 1998-04-17 | 2003-03-04 | Advanced Micro Devices, Inc. | Network transceiver having media independent interface operable in a general purpose serial interface mode |
US6275501B1 (en) * | 1998-04-21 | 2001-08-14 | Hewlett-Packard Company | Media access controller capable of connecting to a serial physical layer device and a media independent interface (MII) physical layer device |
US5953345A (en) | 1998-06-02 | 1999-09-14 | Cisco Technology, Inc. | Reduced pin-count 10Base-T MAC to transceiver interface |
US7031333B1 (en) * | 1998-06-02 | 2006-04-18 | Cisco Technology, Inc. | Reduced pin count media independent interface |
US6385208B1 (en) | 1998-06-02 | 2002-05-07 | Cisco Technology, Inc. | Serial media independent interface |
US6345310B1 (en) * | 1998-07-28 | 2002-02-05 | International Business Machines Corporation | Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port |
US6363432B1 (en) * | 1999-03-29 | 2002-03-26 | Micro Linear Corporation | Media independent interface between IEEE 802.3 (ethernet) based physical layer devices |
US6697887B1 (en) * | 2000-06-14 | 2004-02-24 | Advanced Micro Devices, Inc. | System and method for interfacing between a media access controller and a number of physical layer devices using data addressing |
US6813729B1 (en) | 2000-06-15 | 2004-11-02 | Advanced Micro Devices, Inc. | Programmable bi-directional MII testing methodology and device including same |
US6978318B1 (en) | 2000-06-19 | 2005-12-20 | Advanced Micro Devices, Inc. | Network interface apparatus and method of internal communication within the same |
US6937571B1 (en) | 2000-06-19 | 2005-08-30 | Advanced Micro Devices, Inc. | Method of testing a network device through a medium independent interface (MII) |
ATE461986T1 (de) * | 2001-01-23 | 2010-04-15 | Southwest Res Inst | Neue verfahren und mischungen zum einstellen des rheologischen verhaltens und der übergangstemperatur von flüssigkristallen |
US6785849B1 (en) * | 2001-02-09 | 2004-08-31 | Advanced Micro Devices, Inc. | Arrangement for reducing a media independent interface speed in a network switch emulation system |
US20030061341A1 (en) * | 2001-09-26 | 2003-03-27 | Infineon Technologies North America Corp. | Media cross conversion interface |
US7283481B2 (en) | 2002-03-21 | 2007-10-16 | Broadcom Corporation | Auto detection of copper and fiber mode |
US7203174B2 (en) | 2002-03-21 | 2007-04-10 | Broadcom Corporation | Auto detection of SGMII and GBIC modes |
DE60311173T2 (de) * | 2002-03-21 | 2007-11-08 | Broadcom Corp., Irvine | Vorrichtung der physikalischen Schicht mit Serdes-Durchgangsbetrieb |
US7334068B2 (en) | 2002-07-26 | 2008-02-19 | Broadcom Corporation | Physical layer device having a SERDES pass through mode |
US7787387B2 (en) | 2002-03-21 | 2010-08-31 | Broadcom Corporation | Auto-selection of SGMII or SerDes pass-through modes |
US7362797B2 (en) | 2002-03-21 | 2008-04-22 | Broadcom Corporation | Physical layer device having an analog SERDES pass through mode |
US7711948B2 (en) * | 2003-09-30 | 2010-05-04 | Cisco Technology, Inc. | Method and apparatus of communicating security/encryption information to a physical layer transceiver |
JP4536827B2 (ja) * | 2008-08-20 | 2010-09-01 | パナソニック株式会社 | 通信装置、テレビジョン受像機、及び再生装置 |
US9277651B2 (en) * | 2013-03-15 | 2016-03-01 | Intel Corporation | Differential passive equalizer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566160A (en) * | 1994-11-10 | 1996-10-15 | Advanced Micro Devices, Inc. | Media attachment unit management interface |
US5568515A (en) * | 1995-02-21 | 1996-10-22 | Advanced Micro Devices Inc. | Reversible AUI port for ethernet |
US5673254A (en) * | 1995-06-07 | 1997-09-30 | Advanced Micro Devices Inc. | Enhancements to 802.3 media access control and associated signaling schemes for ethernet switching |
US5784559A (en) * | 1995-11-06 | 1998-07-21 | Sun Microsystems, Inc. | Full duplex flow control for ethernet networks |
US5734675A (en) * | 1996-01-16 | 1998-03-31 | Lucent Technologies Inc. | Receiver sharing for demand priority access method repeaters |
-
1997
- 1997-01-31 US US08/787,152 patent/US5995514A/en not_active Expired - Lifetime
- 1997-07-22 IL IL12136597A patent/IL121365A/xx not_active IP Right Cessation
- 1997-07-25 DE DE69728515T patent/DE69728515T2/de not_active Expired - Lifetime
- 1997-07-25 EP EP97305597A patent/EP0856975B1/en not_active Expired - Lifetime
- 1997-10-30 TW TW086116135A patent/TW400678B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IL121365A (en) | 2000-07-26 |
IL121365A0 (en) | 1998-01-04 |
EP0856975A3 (en) | 2002-07-03 |
DE69728515D1 (de) | 2004-05-13 |
US5995514A (en) | 1999-11-30 |
DE69728515T2 (de) | 2005-03-24 |
EP0856975A2 (en) | 1998-08-05 |
EP0856975B1 (en) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW400678B (en) | Reversible media independent circuit | |
USRE39216E1 (en) | Asynchronous processor access to a switch table in a network with isochronous capability | |
CN101164264B (zh) | 用于对两个总线系统进行同步的方法和设备以及由两个总线系统组成的装置 | |
US5719862A (en) | Packet-based dynamic de-skewing for network switch with local or central clock | |
US4944038A (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
TWI223523B (en) | Auto-negotiation method for high speed link in gigabit Ethernet using 1000 base-t standard and apparatus thereof | |
US7898956B2 (en) | Credit-based rate control for high-speed interfaces | |
US8094668B1 (en) | Physical layer device including a serial media independent interface (SMII) | |
TWI236813B (en) | Method and system for simultaneous management of multiple tokens on a communication ring | |
EP0595828A1 (en) | COMMUNICATION DEVICE AND IMAGE DATA TRANSFER METHOD FROM A TRANSMITTER TO ONE OR MORE RECEIVERS. | |
US6061411A (en) | Method and apparatus for synchronizing a serial bus clock to a serial bus function clock | |
JP2003530775A (ja) | 集積アクセス装置制御器 | |
JP2000513524A (ja) | 多項式展開多重放出メッセージ配信 | |
US6876678B1 (en) | Time division multiplexing method and apparatus for asynchronous data stream | |
US4989203A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution | |
US4993023A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution | |
US7062596B2 (en) | Self-synchronizing half duplex matrix switch | |
JP3400730B2 (ja) | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 | |
WO2008128544A1 (en) | Low cost digital real-time link system | |
KR0170495B1 (ko) | 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법 | |
US20080133805A1 (en) | Interface Card and Cti System Applying Interface Cards | |
JP3228413B2 (ja) | シリアルデータ通信装置および通信方法 | |
JPH06232854A (ja) | 通信システム及び該システムの通信局 | |
TW201802665A (zh) | 用於音訊匯流排之流量控制 | |
JP2926544B2 (ja) | 直列データ伝送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |