TW400619B - The manufacture method of dual damascene structure - Google Patents

The manufacture method of dual damascene structure Download PDF

Info

Publication number
TW400619B
TW400619B TW088103376A TW88103376A TW400619B TW 400619 B TW400619 B TW 400619B TW 088103376 A TW088103376 A TW 088103376A TW 88103376 A TW88103376 A TW 88103376A TW 400619 B TW400619 B TW 400619B
Authority
TW
Taiwan
Prior art keywords
barrier layer
layer
manufacturing
diffusion barrier
patent application
Prior art date
Application number
TW088103376A
Other languages
English (en)
Inventor
Jau-Yuan Huang
Jiun-Yuan Wu
Huo-Tie Lu
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW088103376A priority Critical patent/TW400619B/zh
Priority to US09/280,892 priority patent/US6313028B2/en
Application granted granted Critical
Publication of TW400619B publication Critical patent/TW400619B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Description

A7 B7 4380twf.doc/002 五、發明説明（/ ) 本發明是有關於一種半導體元件之多重內連線 (Multilevel Interconnects)的製造方法，且特別是有關於 一種雙重金屬鑲嵌（Dual Damascene)結構的製造方法。 當單位面積上的積體電路元件數目不斷地增加、關鍵 尺寸不斷縮減之際’材料的特性要求將更爲嚴謹，否則時 間常數(RC Constant)的延遲必然是元件速度增加的最大阻 力。而元件中電阻的主要來源爲佈滿在元件上的多層金屬 連線’因此金屬的選擇將是未來積體電路工業的主要課 題。 銅金屬由於其本身具有低電阻率、高抗電遷移性以及 可以以化學氣相沈積與電鍍方式成長的優點，因此在深次 微米元件其多層金屬連線的運用上備受矚目。然而，在應 用銅金屬時，仍存在一些問題亟待解決。例如，銅金屬不 容易以乾式蝕刻方式製成微細圖樣。而且，銅金屬具有高 擴散係數，在低溫時即易與矽反應形成矽銅合金。此外， 銅金屬與介電質的黏著性不佳，且在電場的加速下能穿透 介電質而快速的擴散，造成深層的缺陷，使元件的可靠 降低。 ， 义 目前針對上述問題的解決方法，係應用一種化學 硏磨的雙重金屬鑲嵌技術。第1A圖至第1C圖爲習知〜_ 雙重金屬鑲嵌結構的製造流程剖面圖。雙重金屬鑲嵌製程 是一種將金屬114內連線巧妙地嵌入於介電層1〇6的技 術。其作法係在基底1〇〇上先形成一層介電層1〇6，並将其 平坦化後’再依照所需之金屬導線的圖案以及介層窗的位 (請先閲讀背面之注意事項再填寫本頁) Φ. 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準（.CNS ) A4祝格（21〇x297公釐 A7 B7 4380twf.doc/002 五、發明説明（>) 置’蝕刻介電層106，以形成裸露出導體層102的溝渠108 以及介層窗開口（ Hole) 110。然後，再於基底1〇〇上沈積 一層金屬層114，使其塡滿溝渠1〇8與介層窗口 110，以同 時形成金屬導線與介層窗，請參照第1B圖。最後，再以化 學機械硏磨法（Chemical-Mechanical Polishing，CMP)將元 件的表面平坦化，如第1C圖。由於在製程上並不需要蝕 刻，因此可以改善銅金屬細微圖樣蝕亥ij的問題。而解決銅 原子的擴散問題以及銅金屬層與介電質之間的黏著問題， 在雙重金屬鑲嵌結構的溝渠108與介層窗開口 110形成之 後、將金屬層114塡入溝渠與介層窗開口之前，則會先鍍 一層高穩定性的擴散阻絕層112，如第1B圖所示。 通常，應用於銅雙重金屬鑲嵌製程之中的阻障層112 係鉬/氮化钽等。但是，以鉅/氮化鉬作爲阻障層112時’由 於鉬/氮化鉅其材質不易以化學機械硏磨技術硏磨去除’爲 了使介電層106上所覆蓋之阻障層112能夠完全去除’則 必須透過過度硏磨的方式。然而，由於鉬/氮化鉬阻障層112 其硏磨速率較低於銅金屬層114,因此，在過度硏磨之後’ 常產生碟狀(dishing)效應118或侵蝕(erosion)問題。 因此，本發明提供一種雙重金屬鑲嵌結構的製造方 法，可以解決介電層上之阻障層難以去除的問題。 本發明提供一種雙重金屬鑲嵌結構的製造方法’可以 避免在平坦化的過程中，爲了去除介電層上所覆蓋之阻障 層而過度硏磨所造成的碟狀與侵蝕問踵。 本發明提供一種雙重金屬鑲嵌結構的製造方法’其作 m-^^ιβ tm—et —^ϋ I u m - - (請先閲讀背面之注意事項再填寫本頁) -訂 經濟部中央標率局員工消費合作社印製 4380twf.doc/002 4380twf.doc/002 經濟部中央標準局員工消費合作社印製 五、發明説明（多） 法係在基底上形成介電層與擴散阻障層’再於介電層與擴 散阻障層之中形成溝渠與介層窗開口，_其後，於基底上覆 蓋一層阻障層，再將擴散阻障層上所覆蓋之阻障層去除， 接著，以選擇性沉積法在溝渠與介層窗開口中塡入導體 層，最後再以擴散阻障層爲終點’以進行平坦化製程。 依照本發明實施例所述，上述之導體層爲銅金屬時， 其形成的方式係採用選擇性化學氣相沉積法，而擴散阻障 層之材質包括氮化矽，阻障層之材質包括鉬/氮化鉅。去除 擴散阻障層上所覆蓋之阻障層以及塡入導體層之後的平坦 化製程則均可以採用化學機械硏磨技術。 由於溝渠與介層窗開口的表面上係覆蓋以鉅/氮化鉅阻 障層，而鉅/氮化鉅可以作爲選擇性化學氣相沉積銅導體層 之化學反應的活化中心，因此，選擇性化學氣相沉積銅導 體層可以將整個溝渠與介層窗開口完全塡滿。而介電層表 面上所覆蓋之氮化矽擴散阻障層，則因爲不易產生化學反 應的活化中心，使銅導體層不易沉積於其之上。因此，所 沉積之銅導體層，在溝渠、介層窗開口以及氮化矽擴散阻 障層之間則可以產生良好的選擇性。. 由於氮化矽擴散阻障層上之鉅/氮化鉅阻障層，已於先 前的步驟中予以去除’因此將選擇性沉積之銅導體層沉積 於溝渠與介層窗開口之後，其後之平坦化製程僅需去除溝 渠上多餘的銅導體層’而不需再去除鉬/氮化鉬阻障層，因 此，本發明之方法可以避免習之方法，在平坦化的過程中， 爲了去除介電層上所覆蓋之鉅/氮化钽阻障層而過度硏磨 5 本ϋ尺度適用中國標準（CNS ) A4規格（ I-------Aw.------、玎------Φ— (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 4380twf.doc/002 β7 五、發明説明（¥ ) 所造成的碟狀與侵蝕問題。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： ‘ 第1A圖至第1C圖爲習知一種雙重金屬鑲嵌結構的製 造流程剖面圖；以及 第2A圖至第2F圖爲依照本發明實施例一種雙重金屬 鑲嵌結構的製造流程剖面圖。 圖式標記說明： 100、200 :基底 102 :導體層 106、206 :介電層 · 108、208 :溝渠 110、210 :介層窗開口 112、212 :阻障層 114 :銅金屬層 118 :碟狀效應 202、214 :導體層 204:頂蓋層 207:擴散阻障層 _ 實施例 本發明的實施例係以雙重金屬鑲嵌的製程作爲說明。 但是，在實際的應用上本發明亦可以適用於金屬導線、接 6 本紙張尺度適用中國國家標準（CNsT a4現格（210'乂297公釐） ----------Q------、玎------岣 1 (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 4380twf.doc/002 gy 五、發明説明（$ ) . 觸窗或介層窗之製程中，而並不限定於雙重金屬鑲嵌之製 程。 第2A圖至第2F圖爲依照本發明實施例一種雙重金屬 鑲欲結構之製造流程的剖面不意圖。首先，請參照第2A 圖，在已形成有導體層202與頂蓋層204的基底200上形 成一層介電層206與一層擴散阻障層207。 上述之導體層202之材質包栝金屬銅，其形成的方法 例如是化學氣相沈積法或電鍍法等，其·厚度例如爲3000埃 至5000埃。而頂蓋層204之材質係可以防止導體層202氧 化、，或防止導體層202其原子或離子成分擴散至介電層206 者，其厚度例如爲600埃至1000埃。當導體層202之材質 爲金屬銅時，頂蓋層204之較佳的材質例如是化學氣相沈 積法所形成之氮化矽或碳化矽。 上述之介電層206之材質包括增益型電漿化學氣相沉 積法(PECVD)所形成之氧化矽，或是具有低介電常數之旋 塗式筒分子（Spin on Polymer，SOP)，例如是由 Flare、SILK、 Parylene與PAE-II等所組成之有機材料其中之一種。 上述之擴散阻障層207係可以防止用以製作雙重金屬 鑲嵌結構之導體層其在沉積的過程中擴散至介電層206之 用。而且，其材質係可以使得用以製作雙重金屬鑲嵌結構 之導體層在沉積的過程中具有選擇性者。較佳的擴散阻障 層207之材質包括氮化矽，其形成的方法例如爲化學氣相 沉積法。 然後，請參照第2B圖，在擴散阻障層207、介電層206 7 本紙張尺度適用中國國家標準（CNS)A4¾格（2丨0><297公釐） (請先閲讀背面之注意事項再填寫本頁) 、·/. II 丨·· ·!1 a^n - I m n j n If - ---m^l 1^1 n I I —I I n - I HI HI— · A7 B7 4380twf.doc/002 五、發明説明（έ) 與頂蓋層204之中形成雙重金屬鑲嵌結構的溝渠208與介 層窗開口 210。典型的方法可以在擴散阻障層207上形成一 層具有開口圖案的光阻層（未繪示於圖·中），此開口即爲預 定形成之介層窗開口所在的位置，其對應於導體層202的 上方。接著，以光阻層爲蝕刻罩幕，頂蓋層204爲蝕刻終 點，進行蝕刻程序，以將開口的圖案轉移，形成穿透擴散 阻障層207與介電層206並且裸露出頂蓋層204的介層窗 開口 210。接著，將上述光阻層去除，之後，再於介電層 206上形成另一層光阻層（未繪示於圖中），用以定義溝渠所 需的圖案。然後，以此光阻層爲蝕刻罩幕，蝕刻去除部分 的擴散阻障層207與介電層206，以形成溝渠208，其後， 將光阻層剝除，並去除介層窗開口 210所裸露的頂蓋層 204 = 其後，請參照第2C圖，在基底200上形成一層共形的 阻障層212，以覆蓋溝渠208、介層窗開口 210以及擴散阻 障層207之表面。較佳的阻障層212例如是由化學氣相沈 積法所形成之鈦/氮化鈦、钽、氮化钽、钽/氮化钽或氮化鎢。 接著，請參照第2D圖，去除擴散阻障層2〇7表面上所 覆盖的阻障層212。較佳的方法例如是以擴散阻障層207 爲硏磨終點’以化學機械硏磨法硏磨至裸露出擴散阻障層 207之表面。 然後，請參照第2E圖，以選擇性沉積法，於溝渠2〇8 與力層窗開口 210之中形成導體層214。較佳的導體層214 之材質例如爲銅，其形成的方法例如爲選擇性化學氣相沉 8 (請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消費合作社印製 m dn In m n 1^1 m - ---- - I - -1 - - - — 1 n^—、一一aJ11— n ml ^ n i I --1 - _ _ nn _ I In —I : m - 1 · 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印黎 4380twf.doc/002 B7 五、發明説明（1 ) 積法。當導體層214爲銅時，較佳的阻障層212之材質例 如爲鉅/氮化鉬。 以導體層214爲銅、阻障層212爲鉅/氮化鉅、擴散阻 障層207爲氮化矽爲例，本發明之選擇性銅導體層214在 化學氣相沉積的過程中，由於鉅/氮化鉅可以作爲選擇性化 學氣相沉積銅導體層214之化學反應的活化中心 (Activation Center)，因此，選擇性化學氣相沉積銅導體層 可以將整個溝渠208與介層窗開口 210完全塡滿。而介電 層206表面上所覆蓋之氮化矽擴散阻障層207,則因爲不易 產生化學反應的活化中心，使得銅導體層214不易沉積於 其之上。因此，所沉積之銅導體層214，在溝渠208、介層 窗開口 210以及氮化矽擴散阻障層207之間則可以產生良 好的選擇性。 然後，請參照第2F圖，進行平坦化製程，以去除多餘 之導體層214。較佳的方法係以擴散阻障層207爲硏磨終 點，利用化學機械硏磨製程硏磨去除多餘之導體層214以 裸露出擴散阻障層207之表面。 在本發明中，選擇性沉積導體層214時，其對於阻障 層212與擴散阻障層207之間的選擇比並不一定要達到 100%。若有少部分之導體層212沉積於擴散阻障層207之 上，在後續的平坦化製程亦可以輕易地將其去除’而不致 發生習知碟狀與侵蝕問題。 . 本發明之方法在沉積導體層214之前，已先將擴散阻 障層207其上方所覆蓋的阻障層212予以去除’因此’當 I 訂 (請先閎讀背面之注意事項再填寫本頁) 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 4380twf.doc/002 五、發明説明（牙） 導體層214沉積之後的平坦化製程，僅需去除溝渠208上 多餘的導體層214，而並需要再去除難以硏磨的阻障層 212。因此，本發明之方法可以避免習知方法，在平坦化的 過程中’爲了去除介電層上所覆蓋之鉅/氮化鉬阻障層而過 度硏磨所造成的碟狀與侵蝕問題。 綜合以上所述’本發明係先將擴散阻障層上覆蓋的阻 障層去除之後’利用化學氣相沉積導體層時，化學反應對 擴散阻障層與溝渠與介層窗開口之阻障層其二者之間的選 擇性，使得導體層只沉積於溝渠與介層窗開口，而可以經 由化學機械硏磨製程輕易地去除溝渠上多餘的導體層，以 避免習知的碟狀與侵蝕問題。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。' (請先聞讀背面之注意事項再填寫本頁) ----------------------、βτ------ 經濟部中央標準局員工消費合作社印製
本紙張尺顏财_家碎見格.ΠΓο X 297公FT

Claims (1)

  1. 4380twf.doc/002 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1. 一種雙重金屬鑲嵌結構的製造方法，包括下列步驟： 於一基底上形成一介電層； 於該介電層上形成一擴散阻障層； 去除部分之該擴散阻障層與該介電層，以形成一溝渠 與一介層窗開口； _ 在該基底形成一阻障層，以覆蓋該溝渠、該介層窗開 口與該擴散阻障層之表面； 去除該擴散阻障層表面上所覆蓋之該阻障層； 於該溝渠與該介層窗開口中形成一導體層；以及 以該擴散阻障層爲終點，進行一平坦化製程。 2. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該導體層包括銅。 3. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，其中該導體層的形成方式包括選擇性化學氣相 沉積法。 4. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，其中該擴散阻障層之材質包括氮化矽。 5. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，其中該阻障層之材質包括鉅/氮化鉬。 6. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，其中去除該擴散阻障層表面上所覆蓋之該阻障 層的步驟係以化學機械硏磨法執行之。 7. 如申請專利範圍第2項所述之雙重金屬鑲嵌結構的 製造方法，其中該平坦化製程包括化學機械硏磨法。. (請先閱讀背面之注意事項再填寫本頁) 訂 f 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標隼局員工消費合作社印製 A8 B8 4380twf.doc/002_^ 六、申請專利範圍 8. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該導體層的形成方式包括選擇性化學氣相 沉積法。 9. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該擴散阻障層之材質包括氮化矽。 10. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該阻障層之材質包括鉅/氮化钽。 11. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中去除該擴散阻障層表面上所覆蓋之該阻障 層的步驟係以化學機械硏磨法執行之。’ 12. 如申請專利範圍第1項所述之雙重金屬鑲嵌結構的 製造方法，其中該平坦化製程包括化學機械硏磨法。 13. —種雙重金屬鑲嵌結構的製造方法，包括下列步 驟： 於一基底上形成一介電層； 於該介電層上形成一擴散阻障層； 去除部分之該擴散阻障層與該介電層，以形成一溝渠 與一介層窗開口； · 在該基底形成一阻障層，以覆蓋該溝渠、該介層窗開 口與該擴散阻障層之表面； 以化學硏磨法去除該擴散阻障層表面上所覆蓋之該阻 障層； 以選擇性沉積的方式，於該溝渠與該介層窗開口中形 成一銅層；以及 ---------CE 象— (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） A8 B8 4380twf.doc/002_S 六、申請專利範圍 以該擴散阻障層爲終點，利用化學機械硏磨法進行一 平坦化製程。 14. 如申請專利範圍第13項所述之雙重金屬鑲嵌結構 的製造方法，其中該導體層的形成方式包括選擇性化學氣 相沉積法。 . 15. 如申請專利範圍第13項所述之雙重金屬鑲嵌結構 的製造方法，其中該擴散阻障層之材質包括氮化矽。 16. 如申請專利範圍第13項所述之雙重金屬鑲嵌結構 的製造方法，其中該阻障層之材質包括鉬/氮化鉅。 ---------- (請先閱讀背面之注意事項再填寫本頁) 、1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW088103376A 1999-03-05 1999-03-05 The manufacture method of dual damascene structure TW400619B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW088103376A TW400619B (en) 1999-03-05 1999-03-05 The manufacture method of dual damascene structure
US09/280,892 US6313028B2 (en) 1999-03-05 1999-03-29 Method of fabricating dual damascene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088103376A TW400619B (en) 1999-03-05 1999-03-05 The manufacture method of dual damascene structure

Publications (1)

Publication Number Publication Date
TW400619B true TW400619B (en) 2000-08-01

Family

ID=21639875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103376A TW400619B (en) 1999-03-05 1999-03-05 The manufacture method of dual damascene structure

Country Status (2)

Country Link
US (1) US6313028B2 (zh)
TW (1) TW400619B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128861A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) * 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6406994B1 (en) * 1999-12-03 2002-06-18 Chartered Semiconductor Manufacturing Ltd. Triple-layered low dielectric constant dielectric dual damascene approach
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
JP4477750B2 (ja) * 2000-06-26 2010-06-09 東京エレクトロン株式会社 エッチング方法
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6656830B1 (en) * 2001-02-07 2003-12-02 Advanced Micro Devices, Inc. Dual damascene with silicon carbide middle etch stop layer/ARC
JP2002246463A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置の製造方法及び半導体装置
US6424038B1 (en) * 2001-03-19 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US6919266B2 (en) * 2001-07-24 2005-07-19 Micron Technology, Inc. Copper technology for ULSI metallization
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
CN100461366C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 在集成电路器件的大马士革铜工艺中电容器制造的方法及其结构
US7138717B2 (en) * 2004-12-01 2006-11-21 International Business Machines Corporation HDP-based ILD capping layer
US7217663B2 (en) * 2005-01-18 2007-05-15 Taiwan Semiconductor Manufacturing Company Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
KR100215846B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
TW377492B (en) * 1998-06-08 1999-12-21 United Microelectronics Corp Method of manufacturing dual damascene
TW408443B (en) * 1998-06-08 2000-10-11 United Microelectronics Corp The manufacture method of dual damascene
US6027994A (en) * 1998-06-22 2000-02-22 United Microelectronics Corp. Method to fabricate a dual metal-damascene structure in a substrate
US6150269A (en) * 1998-09-11 2000-11-21 Chartered Semiconductor Manufacturing Company, Ltd. Copper interconnect patterning
US6187670B1 (en) * 1998-12-02 2001-02-13 Advanced Micro Devices, Inc. Multi-stage method for forming optimized semiconductor seed layers
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
US6211085B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Company Method of preparing CU interconnect lines
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128861A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN111128861B (zh) * 2018-10-31 2023-08-25 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20010002333A1 (en) 2001-05-31
US6313028B2 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
TW400619B (en) The manufacture method of dual damascene structure
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
TW405223B (en) Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
US6197688B1 (en) Interconnect structure in a semiconductor device and method of formation
US7051934B2 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses
US5602423A (en) Damascene conductors with embedded pillars
US6245663B1 (en) IC interconnect structures and methods for making same
US5985762A (en) Method of forming a self-aligned copper diffusion barrier in vias
US6274497B1 (en) Copper damascene manufacturing process
WO2000039849A1 (en) Dual-damascene interconnect structures and methods of fabricating same
US20090267192A1 (en) Cmp methods avoiding edge erosion and related wafer
TW389993B (en) Method for producing thin film resistance of dual damascene interconnect
TW200539303A (en) Semiconductor device and method for forming conductive path
TW382787B (en) Method of fabricating dual damascene
US6156642A (en) Method of fabricating a dual damascene structure in an integrated circuit
TW569384B (en) Method of manufacturing semiconductor device
TW404007B (en) The manufacture method of interconnects
CN211350636U (zh) 半导体器件
TW396568B (en) Method for forming damascene interconnect by selectively electroplating copper
TW424301B (en) Manufacturing method for dual damascene
JP2001284355A (ja) 半導体装置およびその製造方法
TW519725B (en) Via first dual damascene process for copper metallization
TW406372B (en) Manufacture method of dual damascene

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees