TW395025B - Manufacturing method of the unlanded via plug - Google Patents

Description

3624twf.doc/〇〇6 A 7 ___B7 五、發明説明（/ ) 本發明是有關於一種多重金屬內連線的製造方式，且 特別是有關於一種未接著介層窗（Unlanded Vi a)插塞之 製造方式。 積體電路的積集度增加，使得晶片的表面無法提供足 夠的面積來製作所需的內連線（Interconnects)時，爲了 配合金屬氧化半導體（Metal Oxide Semiconductor ; M0S) 電晶體縮小後所增加的內連線需求，兩層或甚至多層以上 的金屬層設計，便逐漸地成爲許多大型積體電路（Very Large Scale Integration ; VLSI)，尤其是超大型積體電 路（Ultra Large Scale Integration ; ULSI)所必須採用 的方式。爲了不讓第一層導線與第二層導線直接接觸而發 生短路，在導線層之間常以介電層加以隔離，並在其中形 成介層窗插塞（Via Plug)，以連接上下兩層金屬層。 習知製造介層窗插塞以及多重金屬內連線的方法是在 導線上形成介電層，並在介電層中定義形成介層窗口，再 於此介層窗口中塡入導電材料以完成介層窗插塞之製 造。之後，再覆蓋一層導電層，並定義導線圖形，以完成 多重金屬內連線之製作。 然而，隨著半導體製程線寬的減小與積集度的增加， 相對在定義介電層以形成介層窗口時，極易發生對準失誤 (Misalignment)的現象，且蝕刻穿透介電層到達另一導電 區，如此一來，在後續形成介層窗插塞之後，會造成不正 常的導通，而引起元件的失效。 爲淸楚說明起見，請參照第1A圖至第1C圖，其所繪 (讀先閱讀背面之注意事項再靖寫本頁) .裝. 線- 本紙張尺度適州中國國家標準（CNS ) A4規格（210X297公釐） 3 624twf. doc/006 A7 B7 五、發明说明（1 ) (誚先聞讀背面之注意事項再填寫本頁) 示者係爲習知一種未接著介層窗插塞之製造流程剖面 圖。首先，提供一基底100(爲簡化起見，基底100內之元 件並未繪出），並在基底100上形成導線102以及其上之 反反射層（Anti-Refection Layer)104。其中，反反射層 104之材質包括氮化鈦或其他性質相似之材料。接著，在 基底100上形成一層低介電常數之介電層106，且覆蓋導 線102以及反反射層104。之後，在介電層106上形成一 層介電層108，並進行介電層108之平坦化步驟。 續之請參照第1B圖，以反反射層104爲蝕刻終止層， 蝕刻介電層106與108，以形成具有介層窗口 110之介電 層 106a 與 108a 。 請參照第1C圖，於介層窗口 110中塡入導電材料， 形成介層窗插塞114,以完成習知之未接著介層窗插塞之 製程。 線- 請參照第1D圖，當在定義介層窗口 110時，發生了 對準失誤，使得所形成之介層窗口 ll〇a只暴露出部分反 反射層104a的表面，並且穿透介電層l〇6a，裸露出介電 層106a下層之導電區（未繪示出），將使得後續在介層窗 口 110a中形成介窗插塞114a時，造成不正常導通，引發 元件失效。習知在線寬0.18微米以下製程中，爲防止因 定義介層窗口對準失誤，造成蝕刻穿透至下層導電區的蝕 刻終止方法有兩種，一是以偵測反反射層l〇4a的材質微 粒，另一種則是以計算所需触刻時間來決定餓刻終止的時 機。但是，上述第一種方法的缺點在於，介層窗口 Π0面 4 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A7 B7 3624twf.doc/006 五、發明説〜- ，反反麵购厚難，_過程中反反射層材 射^生的微粒量極少，且裸露於介層窗口 u〇a的反反 廇104在極短的時間內就被蝕刻完畢，因之偵 =弱，甚至在未測得訊號之前，介電層咖、即被蝕 牙透’使得後_形成之介__ _，直達基底 的另-導電區，造成不正常導通，使引發元件失效。 法之缺點在於，每次形成之介軸厚度皆不 且計_刻_所需鐘包括介電層厚度以及介電層 ^、反反射層材料、導線材料的_速率等並非—定不 鸯，因此也不是一種控制蝕刻終止的好方法。 有鑑於此本發獅目的，就是在提供_軸接著介層 =塞之製造方法，以臟在難G.18微米以下製程時， =於定義介層窗口對準失誤，蝕刻穿透介電餍至下層導電

=，造成後續製造完成之介層窗插塞，產生不正常導通， 引起元件失效等問題。 L 爲達成本發明之上述目的，提供—種未接著介層麵 之製造方法，此方法簡述如下：首先，在已形成導線之 底上形成一層介電層並露出部分導線；之後，於基底上 再S蓋一層鈾刻終止層，並將其平坦化直至露出導線表 =。接著，在基底上形成另一層介電層，並蝕刻穿透此介 電層，以形成露導線表面之介層窗口。繼之，在介電層窗 口中塡入導電材料，以形成介層窗插塞，完成介層窗插塞 之製造。而蝕刻終止層係爲本發明之主要特徵之一，主要 作用在於定義介層窗口的微影製程中，一旦發生對準失誤 本紙張尺度適州中國國家標準（CNS ) A4規格（21〇X297公 ----------、：—裝------訂-----：線 :. .、、 - 一 (諳先間讀背面之注意事項再填寫本頁) 赶所部中头"·卑X,JU-T消於合竹妇 3 624twf.doc/0〇6 A7 B7 五、發明説明（4) 時，透過蝕刻終止層的蝕刻速率與介電層之飩刻速率不 同’以及其會與電漿蝕刻氣體進行聚合作用 (P〇iymerizatlon)，產生聚合物（P(Hymer)之特性，以阻 撞餓刻電獎繼續向下層進行，防止蝕刻穿透介電層，造成 所形成之介層窗插塞直達下層之導電區，形成不正常導 通，以及其所造成之元件失效等問題。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1A圖至第1C圖係顯示習知一種未接著介層窗插塞 之製造流程的剖面圖； 第1D圖係顯示習知一種因對準失誤所形成之未接著 介層插塞的剖面圖； 桌2A圖至第2G圖係顯75根據本發明較佳實施例之未 接著介層窗插塞之製造流程的剖面圖；以及 第2H圖係顯示根據本發明較佳實施例之因對準失誤 所形成之未接著介層窗口之的剖面圖。 其中，各圖標號與構件名稱之關係如下： 100，200 :半導體基底 102，112，202，212 :導電層 102，202 :導線 104 :反反射層 106 ’ 106a，108 ’ 108a，206 ’ 206a，220，220a，222， 6 本紙張尺度適扪中國國家標準（CNS)A4規格（2丨0X297公釐） (請先閱讀背面之注意事項再填寫本頁) $ -° 3624twf.doc/006 A7 B7 五、發明説明（广） 222a :介電層 lio，110a，210，210a :介層窗口 1ί4，114a，214 :介層窗插塞 202a :導線上緣 2 0 2 b :導線下緣 216 :介電層表面 實施例 第2A圖至第2G圖所示，爲根據本發明一較佳實施例 種未接著介層窗插塞之製造流程的剖面示意圖。 請參照第2Α圖，首先，提供一基底200(爲簡化起見， 基底200內之元件並未繪出），此基底200上已完成導線 2Q2之製造。其中，導線202之材質包括銅、鋁或其他性 質相近之材質。接著，在基底200上形成一層低介電常數 之介電層206，此介電層206之材質包括氧化矽，其形成 方式’例如是以高密度電漿化學氣相沉積法（High Density (誚先閱讀背面之注意事項再填寫本頁) -3 丁 分、 部 中 A a 準 消 令 ii 卬

Plasma Chemistry Vapor Depos i t i on，HDPCVD)沉積形成。 之後，請參照第2B圖所示，除去部分介電層206 ,使 形成介電層206a之表面216介於導線202上緣202a與下 緣202b之間。此除去部分介電層206之方式，例如是回 貪虫刻法或是以化學機械硏磨法（Ch em i c a 1 - Me c h an i c a 1 Polishing，CMP)配合回触刻法達成。 接著請參照第2C圖，在基底200上形成一層蝕刻終 止層220，此蝕刻終止層220之材質包括氧化矽，形成方 式包括化學氣相沉積法（CVD)，較佳方式例如是以矽酸四 ί 迪用中囤固家標準（CNS ) A4規格（210X297公釐） 3624twf.doc/006 A7 B7 五、.發明説明（έ ) 乙酯（Tetraethylorthosilicate，TEOS)爲氣體源，利用 低壓化學氣相沉積法（Low Pressure CVD，LPCVD)所形成 之TEOS氧化矽層。 請參照第2D圖，緊接著進行蝕刻終止層220之平坦 化步驟，直至露出導線202之表面，以形成蝕刻終止層 220a。其中，蝕刻終止層220之平坦化方式，例如以化學 機械硏磨法（CMP)。續之，在蝕刻終止層220a以及導線202 上形成一層介電層222並將其平坦化。此介電層222與餓 刻終止層220a具有蝕刻速率不同之關係，且介電層222 之材質包括氧化矽，而其形成方式，例如是以電漿加強型 化學氣相沉積法（Plasma Enhanced CVD，PECVD)沉積形 成，而介電層222平坦化方式例如以化學機械硏磨法 (CMP)。 然後，請參照第2E圖，定義介電層222，直到露出導 線202之表面，形成具有介層窗口 210之介電層222a。此 形成介層窗口 210的方式，包括乾式蝕刻法，當蝕刻終止 層220a之材質爲TEOS氧化矽時，較佳的係以 CU⑶/Ar/〇2爲電漿蝕刻氣體進行鈾刻，且其較佳的氣體 比例約爲C4FS/C0/Ar=3〜4/50〜100/400〜500左右。 繼之，請參照第2H圖，當定義第2D圖之介電層222 以形成介層窗口 210的過程中發生對準誤差時，所使用之 蝕刻氣體穿過介電層222a裸露出鈾刻終止層220a時，由 於蝕刻終止層220a蝕刻速率與介電層222a不同，且由於 與蝕刻氣體接觸之蝕刻終止層220a的表面會形成大量聚 8 本&張又度適州中國國家標準（CNS ) A4規格（210X297公釐）一 ~~ ---】---—--Λ--裝------^訂-----"' 1 線 '·*- (請先閱讀背面之注意事項再填寫本頁) 3624twf.doc/006 A7 B7 五、發明説明（々） 合物（未繪出），以抵抗蝕刻氣體之侵蝕，因此整個蝕刻_ 程並不會繼續向下層鈾刻而終止於蝕刻終止層220a。如& 一來，將不會有習知方法中定義介層窗口對準失誤，向τ 蝕刻穿透介電層，導致後續介層窗插塞接觸下層導電遥， 形成不正常導通，所引發的元件失效等問題。 請參照第2F圖，於介電層222a上形成一層導鼇層 212，此導電層之材質包括銅、鋁等性質相近之材質，# 塡滿介層窗口 210，以形成介層窗插塞214。 之後請參照第2G圖，移除部分導電層212，直到露出 介電層222a之表面，於是便完成了未接著介層窗插塞之 製程。其中，移除部分導電層212的方法，例如使用回飽 刻的方式或以化學機械硏磨法（CMP)。 本發明的較佳實施例中，在形成介電層222之前，先 去除部分介電層206，直到其表面216介於導線上下緣之 間。接著，形成蝕刻終止層220，並將其平坦化，直至露 出導線202之表面，而使之轉成爲蝕刻終止層220a。在後 續蝕刻介層窗口 210製程時，由於蝕刻終止層220a的蝕 刻速率與介電層222a的蝕刻速率不一樣’且蝕刻終止層 220a與電漿蝕刻氣體之接觸面所產生之聚合物層對於電 漿蝕刻具有強的抗蝕刻性，因此不會繼續向下層介電層蝕 刻’甚至蝕刻穿透。因此可避免因對準失誤’造成後續製 造之介層窗插塞214與介電層206a其下層另一導電區， 形成不正常導電，所引發的元件失效等問題。 綜上所述，本發明的特徵在於： 9 ----------「裳------，訂-------線 ~ , .. -V (靖先聞讀背面之注意事if再功蹲本頁，> 本紙张尺庶適用中國國家標準（CNS ) Α4規格（210X2S»7公釐） 3624twf.doc/006 A7 B7 五、發明説明（公） 1.在兩介電層之間形成一層蝕刻終止層’此蝕刻終 止層可於對準失誤時，與電漿蝕刻氣體作用形成聚合物， 因聚合物之抗蝕刻性強，可避免繼續向下層蝕刻，所造成 之蝕刻穿透等問題。 7· 2.本發明可以容易的決定蝕刻終止時機，以解決習 知方法中以反反射層材質爲蝕刻終點，卻由於反反射層材 質微量、訊號微弱，造成介層窗口蝕刻穿透之缺點。 3. 本發明可以容易的控制蝕刻終點，解決習知以計 算蝕刻介電層所需時間來決定蝕刻終止時機，卻因爲每次 介電層材質、厚度均不同，以至於計算不方便之缺點。 4. 本發明的製程與現有的製程相容，極適合廠商的 生產安排。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適川中國國家標準（CNS ) A4規格（210X297公釐） ---r--,——r-r丨裝--------^訂^-----r線 ..----·. 一- (諳先閱讀背面之注意事項再球寫本頁) i

Claims (1)

1. 3624twf.doc/006 A8 B8 C8 D8 六、申請專利範圍 1. 一種未接著介層窗插塞之製造方法，適用於一基 底，該基底上已形成一導線，包括： 於該基底以及該導線上，形成一第一介電層； 去除部分該第一介電層，使該第一介電層之表面介於 該導線之上緣與下緣之間； 於該基底上，形成一蝕刻終止層； 將該蝕刻終止層平坦化直至暴露出該導線之表面； 於該基底上，形成一第二介電層； 定義該第二介電層，直到暴露出部分該導線之表面， 形成一介層窗口；以及 於該介層窗口中塡滿一導電層，以形成一介層窗插 塞。 2. 如申請專利範圍第1項所述之未接著介層窗插塞 之製造方法，其中該鈾刻終止層之鈾刻速率與該第二介電 層之蝕刻速率不同。 3. 如申請專利範圍第2項所述之未接著介層窗插塞 之製造方法，其中該蝕刻終止層之材質包括氧化矽。 4. 如申請專利範圍第3項所述之未接著介層窗插塞 之製造方法，其中形成該鈾刻終止層之方法包括以TEOS 爲氣體源之低壓化學氣相沉積法。 5. 如申請專利範圍第2項所述之未接著介層窗插塞 之製造方法，其中形成該第二介電層之方法包括電漿加強 型化學氣相沉積法，且其材質包括氧化矽。 6. 如申請專利範圍第2項所述之未接著介層窗插塞 m —1 urn 1^1 nn 1^11 nn n —^ϋ —L· n ml I i ml* —^n I 一 y ml I ^^^1 1 1 *3^4 燊 、ve^ 一 :、 , (請先閲讀背面之注寒項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺疳诎用中固國家梯準（匸灿）八4規格（210父297公釐） 經濟部中央標準局員工消費合作社印製 3624twf.d〇c/〇〇6 B8 C8 ------------ D8 y " — ____________ 六、申請專利範圍 之^製姐方法’其中形成該介層窗口包括使用C4F8/CO/Ar/〇2 爲触刻氣體源之電漿蝕刻法。 7.如申請專利範圍第6項所述之未接著介層窗插塞 之製造方法’其中C4F8/CO/Ar鈾刻氣體源之比例約爲 C4F8/CO/Ar=3〜4/50〜100/400~500 。 8·如申請專利範圍第1項所述之未接著介層窗插塞 造方法’其中該蝕刻終止層之平坦化方法包括化學機 械硏磨法。 9·如申請專利範圍第1項所述之未接著介層窗插塞 之·製造方法’其中該第一介電層之材質包括氧化矽。 .10.如申請專利範圍第9項所述之未接著介層窗插塞 之製造方法’其中形成該第一介電層之製造方法包括高密 度電漿化學氣相沉積法。 11·如申請專利範圍第1項所述之未接著介層窗插塞 之製造方法，其中去除部分該第一介電層之方法包括回飩 刻法。 12. 如申請專利範圍第1項所述之未接著介層窗插塞 之製造方法，其中去除部分該第一介電層之方法包括化學 機械硏磨法配合回蝕刻法。 13. —種未接著介層窗插塞之製造方法，適用於一基 底’該基底上已形成一導線，包括： 於該基底以及該導線上，形成〜第〜介電層； 去除部分該第一介電層，使該第一介電層之表面介於 該導線之上緣與下緣之間； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） I I HJ .d n^) I I !訂— I I I、Λ 線 l i .··’ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 3624twf.doc/006 C8 D8 六、申請專利範圍 於該基底上，形成一TEOS鈾刻終止層； 將該TEOS鈾刻終止層平坦化直至暴露出該導線之表 面； 於該基底上，形成一第二介電層； 定義該第二介電層，以C4F8/CO/Ar/〇2爲蝕刻氣體源利 用電漿蝕刻法，蝕刻該第二介電層，直到暴露出部分該導 線之表面，形成一介層窗口；以及 於該介層窗口中塡滿一導電層，以形成一介層窗插 塞。 14. 如申請專利範圍第13項所述之未接著介層窗插 塞之製造方法，其中該TEOS蝕刻終止層之蝕刻速率與該 第二介電層之蝕刻速率不同。 15. 如申請專利範圍第14項所述之未接著介層窗插 塞之製造方法，其中形成該TEOS鈾刻終止層之方式包括 低壓化學氣相沉積法。 16. 如申請專利範圍第14項所述之未接著介層窗插 塞之製造方法，其中該形成第二介電層之方法包括電漿加 強型化學氣相沉積法，其材質包括氧化矽。 17. 如申請專利範圍第14項所述之未接著介層窗插 塞之製造方法，其中該電漿蝕刻氣體源之比例約爲 C4F8/CO/Ar=3〜4/50〜100/400〜500 。 18. 如申請專利範圍第13項所述之未接著介層窗插 塞之製造方法，其中該TEOS蝕刻終止層之平坦化方法包 括化學機械硏磨法。 (請先閱讀背面之注意事項再填寫本頁) -裝· 線1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 3624twf.doc/006 B8 C8 D8 六、申請專利範圍 19. 如申請專利範圍第13項所述之未接著介層窗插 塞之製造方法，其中該第一介電層之材質包括氧化矽。 20. 如申請專利範圍第19項所述之未接著介層窗插 塞之製造方法，其中形成該第一介電層之方法包括高密度 電漿化學氣相沉積法。 、—,. ' --II—r —(/ I--裝------1 ^-------線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）