TW393758B - Method of fabricating semiconductor chips with silicide and implanted junctions - Google Patents

Description

A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明 ( / ) 1 I 背 景 1 1 1 . 技 術 領 域 I 本 掲 示 傺 有 關 於 半 導 醱 晶 Η 並 旦 更 特 別 地 是 有 關 於 請 1 1 在 同 一 半 導 髏 晶 片 上 産 生 矽 化 物 接 面 及 植 入 接 面 的 方 法0 先 閎 1 1 讀 1 2 . 相 關 技 術 之 說 明 背 面 '丨 嵌 埋 式 記 憶 am m 晶 Η 對 於 高 技 術 性 元 件 而 > 已 經 變 得 意 1 越 來 越 重 要 〇 諸 如 嵌 埋 式 動 態 随 機 存 取 記 億 體 (DRAM )等 事 項 1 I 再 嵌 埋 式 記 億 體 晶 片 9 其 意 指 半 導 體 晶 片 内 所 包 含 之 通 輯 填 寫 本 裝 電 路 具 有 記 億 體 陣 列 嵌 埋 於 其 中 〇 該 嵌 埋 DARM 晶 片 可 改 頁 1 1 善 晶 Η 之 資 料 傳 輸 速 率 並 增 加 頻 寬 0 嵌 埋 式 DRAM 晶 片 在 1 1 多 媒 體 及 通 訊 方 面 有 許 多 的 應 用 0 1 I 雖 然 嵌 埋 式 D R A Μ 晶 Η % 所 想 要 的 » 但 其 卻 相 對 地 較 難 1 訂 製 造 0 邏 輯 電 路 通 常 需 要 矽 化 物 接 面 (s i 1 1 C id e j u nc t- 1 1 〇 r〇 ;而記憶體陣列刖使用植入接面（ i· p 1 a n t e d j u c t 卜 1 1 ο η )。 這二種形式的接面像使用二種不同的方法來製造， 1 | 其 中 此 二 方 法 不 易 合 併 於 _^- 単 一 處 理 程 序 中 ο 例 如 ： 形 1 Λ 成 矽 化 物 接 面 所 需 的 較 高 反 應 溫 度 可 能 會 對 於 植 入 接 面 、，小 1 的 兀 整 性 産 生 問 題 〇 此 外 > 矽 化 物 方 法 及 植 入 方 法 必 須 1 I 在 沒 有 不 當 將 方 法 程 序 複 雜 化 或 不 當 增 加 整 侮 方 法 中 所 j 箱 之 熱 循 環 次 數 的 情 況 下 被 整 合 〇 離 子 植 入 接 面 偽 以 摻 ^ .1 1 植 雑 質 (d op a η t) 離 子 撞 擊 矽 表 面 而 形 成 的 〇 離 子 植 入 接 I 面 並 無 和 矽 化 物 接 面 一 般 的 低 Η 電 阻 偽 數 (S h e e t r e s i - 1 1 s t an c e )。 然而， 離子植入接面具有可控制之下表面縱 1 | 深 摻 植 雜 質 濃 度 〇 - 3- 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（> ) 矽化物接面傷被形成以減少整锢半導體接面的片電阻 偽數。一耐高溫金靨層偽被沈積在半導體晶片的表面上 之含矽薄層上方。例如鈦或鈷等耐高溫金屬係與含矽的 底層反應而産生矽化物。在矽表面的矽化物形成偽由金 屬-矽界面而決定乂對於矽化物反應而言，一高純度金屬 的沈積及一清潔的表面係必須的。任何的殘留物或污染 物皆會導致不均勻的矽化物層。 因此，其存在對於在一單一處理程序中將矽化物接面 及植入接面形成於相同的半導體晶片上之半導體裝置的 需求。 概要 一製造一半導體裝置的方法包括有這些步驟：提供具 有一記憶體區域及一邏輯區域之半導體晶其中各區 域均有閘極結構（gate sturctures)形成於其内，並在 隨後於邏輯區域内形成矽化物接面且在記億體區域内形 成植入接面。 待別地是，一製造一半導體裝置的方法包括有這些步 驟：提供具有一記億體區域及一邏輯區域之半導體晶Η ;蝕刻第一層介電層以將第一層介電層從邏輯區域移除， 並刻劃（patterned)在記億體區域内的第一層介電層；蝕 刻同時位於記億體區域與邏輯區域中之排列於第一層介 電層下方之第二層介電層，以形成閘極結構並暴露出位於 第二層介電層下方之含矽的閘極氧化層；沈積一間隙壁 (s p a c e r )層於記憶體區域及邏輯區域之上；將間隙壁層從 --^------------4 装-- (請先閱讀背面之注意事項再填寫本頁)

、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公# ) 經滴部中央標準局負-x消費合作社印製 A7 B7五、發明説明（4 ) 邏輯區域移除；沈積一耐高溫金颶層於記憶體區域及邏 輯區域之上，該耐高溫金腸與閘槿氧化層暴露的區域相 接觸；將耐高溫金屬層退火，使其與閘極氧化層之暴露 的區域形成一金颶矽化物；以及移除耐高溫金羼層舆間 隙壁層。 本發明之實施例包含有以氮化矽為材料的第一層介電 層及以多晶矽為材料的第二層介電層。該耐高溫金羼層 可以是鈦或鈷旦該金靨矽化物僳為一以所使用之金屬為 基底的化合物。一過渡匾域（transition region)可被 引入以隔離邏輯區域與記億體區域，而邏輯區域與記憶體 區域之間所保留之過渡區域之間距僳以0 . 3 至0 . 5 # b 的距離將邏輯區域與記憶體區域保持隔離。此外，間隙 壁靨的一部份仍會配置在閘極結構的侧兩，以作為在植 入間程中對閘極結構的保護。 圖示之簡略說明 各種實施例將被詳細地説明於下列之較佳實施例之説 明，並參考下列的画示，其中： 第1圖傺圖示一半導體晶片的剖面圖，其具有一形成 _於第一層介電層、上的光胆罩幕（resist Bask); 第2圖僳圖示一半導體晶片的剖面圖，其儡已經蝕刻 策一層介電層，並已將光阻罩幕顯影於邏輯區域之上； 第3 _係圖示一半導體晶片的剖面圖，其偽已經蝕刻 第二層介電層並已將光阻罩顯影於邏輯區域及記億髏P 域之上； -5 - ! I- .--Γ-----{"裝------訂------f 冰 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 經滴部中央標準局員J-消費合作社印製 A7 B7五、發明説明（4* ) 、第4圖僳國示一半導體晶片的剖面圖，其係已經蝕刻 » . 第一層介電層，並已將，光阻罩幕顙影於邏輯區域之上； I ' 第5圖傺圓示經沈積一層耐高溫金鳳層後的半導體晶 ¥的剖面圖，其中該耐高溫金靨層僳在間隙壁層從邏輯 區域移除後才沈積之； 第6圖僳圖示一金鼷矽化物形成後的一半導體晶Η剖 .面圖； 以及 第7圖傜麵示一半導體晶Η的剖面圖，其已可用於進 一步的加工，並且同時具有矽化物接面及植入接面於一 單一半導體晶片上β 較佳實施例之細節說明 本發明偽有關於一積體電路（1C)及其形成。待別地是 ，本發明偽有關於同時包括有矽化物接面及離子植入接 面的積體電路β例如，該積體電路包含有一合併式記憶 體-邏輯電路，諸如一嵌埋式動態随機記億體-邏輯、一 隨機存取記憶體、一動態隨機存取記憶體（DRAM)、一同 步動態隨機存取記億體(SDRAM),或一靜態隨機存取記億 體（SRAM)»該積體電路也可以是一諸如可程式化邏輯陣 列（PLA)等邏輯裝置，或一應用規格積體電路（ASIC),或 任何電路裝置。 具代表性地是，極多積體電路被製造於半導體基板上 例如平行的矽晶圓上。經過加工後，晶圓被切割以將1C 分成複數锢偏別的晶片。該晶片隨後被封裝成最終的使 -6- (請先閱讀背面之注意事項再填寫本頁)

A

、1T 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨Ο X 2Μ公釐） 經滴部中央標隼局員工消費合作社印製 A7 B7五、發明説明（，） 用産品，以使用於例如：諸如電腦条統、蜂巢式電話、 個人數位化助理（PDAs)及其他電子製品等消費者産品。 ) 根據本發明之一實施例，該積電路包括有一嵌埋式動 態隨機存取記億體-邏輯裝置。矽化物接面傜使用於邏 輯電路元件，而植入接面偽使用於記億髏陣列元件中。 本發明偽提供有關在一單一方法程序中之矽化物接面及 植入接面的形成，其可用於一單一晶片上同時形成二種 形式的接面。 現在，待別詳細地參考圖示，其中，在所有的圖示中 ，相同的參考數字意指相似或相同元件。而首先參考第 1圖，一半導體晶片10僳被形成自矽基板1.2。例如，該 基板由一矽晶圈所組成。其他的半導體基板，諸如砷化 鎵、鍺、絶緣體上的矽（SOI),或其他半導體材料亦可被 使用^例如，該基板可以預定導電度的摻植雜質來做撤 鼍或高濃度摻雜，以達到所意欲之電性。該基板將包含 形成於相關部扮之裝置持擞（device featured未表示 於画中），例如使用於記憶體單元之溝渠電容（trench capacity)〇 如所示，一閘搔氣化層14傜被形成於矽基板12上。多 晶矽層16僳被形成閘極氧化層14之上，而一例如氣化矽 之介電材料層18，偽被形成於多晶矽層16之上。具有預 定圖案的光阻罩幕20像被置於記億體陣列區域22中之所 欲放置的位置，以保護被罩幕的區域在爾後的加工步驟 中不被蝕刻。一過渡區域24偽為所需，以將記憶體陣列 I ^ ^衣 訂. . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標嘩（CNS ) Λ4規格（210X297公釐} 經濟部中决標準局員Η消費合作社印製 A7 B7五、發明説明（b ) 區域22與邏輯區域26隔離。因為氮化矽層18在邏輯區域 26中並不需要，所以不需施加光阻劑。因為過渡區域24 I 傷被用以在記億體陣列22與邏輯區域26之間做隔離，故 其氮化矽層18傺希望被保留以用於在爾後步驟之加工。 因此，光阻罩幕2 0僳被使用於過渡匾域24。過渡區域24 以一例如0.3# m至0.5# m的間距隔離邏輯區域26與記憶 體陣列2 2。 光阻罩幕20僳被刻書K (Patterned)於記億體陣列22中， 以形成電晶體閘極。使用熟習本技藝之人士所熟知的任 何適當技術，例如乾式蝕刻，將氮化矽層18從無光阻罩 幕20之表面的區域移除。使用於乾式蝕刻製程中的確切 條件傷決定於若干値因素。在一實施例中，乾式蝕刻步 驟包含有將半導體晶片10的表面暴露於CF+、CHF3、Ar 等氣體中。此製程將無光粗罩幕2 0的區域内的多晶矽層 16暴露出。氮化矽層18亦藉由此蝕刻製程從邏輯區域26 移除。光阻罩幕20在蝕刻後移除。 參考第2圖，過渡區域24現包含有一將記憶體陣列22 與邏輯區域26隔離的氮化矽帽罩（cap)3Q。多晶矽層16所 暴露的區域將被蝕刻《—光阻罩幕28傜被使用於邏輯區 域26以保護多晶矽層16。氮化矽層18偽作為一軍幕以保 _在記億體陣列22中的多晶矽層16。熟習本技藝之人士 所熟知的任何適當技術皆可被用以移除在記億體陣列2 2 中無氮化矽層18掩蓋的的多晶矽層16。在一實施例中， 一乾式蝕刻將被使用。和前面的蝕刻步驟一樣，蝕刻中 -8- —^---Μ-----Γ 取------訂------{ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（rNS ) Λ4規格（210Χ297公釐） 經濟部中决椁準局貝-χ消費合作社印製 A7 B7五、發明説明（7 ) 所使用確切的參數偽決定於若干锢因素，例如：薄層16 的厚度及罩幕材料的性質。然而，乾式蝕刻製程傜典型 1 地使用氨化氫氣體。光阻罩幕28在蝕刻後移除。在多晶 矽層蝕刻後，離子植入被執行以在基板12内産生摻雜區 域而在記億體陣列22中形成植入接而。該植入僳為自對 準（se]i aligned)，因為氮化物轄罩層18及光阻28像作 為一植入罩幕^摻植雜質包含有諸如砷、硼或磷等物質。 參者第3圖，一光阻罩幕3 2傺以一所欲的圖案而使用 於邏輯區域2 6上。記億體陣列2 2係被光阻罩幕3 4保護， 以防止在邏輯區域26内做薄層16之無罩幕區的移除過程 中，其多晶矽層16被進一步蝕刻。再者，熟習本技藉之 人士所熟知之任何適當的技術將可用以移除多晶矽層16 未罩幕的部份，其中乾式蝕刻傜可被使用。典型的蝕刻 技術包含有使用氣化氫氣體。多晶矽層16係被移除，以 暴露出邏輯區域26中的閘極氣化層14。光阻罩幕32與光 阳罩幕34於蝕刻後移除。 褰考第4圏，一間隙壁層3 6俗被沈積於半導體晶H10 之上記億體陣列22、過渡區域24與邏輯區域26偽被間 隙壁層36覆蓋間隙壁層36可以任何介電材料製成，例 如：氮化矽。間隙壁層3β傜以使用化學氧相沈積（CVD)或低 壓化學氣相沈積UPCVD)來施加之。一光阻罩幕38係被顯 影於記憶體陣列2 2之上，以為將間隙壁層3 6從邏輯區域 26移除做準備。 參考第5圖，使用任何適當的技術皆可將間隙壁層36 -9- (請先閱讀背面之注意事項再填寫本頁) 装. 訂 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（2丨OXW7公釐） 經濟部中央標準局員工消費合作社印製 A7 ___B7_ ___ 五、發明説明（# ) 從邏輯區域2 6以蝕刻方式移除，例如：前面所用過之以 一光咀來罩幕陣列區之用於氮化矽蝕刻的方法。一在蝕 刻過程中的副産物被留下而形成在介電層俩面的間隙壁 42β邏輯區域26内具有形成於多晶矽層16之剩餘區域之 側面的間隙壁，且鄰接於埵輯區域2 6之過渡區域2 4，具 有形成於多晶矽層I6與氮化矽層18二者之邊緣的間隙壁 4 2。一耐高溫金屬層4 〇像被沈積於半導髏晶片1 0的整摘 表面。該耐高溫金腸層40可以諸如鈦或鈷等製成。其他 的耐高溫金屬亦是可用的》 耐高溫金鼷層40的沈積僳在熟習此項技藉的人士的理 解範圍内。例如，因此耐高溫金颺層4 Q係可被以濺鍍（ sputtering)或晶晶成長（epitaxially grown)的方式 沈積於半導體晶Η 1〇的表面。因為邏輯區域26内之間隙 壁層3 6被以蝕刻方式移除，所以在區域4 4内的閘極氧化 層14被暴露《當耐高溫金颶層4(3被沈積時，其偽與閘極 氧化層14接觸。閘極氣化層14僳由含矽的化合物所紐成 ，例如：會與耐高溫金屬層40産生反應的二氧化矽。 半導體晶片10僳接受快速如加熱退火（rapid thermal annealing,RTA)的處理。該製程由加熱半導體晶片到 750至9Q0°C的溫度所組成。諸如氦或氬氣等鈍氣則被導 入以協肋避免産生在半導體晶片10之表面上的表面反應 。RTA引起耐高溫金屢層40與閘極氣化層14反應，而産 生矽化物接面於區域44内。例如：矽化物接面44具有矽 化鈦於其中。經過RTA後，耐高溫金鼷層僳使用己知技 -ίο- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衮_

、1T 經濟部中夾標準局員工消費合作社印製 A7 B7五、發明説明（9 ) 術予以移除。其中該耐高溫金鼷層40偽為銘或鈦，一使 用硝酸的濕式蝕刻製程可被用以溶解或移除該耐高溫金 鼷層40、 參考第6圖，間隙壁層36傜被從記億體陣列22中移除。 在蝕刻間隙壁層36之前，一光阻罩幕46俗被顯影於邏輯區域 26中，以保護該匾域在蝕刻過程中不被蝕刻。一類似於 第5圖之說明中所使用之乾式蝕刻製程，可被用以將間 隙壁層3R從記億體陣列22中移除。所要求的接而4 4係被 表示於閘極氧化層14中。 現參考第7圖，於第β圖中所述的間壁隙層36雖被以 蝕刻移除，但仍留下間隙壁48排列於氮化矽層18與多晶 矽層16的槲而。閘極結構50包含有留在半導體晶Η 1〇上 方之凸起的介電層部份》間隙壁48用以協助在爾後的植 入製程中保護這些閘極結構。 在此所述的製程像提供同時具有一記億體陣列22與邏 輯區域26的半導體晶M 1Q,其包含有同時將矽化物接面 與植入接而製造於相同的半導體晶Η 1 0中e 晶Η能夠執行進一步加工亦是所意欲的。該進一步的 加工包含諸如以離子植入來將鄰近閛搔結構5 0的區域做 摻雜以形成擴散匾域（diffusion area)。離子植入方法 偽被執行以增加閘極結構50間的接面區域中之雜質量。 離子棺入包含有P塱植λ與n S植入二種^被施以p型 棺入的區域僳在η型棺入的過程中被罩幕；而被施以η型 檀入的區域則在Ρ型植入的過程中被罩幕。位障（b a r r - -1 1 - (請先閱讀背面之注意事項再填寫本頁) 裝

'1T 本紙張尺度適用中國國家標準（rNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（^ ) ier>沈積傜被形成於擴散區域内以作為與接觸金颶（contact, metal)間的擴 散位障 （diffusion barrier), 該接 ) 觸金鼷傷於隨後被沈積。位障沈積亦提供一由擴散區域 牵接觸（con tacts)的傳導路徑。隨後，一保護層（未圖 示）會被沈積於半導體晶片10的整個表而。該保護層以 硼碟砂玻璃（borophosphosilicate glass, BPSG)製作 為佳。接觸窗（contact. opening)(未圖示）會於隨後形 成於該保護層中。 說明完關於在一單一製程程序（其意為說明，但非限 制）中之同畤具有植入接面輿矽化物接面的之一半導體 晶Η的實施例，惟應注意的是，熟習此項技蕤的人士 將可在上逑教義的掲示中為任何修改與變化。因此，可 以明瞭的是任何在掲示於本發明之特殊實施例中所做的 改變，皆座落於本發明之範醻與精神内，如所附之申請 專利範圍所說明。因此，詳細説明完本發明及專利法之 特別要求後，申請專利範圍及所欲由專利證書保護的部 份僳表列於所附的申請專利範圍中。 — 1-—^-----f 裝------訂------f (锖先閱讀背面之注意事項再填寫本頁) -12- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 五、發明説明（ Η 層層 晶化料 體板氣的材 明導基極晶電 説半矽閘多介 號：：：：： 符 ο 2 4 6 CC 1Α tl 1i 考 參 區 層 列 罩屬商 陣域域帽層金 接 構 體區區矽壁溫荦物壁結 憶渡輯化隙高隙化隙楔 記過邏氮間耐間矽間閘 A7 B7 幕 罩 阻 光 . * »' —^----^-----C,裝— (請先閲讀背面之注意事項再填寫本頁) 訂 經满部中央標準局貝工消f合作社印f 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公釐）

Claims (1)

1. ·> —rot-··'本告 公 ABCD 經濟部中央標準局貝工消費合作社印裝 六、申請專利範圍 1. 一製造半導體裝置的方法，其步驟包括： 提供具有一記億體區域與一邏輯區域的半導體晶片， 該記億體匾域與邏輯區域各具有閘極結構形成於其中 :以及隨後在邏輯區域中形成矽化物接面，並於記億 體區域中形成植入接面。 2 .如申請專利範圍第1項之方法，其中随後在邏輯匾域 中形成矽化物接而，並於記億體區域中形成植入接面 的步玀包括有： 將摻雜笋離子植入記億髏區域中鄰近閘極結構的 部份： 沈積一間隙壁層於記憶體區.域及邏輯區域之上； 將間隙壁_從邏輯匾域移除； 沈積一耐高溫金屬層於記億體區域與邏輯區域之上 ，該耐高溫金颶僳與排列於閘極結構下方的閘極氣化 層接觸； 將耐高溫金鼷層退火其與閘極氣化層所暴露的區域 形成一金鼷矽化物昜露的區域。 3.—半導體晶Η可以如申請專利範圍第1項中的方法製 成。 4 ,如申請％利範圍第〗項之方法，更包含有在邏輯區域 與記億體區域間保留一過渡區域的步驟。 5 .如申請專利範圍第1項之方法，其中提供在記憶體區 * 域與邏輯區域中具有閘極結構的半導體晶片的步驟包 活： -1 4 - (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 ..κ·^ 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 蝕刻一第一層介電層，以將第一層介電層從邏輯區 域移除並刻劃記憶體區域中的第一層介電層； 蝕刻一設置於記億體區域與邏輯區域中的第一層介 電層之下方的第二層介電層，以形成閘極結構，並暴 露出位於第二層介電層之下的含矽閘極氣化層。 6.—製造半導體裝置的方法，其步驟包括： 提供具有一記億體區域與一邏輯區域的#導體晶Η ; 蝕刻一第一層介電層以將第一層介電層從邏輯區域 移除並刻劃記億體區域中的第一層介電層； 蝕刻一設置於位於記億體區域與邏輯區域中的第1層 介電層之下方的第二層介電層，以形成閘極結構，並 暴露出位於第二層介電層之下的含矽閘極氧化層； ...... 將摻植雜質離子植人記億體區域中鄰近蘭極結構的 部份； 沈積一間隙壁層於記憶體區域與邏輯區域之上； 將間隙壁層從邏輯區域移除； 沈積一耐高溫金屬層於記億體區域與邏輯區域之上 ，該耐高溫度金屬層與閘極氣化層暴露之區域相接觸； 將耐高溫金颶層追火其與閘極氧化層所暴露之區域 ;形成一金屬矽化物；以及 將耐高溫度金屬層與間隙.壁層移除。 7·如申請專利範圍第6項之方法，其中蝕刻一第一層介 電層，以將第一層介電層從邏輯區域移除，並刻劃記 憶體區域包括有蝕刻一氮化矽層，以將氮化矽從邏輯 區域移除並刻劃記億體區域。 -1 5- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ297公釐） 經濟部中央標準局貞工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 8.如申謫專利範圍第6項之方法，其中蝕刻設置位於記 億體區域與邏輯區域中之第一層介電層下方的第二層 介電）i ,以形成閘極結構並暴露位於第二層介電層下 方之含矽閘極氣化層包栝蝕刻一設置位於記億體區域 與邏輯區域内的第一層介電層之下方的多晶矽層，以 形成閛楝結構並暴露出一位於多晶矽層下方之含矽閘 楝氧化層。 9 .如申請專利範圍第6項之方法，其中該耐高溫金屬層傷 為鈦而該金鼷矽化物傜為矽化鈦。 1 〇 ·如申請專利範圍第項之方法，其中該耐高溫金羼層 ί 傷為鈷而該金颶矽化物係為矽化鈷。 U.如申請專利範圍第6項之方法，其中將耐高溫金屬層 退火傜以快速加熱退火的方式完成。 i 2 . —半導體晶Η係以申請專利範圍第6項中之方法來製 作。 1 3 .如申議專利範圍第6項之方法，更包括有在邏輯區域 與記億體區域間保留一過渡區域的步驟〇 1 4 ν如申請專利範圍第1 3項之方法，其中該過渡區域係以 0 . 3至0 · 5 // m的間距將邏輯區域與記憶體區域隔離β 1 5 ·加申請專利範圍第6項之方法，其中一部份的間隙壁 層仍設置於閘極結構的搁面〇 16."-製造半導體裝置的方法，其步驟包括： 提供一具有一記憶體區域與一邏輯區域的半導體晶 Η ; -1 6 - (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 蝕刻一氮化矽層以將氮化矽從邏輯區域移除，並刻 記憶體區域中的氮化矽。 蝕刻一設置位於記億體區域與邏輯區域内之氤化砂 層下方的多晶矽層，以形成閘極結構並暴露出多晶矽 層下方的閘極氧化層； 將摻植雜質離子植入記憶體區域中鄰近閘極結構的 部份； 沈積一氮化矽間隙壁層於記憶體區域與邏輯區域上 方； 將間隙壁層從邏輯區域移除； 沈積一鈦層於記憶體區域與邏輯區域之上，其中妖 將會與閘極氧化層暴露的區域相接觸； 將鈦層退火並與閘極氣化層所暴露之區域形成矽化 鈦移除鈦層與間隙壁層。 17. —半導體晶Η俗以申請專利範圍第16項中之方法來製 作。 18. 如申請專利範圍第16項之方法，更包括有在邏輯區域 與記億體區域間保留一過渡區域。 19. 如申請專利範圍第18項之方法，其中該過渡區域像以 0 . 3至0 . 5户m的間距將^邏輯區域與記億體區域隔離。 2 〇v.如申請專利範圍第16項之方法，其中一部份的間隙壁 層仍設置於閘極結構的側面。 21.—製造半導體裝置的方法，其步驟包括： 提供一具有一記億體區域，一邏輯區域，及一排列 -1 7 - I]厂— Ik裝| (請先閲讀背面之注意事項再填寫本頁) 訂 i 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 393758 A8 B8 C8 D8 六、申請專利範圍 經濟部令央標準局員工消費合作社印製 Η 並 之出" 部 上 鈦 化 製 區 f 壁' 晶除 内露 的 域 中 矽 來 輯 偽io隙 體移 域暴 構 區 其 成 法 邏 域 U 間 導域 區並 結 輯 ， 形 方 在 區 S 的 半區 輯構 極 邏 上 域 之 驟 渡3«份 的輯 邏結 閘 與 之 區 中 步 過IE部 域邏 與極 近/ 域 域 I之 項 括 該11一 區從 域閘 鄰 區 區觸露21包。中 Μ 中 渡矽 區成 中 體 輯接暴 第 更域其 W 其 過化 體形 域 憶 .，邏相所 C圍 ，區，f, 的氮.，憶以；區 記 除與域層層範 法渡法si法。 間將矽記，層體 於 移域區化壁利 方過方®E方面 域以化於層化億 層 域區的·«隙專 之一 之1«之側 區，氮位矽氧記 壁 區體露極間請 項氍項^項的 體刻的時晶極人 隙 輯憶暴閛與申21保23:3121構 億蝕中同多閘植 間 邏記層與層以 第間第 Η 第結 記層域於的的子 矽 從於化並鈦偽 圍域圍 W 圍極 與矽區列方方離 化 層層氣火除片 範區範 f 範閘 域化體排下下質 氮 壁鈦極退移晶 利體利 # 利於 區氮憶一層層雜 一 隙一閘層及體 專億專 4 專置 輯一 記刻矽矽植一 積 亂積與鈦以導 諳記請I.-Q請設 邏將.劃蝕化晶摻；沈.，將沈會將.，半。申與申3Ϊ申仍 Mi刻 氮多將份 方 將 ...鈦一作如域如0.如軋 --Μ.----Γ—f 裝------訂------f.V (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）