TW322599B - Patterning method in semiconductor process - Google Patents
Patterning method in semiconductor process Download PDFInfo
- Publication number
- TW322599B TW322599B TW86107809A TW86107809A TW322599B TW 322599 B TW322599 B TW 322599B TW 86107809 A TW86107809 A TW 86107809A TW 86107809 A TW86107809 A TW 86107809A TW 322599 B TW322599 B TW 322599B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- pattern
- manufacturing process
- item
- semiconductor manufacturing
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
經濟部中央揉準局貝工消費合作社印裂 322599___B7 五、發明説明(/ ) 技術領域: 本發明是有關〜種積體電路的製造方法,特別是有關 —種在定義圖案後以簡易方法去除硬式光罩之半導體製程 中定義圖案的製造方法。 發明背景: %« 桉,微影技術係影響積體電路高積集密度(packing density)發展趨勢的最重要因素,而微影技術的一大瓶頸 就是如何於曝光和對準過程中精確地控制和監測 (monitor),如此之情況一直是半導體工業界一個非常困擾 的問題。所以各家半導體之廠商,都想盡辦法不断地致力 於微影技術的研發。 在習知的半導體製程中,通常於塗覆光阻之前先於複 晶矽基板與欲圖案化的層次(如:複晶矽層、金屬矽化物層) 表面成長一層硬式光軍(hard mask),以保護晶片’避免刮 痕及浮渣,同時其可增加聚焦深度並降低反射率,而提供 後續光學微影技術進行時之抗反射作用。 傳統硬式光罩材料係以氮化矽、氧化矽為之,但是然 而,由於移晶圓表面不平整的地勢(rough topography)以 及複晶矽的高反射率(約80% ),會造成微影及蝕刻製程 中的許多問題•於微彩曝光時,平行的入射光東遇到場氧 化層之後,—部分會直接反射到光阻底層或是反射到複晶 矽後再反射到光阻底層,造成光阻圓案匾域非必要的曝 光,因而產生光阻圖案線條變細的凹陷現象或甚至造成断 線,進而於蝕刻過程中彩響到複晶矽的線寬,嚴里影響到 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 裝( II 訂 線4丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作社印装 A7 ____B7_ 五、發明説明(S ) 積體電路元件的品質。 一般解決上述凹陷問題的方法,是在金屬表面塗佈一 廣抗反射層(anti-reflective coating ; ARC)以降低光學 反射作用。傳統上常用的抗反射層物質之一是氧化氮化矽 (oxynitride ; SiNxOyHz) *因其於定義圖案後不易去除,會 造成階段性高度差(step height)以及縱橫比(aspect ratio)增加之問題,影響到後續層次的形成。另一方面, 沈積氧化氮化矽(SiNxOyHz)的反應氣體SiH4含有氫元素,或 多或少地會殘留在氧化氮化矽中,若是保留抗反射層於矽 基板表面的話,於後續高溫製程時氫氣極容易釋放出來 (outgasing),使得積體電路元件的品質及良率下降 (degrade) ° 因此,本發明提供一種圖案化的新製程,能夠徹底改 善上述之缺點,產生高品質的積體電路。 發明之概述: 本發明之主要目的為提供一種半導體製程中定義圖案 之方法,形成包含有抗反射層和蝕刻脫離層的硬式光罩雙 層結構於欲圖案化層次的表面,於微影製程時*可以獲得 較佳的光阻輪摩(profile)。 本發明之次要目的為提供一種半導體製程中定義圖案 之方法,形成包含有抗反射層和蝕刻脫離層的硬式光罩雙 層結構於欲圇案化層次的表面,於微影製程後,可以輕易 地將軸刻脫離層自基板表面除去*獲得較為平緩的地勢° 本發明之再—目的為提供—種提供—種半導體製程中 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) -----^------1T------Ϊ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印裝 322599 五、發明説明(^ ) 定義圖案之方法,於微影製程後,將氧化氣化移的抗反射 層伴隨著蝕刻脫離層一起自基板表面除去,可以有效地消 弭因氧化氮化孩的氫氣釋放出來(outgas ing)所產生的問 題。 本發明之又—目的為提供一種提供—種ΐ導體製程中 定義圖案之方法*可以有效地提升積體電路元件的品質及 良率。 本發明係利用以下的製程方式’而達成上述之各種目 的:首先*依序形成一層圖案層十一層包含抗反射層和蝕 刻脫離層的硬式光罩雙層結構於基板表面’然後塗佈一•層 光阻於所述硬式光罩表面,接著,於黄光下進行—次曝光 和顯影等微影製程(lithography)製定出光阻圖案,然後, 進行第一蝕刻,將未被所述光阻圖案覆蓋的所述硬式光覃 和所述圖案層去除,以使所述圖案層加以圖案化*最後* 以氫氟酸(HF)溶液進行第二蝕刻,將剩餘的所述蝕刻脫離 層制離*進而一起去除其上的所述抗反射層以及所述光阻 圖案,僅留下已圖案化的圖案層。本發明所述之半導通製 程中定義圖案之方法於焉完成。本發明亦可以另—替代實 施例操作之,於進行第二蝕刻之前’先利用氧氣電漿以及 硫酸,將所述光阻圖案除去後,再進行第二蝕刻,將剩餘 的所述勉刻脫離層剝離。 圚式說明: 圖一(A)至圖一(D)為本發明實施例定義圇案的製程剖面 圖。 本纸張尺度逋用中國a家揉準(CNS ) Λ4规格(210X297分釐) JI. ^裝^ I 訂 I-—~ 線 (請先聞讀背面之注意事項再埃寫本頁) 經濟部中央標準局貝工消费合作社印策 A7 __B7 五、發明説明(4)
I 圖二為本發明實施例氧化氮化矽的反射率與厚度之關係 圖0 圖號說明: 1-基板 11-圖案層 121 -翻刻脫離層 122-抗反射層 13-光阻 發明之詳細說明: 請參閱圖一(A),首先,依序形成一層圖案層11和一層 包含抗反射層122和蝕刻脫離層121的硬式光罩12雙層結構 於基板1表面*然後塗佈—層光阻13於所述硬式光罩12表 面。所述基板,通常是成分為矽或是砷化鎵(GaAs)的半導 雅晶圓,亦可為液晶顯示器(LCD)使用之玻璃面板(glass flat panel)或陶磁基板。所述圖案.11通常是複晶孩層3 也可為含有鶴、鉢等金屬的金屬5夕化物層(silicide)。 所述抗反射層122通常是利用化學氣相沈積法(CVD)所 形成的氧化mte(oxynitride ; SiNxOyHz),其製程條件如 下:在壓力範圍介於2-4 Torr之間,溫度範圍介於350_ 450 °C之間*功率範圍介於100-800瓦特之間,通入SiH4 氣體流量介於30-100 seem之間,N20氣體流量介於800-1600 seem之間和PH3氣體流量介於180-380 seem之間。 所述抗反射層122亦可為其他常用之抗反射層材料’需配合 選用與所述軸刻脫離層121接面特性較佳的材質。所述軸刻 脫離層121的材料通常是利用電漿輔助化學氣相沈積法 (PECVD)所形成的碟揉雜矽玻璃(PE PSG) *其厚度大約介於 本紙張尺度逋用中國國家揉率(CNS ) A4规格(210X297公釐) .^訂------線"ί I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局負工消费合作社印装 A7 B7 五、發明説明(Γ) 500到3000埃之間。所述蝕刻脫離項丨21的材料也可以是 利用次大氣崔化學氣相沈積法(SACVD)所形成的無揉雜$夕玻 璃(SA USG)。 請參閱圖一(Β) ’於黄光下進行—次曝光和顯影等微影 製程製定出光阻圖案13Α。所述微影製程屬於習知技藝的範 嘍,在此不加以贅述。 請參閱圖一(C),進行第一蝕刻’將未被所述光阻圖案-13Α覆蓋的所述硬式光罩和所述圖案層去除’以使所述圖案 層11Α加以圖案化。所述第一蝕刻通常是使用電漿蝕刻方 法,如:反應式活性離子蝕刻(RIE)、電子迴旋共振氅漿蝕 刻(ECR)或磁場增強式反應式活性離子蝕刻(MERIE),但也 可以是其他型態的乾翻刻方式,如準分子雷射(excimer laser)或電子東(E-beam)軸刻等。 請參閱圖一(D) *進行第二軸刻*將剩餘的所述翻刻脫 離層121剝離,進而一起去除其上的所述抗反射層122以及 所述光阻圖案13A,僅留下已圖案化的圖案層11A,如圖一 (D)所示。本發明所述之半導體製程中定義圖案之方法於焉 完成。本發明亦可以另一替代資施例操作之,於進行第二 蝕刻之前,先利用氧氣電漿以及硫酸,將所述光阻圖案13A 除去後,再進行第二軸刻,將剩餘的所述蝕刻脫離層121剝 離。 此步驟為本發明重點之一,所述第二蝕刻通常是利用 濃度介於1到10%之間的氫氟酸(HF)為蝕刻液、的濕蝕刻方 式*因為氫氟酸(HF)對所述勉刻脫難層121的橫向(lateral) 本纸張尺度適用中國國家梂奉(CMS ) A4规格(2丨0x297公兼) J. i. 考 i (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央樣準局貝工消費合作杜印裝 A7 __B7___________五、發明説明(/ ) 蝕刻速率較快,可使所述蝕刻脫離層121輕易地剝離,有效 地減少基板表面不必要的高度差及縱橫比,同時消除了因 為氧化氣化$夕(oxynitride ; SiNxOyHz)的抗反射層殘留在基 板表面時,所釋放出多餘的氫氣而影響積體電路產品品質 的機會。 請參閱圖二,為茂矽電子股份有限公司的研發成果。 係以波長為3650埃(I line)入射光*置測氧化氣化移的反 射率與厚度開係之實驗數據,可由圖中看出,適當的選取 氧化氮化矽的厚度,就可以獲得小於—般習用抗反射層的 反射率,配合積體電路製程的要來,本發明利用厚度大約 介於1100到1500埃之間、2300到2700埃之間、3400 到3800埃之間和4750到5100埃之間的氧化氮化矽作為 抗反射層,即可使曝光顯影後的光阻輪廓較為垂直’進而 增加產品之良率。 上述係以最佳實施例來闡述本發明,而非限制本發 明,並且,熟知半導體技藝之人士皆能明瞭,適當而作些 微的改變及調整,仍將不失本發明之要義所在,亦不脫離 本發明之精神和範圍。 (請先閲讀背面之注意事項再填寫本頁) 訂 本纸張尺度逍用中國國家揉準(CNS ) A4规格(210X297公釐)
Claims (1)
- 322599 8 8 8 8 ABCD經濟部中央棵準局負工消費合作社印製 A、申請專利乾圍 丨—種半導體製程中定義圖案之方法,係包含下列步驟: a. 形成一層圖案層於一·基板表面; b. 形成—層硬式光罩於所述圖案層表面,所述硬式光革 係包含抗反射層和蝕刻脫離層雙層結構; c. 形成一層光阻膜於所述硬式光罩表面,並•利用微影技 術定義出光阻圖案; d. 進行第一蝕刻,將未被所述光阻圖案覆蓋的所述硬式 光軍和所述圖案層去除,以使所述圖案層加以圖案 •f匕;以及 e. 進行第二蝕刻,使所述硬式光軍制離。 2. 如申請專利範圍第1項所述之半導體製程中定義圖案之 方法,於所述步驟(e)之前,更包括—步去除所述光阻圖 案的步驟。 3. 如申請專利範圍第1項所述之半導體製程中定義圖案之 方法,其中所述基板是遘自矽和砷化鎵(GaAs)半導體晶 圓之一。 4. 如申請專利範圍第1項所述之半導體製程中定義圖案之 方法,其中所述基板是選自玻璃面板和陶磁基板之—。 5. 如申請專利範圍第1項所述之半導體製程中定義圓案之 方法,其中所述圖案層是選自複晶矽和金屬矽化物之 « 〇 6. 如申請專利範圍第1項所述之半導體製程中宝義圖案之 方法,其中所述抗反射層是氧化氮化矽(oxynitride, SiNxOyHz)。 本纸張尺度適用中國國家揉準(CNS > A4規格(210><297公釐) C请先聞讀背面之法意筆項存填寫本萸'j trA8 B8 C8 D8 六、申請專利範圍 7. 如申請專利範圍第β項所述之半導體製程中定義圖案之 方法,其中所述氧化徵化移是利用化學氣相沈積法,在 SiH4氣體流置介於30-100 seem之間,Νζ0氣體流量介於 800-1600 seem之間和ΡΗ3氣體流量介於1別_38〇 sccm 之間的環境下形成。 8. 如申請專利範圍第1項所述之半導體製程中定義圖案之 方法,其中所述蝕刻脫離層是選自電漿輔助化學氣相沈 積法所形成的碌後雜矽玻璃(PE卩%)#°利用次大氣崔化 學氣相沈積法所形成的無揉雜移玻璃(SA USG)之—。 9. 如申請專利範園第8項所述之半導體製程中定義圖案之 方法,其中所述軸刻脫離層其厚度介於500到3000埃 之間。 10. 如申請專利範圍第1項所述之半導體製程中定義圖茶 之方法,其中所述第二蝕刻係於氫氟酸(册)溶液中進行 之濕飽刻。 11. 如申請專利範圍第10項所述之半導體製程中定義圖案 之方法,其中所述重酸(HF);容液的漢度係介於1至』 之間。 (請先聞讀背面之注意事項再填寫本莧) 缝 經濟部中央棵隼局貝工消费合作社印装 本纸張尺度逍用中國國家揉準(CNS ) Α4规格(210X297公釐}
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW86107809A TW322599B (en) | 1997-06-06 | 1997-06-06 | Patterning method in semiconductor process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW86107809A TW322599B (en) | 1997-06-06 | 1997-06-06 | Patterning method in semiconductor process |
Publications (1)
Publication Number | Publication Date |
---|---|
TW322599B true TW322599B (en) | 1997-12-11 |
Family
ID=51567159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW86107809A TW322599B (en) | 1997-06-06 | 1997-06-06 | Patterning method in semiconductor process |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW322599B (zh) |
-
1997
- 1997-06-06 TW TW86107809A patent/TW322599B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW548706B (en) | Method for forming anti-reflective coating using hydrocarbon based gas and method for applying the same | |
JP3004002B2 (ja) | 反射防止コーティングおよびその形成方法 | |
TW559862B (en) | Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask | |
TWI478232B (zh) | Substrate handling method | |
TWI554848B (zh) | 為半導體裝置形成薄膜圖案的方法及其設備 | |
TW432530B (en) | A semiconductor device having an anti-reflective layer and a method of manufacture thereof | |
TW413865B (en) | (Ge, Si)Nx anti-reflective layer and method for forming a pattern using the same | |
JPS596540A (ja) | 半導体装置の製造方法 | |
TW200400417A (en) | Polymeric antireflective coatings deposited by plasma enhanced chemical vapor deposition | |
US5914277A (en) | Method for forming metallic wiring pattern | |
TW322599B (en) | Patterning method in semiconductor process | |
JP2014029997A (ja) | ナノインプリント用テンプレートの製造方法 | |
TW464977B (en) | Method for peeling off silicon carbide layer | |
JP3250240B2 (ja) | 半導体装置の製造方法 | |
TWI833263B (zh) | 具有插塞結構的半導體元件 | |
TW200421440A (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
US6528341B1 (en) | Method of forming a sion antireflection film which is noncontaminating with respect to deep-uv photoresists | |
JPH08236506A (ja) | 半導体装置の製造方法 | |
KR100318461B1 (ko) | 반도체소자의분리방법 | |
KR100563819B1 (ko) | 반도체소자의 반사방지막 제조방법 | |
KR100753097B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
TW432483B (en) | Method for forming anti-reflective layer with double-layer structure | |
TW416138B (en) | Manufacturing process for notch-free polycide gate of integrated circuit | |
JPH05121311A (ja) | レジストパターンの形成方法 | |
TW523560B (en) | Silicon oxynitride film applicable as etch stop layer |