TW320701B - - Google Patents
Download PDFInfo
- Publication number
- TW320701B TW320701B TW85107841A TW85107841A TW320701B TW 320701 B TW320701 B TW 320701B TW 85107841 A TW85107841 A TW 85107841A TW 85107841 A TW85107841 A TW 85107841A TW 320701 B TW320701 B TW 320701B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- processor
- control device
- transaction information
- interrupt
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/181—Eliminating the failing redundant component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
A7 320701 B7 五、發明説明(1 ) 本發明係大致有關於容錯電腦糸統,特別是有闞於一 般習知為三重棋組冗餘電腦糸統之一種容錯電腦系統類別 Ο 其有數種型式之容錯電腦糸統。一些習知之容錯霣腦 糸統之例子提供:Byzantine-resilient系統、三重模組 冗餘系統*其運用表決邏輯與主機/檢驗器系統。Byzantine -resilient系統典型地最少爾有四個藏理器_次_糸統、定製 作業糸统與定製的應用程式。在TMR糸統中所用的表^決埋 輯可減嫒資料傳送率並可引進故陣之軍一點,原因在於表 決埋輯一般在資料路徑中被展開。進而言之•表決理輯一 般在實用上僅能有效地處置相當簡單之錯誤問題。主機/ 檢驗器糸統一般提供單一 I/O匯流排,其可意諝一故陣的 主處理器可能防止一輔助的(檢驗器)處理器免於取代該 匯流排。而且,故陣的1/ 〇設施可能鎖住該1/ 0匯流排而 使該糸統跛腳。 第1圆為一慣用電腦糸統之一般化方塊圖; 第2_為依照本發明目前較佳實陁例之系統模組的一 般化方塊圖; 第3圖為一個三重模組冗餘(TMR)電腦系統之方塊圖 ,其提供三個在第2圖所示之依照本發明目前較佳實施例 的系統棋組型式; 第4圖為一個一般化方塊圖顥示第3圖顧示之TMR糸 統的另一圖式以說明該糸統之實體配置; 第5圖為第3與4圖之實細例中所用的三重冗餘糸統 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 1 ^ ! 訂 ^旅 - . ^ ί (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央橾準局貝工消費合作社印製 λ7 ________五、發明説明(2 ) 時鐘之方塊圖; 第6圖為第3-5圖實施例之横組其中一個的橋式理輯 單元之比較器邏輯部分的一般化方塊圖; 第7圖為第3-5圖實晦例之横組其中一個的橋式埋輯 單元的更细部方塊圖; 第8圖為在一運用類似第7圖之橋式理輯單元的TMR 電腦中所臑之處理器BPIO謓取作業與處理器BP 10寫出作業 的說明性計時圖形; 第9圖為在一運用類似第7圖之橋式理輯單元的TMR 電腦中所羼之處理器讀取作業的說明性計時圖形; 第1ϋ圖為在一運用類似第7圖之橋式理輯單元的TMR 電腦中所屬之處理器寫出作業的說明性計時圖形; 第11圔為在一運用類似第7圖之橋式理輯單元的TMR 電腦中所羼之DMA讀取作業的說明性計時圖形;Μ及 第12圖為在一運用類似第7圖之橋式埋輯單元的TMR 霉腦中所屬之DMA寫出作業的說明性計時圖形。 本發明之目前較佳實施例係MS un Microsystem公司 的架構為基礎即SPARC工作站5 (TM) (SS5)、執行Solaris 2 (TM)作業糸統之RISC工作站、一 Unix (TM)變化形式。 該SS5係為高度整合的。參照第1圖,其顯示慣用SS5電腦 系統10之一般化方塊圖。該電腦糸统提供一處理器12加上 糸統記憶體14與輸入/輸出(I/O)元件16與18。處理器12 與I/O元件16及18在一 SBus 20上通信,其可提供SBus擴 充槽22。SBus之詳细操作說明記載於SBus手冊(Susan A. (請先閲讀背面之注意事項再填寫本页) •裝· 線 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) 經濟部中央標準局貝工消費合作社印製 3^Q7〇i A7 ___B7五、發明説明(3 ) 販)。 該目前較佳賁施例提供三個冗餘糸統棋組,其每一個 主要實施一 SPARC工作站5電腦糸統。除了實施SS5外,每 一糸统板提供一橋式理輯單元*其讓該三個条统板交換資 料、比較信號以偵测錯誤、共用I/O設施、及埋接至共同 背板。 參照第2圖之說明性園式,其顯示依照本發明之目前 實施的糸統模組24之一般化方塊圖。該糸統模組24提供一 處理器26與糸統記憶體28。該横姐24亦提供輪入/输出( I/O)控制器30與橋式埋輯單元32。處理器26、I/O控制 器30與橋式理輯單元經由一匯流排34被連接,在此例中為 SBus。一開關使處理器26如顯示地由匯流排34隔離。 系統模組24被耦合於一互接單元38,其使三糸統模組 互接,且將一真實I/O連接器(未晝出)互接於該三糸統 模組。在一目前較佳實施例中,互接單元岔斷被實施成一 PC板且可被稱之為「背板」。互接單元38提供第一連接40 ,此處每一横組之個別的橋式缠輯單元可播放該横組「本 身J之I/O匯流排交易賁訊用Μ送到其他模組。互接單元 38亦提供第二連接42,此處每一模組之個別橋式埋輯單元 可接收相鄰之「上游」與「下游」模姐的橋式理輯單元所 播放的匯流排交易資訊。本互接單元亦在其上配置該實體 I/O連接器(其细部未被畫出)*其與糸統模組上之I/O 控制器通信。當然其可瞭解到1/ 〇連接器與1/ 0控制器之 實體位置可被改變而不致偏離本發明之領域。 (請先閱讀背面之注意事項再填寫本頁) -裝· -1Τ 線 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局貞工消費合作社印製 3^〇7〇! A7 ______B7_ 五、發明説明(4 ) 參照第3圖之說明性圖式,其顯示依照本發明目前較 佳實施例之一個三重棋組冗餘(TMR)電腦糸統44。該目前 較佳實施例提供三個糸铳横組46A,46B與46C。每一棋組 提供一處理器48A,48B,48C、糸統記憶體50A,50B· 50C 、橋式理輯單元52A,52B,52C與I/O控制器54A,54B, 54C,而被三個獨立之匯流排56A,56B,56C相互連接。 參照第4圖之說明性圖式,其顯示該TMR電腦系統44 之另一圖*顯示該目前實施例之配置。互接單元38與I/O 控制器54A,54B,54C與外部I/O設施(未畫出)互接。 互接單元38亦將配置在不同模組上之個別橋式埋輯單元32 A ,32B,32C互接。在本實施例中,每一模組46A · 46B,46C 提供二I/O控制器被連接於配置在此模組上之SBus。在該 目前實施例中,瑄些控制器共同地被稱為“MACIO” 58A, 58B,58C 與 “SLAVIO” 60Α· 60B,60C。 MACIO為加州 SunMicro Electronics of Mountain View 所生產之 SPT 2 0 0 0。MACIO控制 SCSI與 Ethernet I/O功能。SLAVIO為於 SunMicro Electronics 可購得之 SPT200 1。SALVIO 控制串 列1/ 〇、計時器、岔斷、Boot PROM與NVRAM。注意,替選 的I/O控制器可被用來取代在該較佳實施例所使用的MAC 10 型與SLAVI0型之控制器。每一個別横組之SBus亦提供擴充 槽(未耋·出),其允許如網路介面之其他I/O控制器可被 添加至該糸統。在擴充槽添加的I/O 2 3典型地被直接連 接到如網路路由器之I/O設施。 每一棋驵可對其他模組之1/ 0控制器存取。更特別的 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) .裝. 線 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(5 ) 是,在一模組直接連接之一個或Μ上I/O設施經由横组本 身的I/O控制器來回被傅送的資訊係經由背板互接單元38 被送至相鄰的模姐。因此,Κ I/O設施被傳送之資訊在該 等棋組間被共用。該被共用之資訊如下述地被比較·Μ偵 測可能的糸統錯誤。 在正常作業之際,在該三個横組上之處理器與處理器 記憶體Κ時鐘同步化作業。每一横組之橋式理輯軍元以此 横組交易之資訊與相鄰模姐交易之資訊比較。該較用單 元為I匯流排交易。更特別的是*用K庐定否有錯誤之 一特定資訊塊包含在一特定匯流排週期所交易之資料、住 址與控制資訊。上述的比較用單元在此處應被稱為一「交 易」。依照本發明目前實施例之交易例提供處理器讀取、 處理器寫出、DMA讀取與DMA寫出。注意*由於在不同交易 之際圼現不同的控制與資料,不同的資訊可就不同的交易 被比較。 在作業中,該目前較佳實施例之糸統執行三個配對比 較。每一此比較涉及由該三個横組中之三個(一對)比較 交易26。例如,每一模組之橋式理輯單元由其上游相鄰棋 組在背板互接上接收交易資訊,並與其本身匯流排週期資 訊比較。此處為了討論起見*模組A為模組B之下游、模 組B為横姐C之下游、且模組C為模組A之下游。反之, 每一模組之橋式理輯在背板互接上送出本身的匯流排週期 資訊用Μ被下游的橋式缠輯做類似之比較。若該等比較之 任一指出在特定匯流排資訊過程的任何模組上交易的資訊 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝- 經濟部中央標準局員工消費合作社印製 s^〇7〇i A7 _ __B7 五、發明説明(6 ) 與相鄰模組上交易的資訊不同*則該橋式邏輯偵测出不符 而對所有三個處理器發出表示錯誤之信號。所有此三個處 理器將如上述解釋地為要診斷問題之努力均將評估此錯誤 Ο 在該目前實施例中,該匯流排週期比較涉及三個珙對 的比較。該等成對的比較如下述地利用橋式埋輯單元與背 板互接被實施,其係與配置在不同横組之匯流排控制與匯 流排資料/位址路徑平行地(而非在該路徑内)作業。即 不同的橋式埋輯單元與該互接單元之各種背板互接一般係 不在不同横組不同匯流排與控制線路上。因此,該錯誤偵 測理輯不像某些憤用的表決計晝*而不致形成真實資料路 徑之部分。該錯誤偵測理輯之配置的優點在於不會對信號 路徑加之延遲,因其在該信I*路徑中無表決理輯。 而且,在該信號路徑中也無表決理輯硬體之可能的故障及 可能使資料敗壞。- TMR電腦系統之該等I/O控制器彼此獨立地作業,其 未被同步化。該等橋式理輯單元與背板互接有助於容錯作 業•雖然其有同步化2 0與非同步1/ 0控制器之互接。 例如,為了在正常同步系統作業之際由一 I/O設胨讀 取資料,所有三個處理器同步地引導一讀取要求至該I/O 控制器*其係為位在控制該目檷1/ 0設施之棋組的本地内 。該1/ 0控制器對象利用經由在一特定模組本地的匯流排 由該目標I/O設施謓取所要求之資訊。該橋式理輯單元與 背板互接合作Μ將該讀取資訊送至其他二横組。附帶於該 本紙張尺度適用中國國家標準(CNS } A4規格(2丨0X297公釐} (請先聞讀背面之注意事項再填寫本S ) -裝· 經濟部中央標準局員工消費合作社印褽 A7 ___________B7_ 五、發明説明(7 ) 謓取交易之交易資訊會受到成對的比較,且該讀取資訊被 送至所有三個處理器。若有錯誤被偵测,則該三個處理器 之每一個均會執行一偵錯程式Μ評估該錯誤之可能成因。 相反的*為了在正常同步糸統作業之際寫出資料至一 I/O設施,所有三個處理器同步地引導一寫出要求至該 1/ 0控制器,其係為在控制該目標1/ 0設施之横組的本地 内。該將被寫出之資訊實際被提供至該I/O控制器,其被 該目標I/O設施本地的處理器做為介面。因此,雖然所有 三個處理器以相同的寫出資訊提供至其個別的本地匯流排 ,僅有在該目標I/O設施本地的處理器會圼現該資訊至該 I/O控制器介面。該對象I/O控制器利用造成該寫出資訊 被寫出至該目標I/O設施來回應。在此寫出作業過程中· 該橋式埋輯單元與背板互接合作Μ將每一處理器所提供之 寫出資訊送至相鄰横組的橋式邏輯單元。附帶於該寫出交 易之交易資訊受到成對的比較。若有錯誤被偵測,則該三 個處理器之每一個均會執行一偵錯程式以評估該錯誤之可 能成因。 參照第5圖之說明性方塊圖,其顯示依照本發明目前 較佳實施例之三重冗餘時鏟62。該三重冗餘時鐘具有元件 分散於該三模組46Α,46Β,46C。該等分散的元件經由包 含有互接單元38之部分的時鐘線路38’所互接。更明確地 說•每一横組提供一基準時鐘振通器64Α,64Β,64C與一 .相位鎖定迴圈電路66Α,66Β,66C。該等基準時鐘Κ該匯 流排時鐘之頻率作業。就一 SBus而言,該基準時鐘名義上 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 10 經濟部中央標準局負工消費合作社印聚 8^〇7〇! Α7 ——___ 五、發明説明(8 ) 為16-2 5 MHz。每一模組之基準時鐘信號係經由線路38’在 該背板上被播放。在每一摸組上· PLL比較接收到的基準 時鐘信號與其本身的本地匯流排時鐘信號。該PLL輸出為 該處理器時鐘,其被處理器內之可程式的切換號碼分割Μ 創出睡.流排時鐘。特別是,每一模組上之PLL使用Μ I/O 匯流排頻率執行的由電晶體控制時鐘做為其基準,並Μ該 處理器之I/O匯流排時鐘做為其回饋,且產生該主處理器 時鐘,其為處理器分割Μ產生該I/O匯流排時鐘·完成該 迴圈。例如在本發明中一微SPARC-II之處理器於100 MHz 執行,其分割被設4·且該基準振盪器(與因而之該匯流 排時鐘)被設為25 Mhz。 更明確地說*在供電時,每一横組起先使用其本身的 本地基準振盪器。該等模姐實施開電自我测試(POST)常規 * K確保其硬體在將該等模組同步化前逋當地作用。該等 横組埋用多工器開閫68A,68B,68C來選擇一共同基準( 利用規則,由模姐A,B,CK優先順序之基準時鐘)。 此共同基準在上述相位鎖定迴圈遇程被所有三個横姐使用 。即,該等PLL之每一個鎖定於該共同基準上,然後實施 一同步化重置(其在下文被描述),此後所有三個模組Μ 與該所選擇的基準時鏡來源同步地運轉。 為了讓該三個模組Μ時鐘同步化運轉,所有三個必須 被設定為相同起始狀態,且所有Η個模組之輪入必須相同 (當然除了實際錯誤外)。進而言之,其可能替換一錯誤 横組,且將該替換横組導致與該工作模組同步化。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 11 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明(9 ) 達成相同起始狀態可能畲圼現困難。典型而言,很多 處理器之狀態可用程式加K預定*例如暫存器與高速缓衝 記憶艚之内含。同樣的•主記憶體一般可用程式加以預定 。然而,某些處理器狀態是程式設計師可存取的。例如, 記憶體復新計數器與自由運轉拥譯側尋缓衝器(translation lookaside buffer, TLB)替換計數器可能無法Μ程式存取 。不幸的是•有疽些計數器不為同步化可能導致處理器為 不同步化。 因之,其常欲於對該等處理器胨Μ外部重置並同步地 將之放出,Μ達成起始同步化。注意,某些處理器(如 Intel Pentium, ΤΜ) ·支援主櫬/檢驗器横態,其意即該 等處理器重置為確定的狀態。 或者,若該外部重置作用不足以達成一確定狀態•一 處理器之JTAG理輯(若有的話)可被用Μ如所須地預定該 處理器。注意,對於本實施例之實施微SPARC 2而言,訴 諸JTAG理輯並非必須的。 除了Μ相同狀態開始外,所有處理器必須接收相同的 輸入。此須數個同步化動作。例如,外部岔斷必須被同步 化*並同時圼現至所有處理器。此由下面詳细解釋之橋式 理輯單元完成。DM Α亦必須被同步化。該等橋式埋輯單元 亦K其他在上面的DM A完成此同步化。由I/O設施謓取之 處理器必須穩定且明確。為確保辑定性與明確性,如SBus 「承認」之相關信號在該橋式理輯單元内被同步化。 當一棋組被替換否則會失去同步化時,其必須與其餘 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 12 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局員工消费合作社印製 3^〇7〇i A7 ______ B7 五、發明説明(i〇 ) 的模姐被再同步化。為了上述之理由*其最好能經由一外 部重置被完成,Μ透明化地完成系統作業、將該等同步化 處理器之可看見狀態儲存在糸統記憶體、重置及再同步化 所有的處理器、然後利用將先前儲存的狀態複製至替代棋 組之糸統記憧體來恢復該等處理器之狀態。 該互接單元將背板上之三個横組互接。該目前之實施 一 SBus,其具有至少三個時鐘週期之匯流排交易。本發明 之糸统具有此多簠時鐘週期匯流排交易之益處•而Μ管線 流通該背板上匯流排週期資訊之傳送•共用(多工化)位 :址與資料所用之相同背板互接。 該互接單元實施多重功能。每一棋組上之橋式埋輯單 元比較匯流排交易資訊Μ辨識可能的錯誤。此比較係Μ三 個成對比較完成,每一模組將其本身的交易資訊與其上游 鄰居者比較。錯誤以岔斷與狀態暫存器被報告。該互接單 元亦提供處理器與I/O控制器及設施間之存取且提供系統 記憶體與I/O控制器及設施間之存取。此外,該等橋式通 輯單元提供一機構用Μ交換模組間之資訊,而不須在一模 組本地之處理器Μ寫出至另一模組本地之I/O控制器或設 施° 若任一橋式埋輯單元偵測出一錯誤(即其本地交易資 訊與上游鄰居之交易資訊不符),其在該背板上播放一錯 誤信號至其他橋式理輯單元。每一橋式埋輯單元在回應之 下閂住與其本身交易相關之交易資訊(資料、位址、控制 信號)Μ及其上游鄰居之交易者,並岔斷其本地處理器。 本紙張尺度適用中國國家標隼(CNS ) Μ規格(210Χ297公釐) 13 (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 線 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(11 ) 或者與本發明一致的是,匯流排交易可被進一步串列 化Μ減少例如更寬匯流排之未來架構的背板銷腳數目。此 例如可利用Μ較高時鐘率在該背板上發射該匯流排資訊而 被完成◊為了達成極端高之匯流排資訊播放,該背板連接 可例如以高速光織速接被實施。 在本實施例中,每一個別的橋式趣輯單元直接連接於 其本地匯流排並將該匯流排分離為二段:一處理器匯流排 段與一 I/O設施匯流排段。在例如一讀取/寫出交易的作 業之際,每一與其他處理器同步動作之處理器宣告一位址 遵通閘門(AS)信號。該AS信號警示一讀取/寫出交易開始 之橋式理輯單元。在讀取/寫出交易進行時,每一橋式理 輯單元在其背板上送出相朋的匯流排信號(位址、資料與 控制)至其下游鄰居。同時,毎個均由其上游鄰居接收對 應的資訊,並Μ其本身本地的交易資訊與其上游鄰居所送 出者比較。同樣的*每一下游相鄰的橋式理輯單元Μ其本 身的交易資訊對其上游鄰居所送出者比較。 横組Α橋式理輯單元送出在横組C下游的本身交易資 訊之複製Μ與模組C交易資訊比較。横組B橋式理輯單元 送出在模組Α下游的本身交易資訊之複製Μ與模組Α交易 資訊比較。模組C橋式埋輯單元送出在模組B下游的本身 交易資訊之複製Μ與模組B交易資訊比較。 注意,交易資訊不須在目的橋式理輯單元重組Μ便實 施比較,原因在於目的橋式理輯單元並實胨與其本身匯流 排週期相同之串列化。明確地說,每一橋式埵輯單元將其 (請先閱讀背面之注意事項再填寫本頁) -裝- 、tr .線- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 14 經濟部中央標準局貝工消費合作社印製 32〇7〇i A7 B7 五、發明説明(12 ) 本身的交易資訊串列化並傳送到下游。同樣地*其上游鄰 居做相同之事。因而任何特定横姐之比較*輯具有送至下 游的其本身棋組交易資訊之本身的串列化販本。此其本身 交易資訊之串列化販本與由特定模組上游鄰居接收之串列 化交易資訊被比較。因此該等比較係在串列化交易資訊上 被實施。 更明確地說,在本實施例中,在每一棋組上之橋式理 輯單元提供比較器理輯,用以比較在一特定匯流排交易之 際被其「本身」模組交易之交易資訊(資料、位址與控制 信號)與一相鄰横組在相同匯流排交易之際所交易之交易 資訊(資料、位址與控制信號)。在任一模組上之橋式比 較器理輯若在其本身與上游相鄰模組所交易之交易資訊間 偵测到不符•則玆偵測橋式横組雔存該本地交易之匯流排 資訊(或狀態)與上游相鄰模組所交易之匯流排資訊(或 狀態)。該偵测橋式理輯單元亦在專用背板上對其他模組 之橋式邏輯軍元就該錯誤發出信號。個別橋式埋輯軍元以 最優先岔斷等鈒(在SPARC架構中為第15级)來岔斷其對 應的處理器。在該等處理器中之相同的錯誤處置程式檢査 不符遇期所髄存之交易資訊Μ診斷那一模組為錯誤的。 參照第6圖•其顯示本實施例之TMR電腦糸統三涸模 組之一的橋式埋輯單元之交易閂部分與比較器《輯之一般 化方塊圖。在目前之實施例中,本地之I/O匯流排(56)被 實作成一 SBus·其連接一本地處理器(未盡出)至一本地 I/O設施(未耋出)。背板互接單元38瑾接該三個横組之 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 、铼. 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) 15 A7 B7 五、發明説明(13 ) 橋式理輯單元。 每一橋式理輯單元之比較器理輯部分提供一交易閂70 ,其捕取每一 I/O匯流排交易之狀態(位址、資料、控制 )。毎一橋式纒輯單元在背板38上送出被捕取的交易資訊 至其下游的横姐。相反地•每一橋式理輯軍元在背板互接 單元38上接收其上游相鄰横組所捕取之寅訊。每一橋式邏 輯單元之比較器理輯亦提供一交易比較器72,其比較本地 模組之交易資訊與由本地棋姐之上游相鄰模組所接收的交 易資訊。 每一橋式理輯單元之比較器部分進一步提供控制/狀 雔缠輯74 |其對該比較器埋輯部分給予砍體存_敗播。例如 ,在軟體控制下,控制/狀態埋輯74可被指示Μ使每一横 組上之比較賦能或失效。實例為,一特定模組之比較可在 該特定模組被診斷為錯誤時被做成失效。 經濟部中央標準局員工消費合作社印製 一特定橋式理輯單元之交易比較器7 2所偵測之錯誤被 報告給該特定單元之控制/狀態埋輯74,其在背板互接單 元38上報告該錯誤給其他横組。同樣地,由其他横組報告 之錯誤被控制/狀態暹輯Τ4在該背板互接單元38上所顯示 地被接收。 因此,被任何被賦能之横組被報告給其他模組之個別 的控制/狀態埋輯74。在每一横組上之控制/狀態理輯指 示其交易閂70來「冷凍j (保存)一錯誤已被偵測之交易 的交易資訊。在每一模組之本地I/O匯流排5 6與其本地交 易閂70及其本地控制/狀態理輯74間之如下更完全描述的 16 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) Μ規格(210X297公釐) Α7 Β7 經濟部中央標準局貝工消費合作社印製 五、發明説明(l4 ) 内含允許其本地處理器(未耋出)為診斷之目的檢査交易 閂70與錯誤比較之结果。 該橋式理輯單元之另一功能為允許該三個處理器共用 彼此相關之#設施。依照目前之實作,在三個模組上之對 應的I/O設施於匯流排位址空間内的不同位置被定Μ位址 。在處理器讀取之際•該三個處理器同步地讀取例如在横 組上之I/O設施。此譲取之结果(在SBus之情形下為賁料 與承認)經由背板被傳送到横組A與C。在每一模組上之 橋式埋輯單元實施如上述之比較。 在DMA (直接記憶體存取)寫出至糸統記憶雔之際, DM A資料實際被一橘式理輯單元級衝記憶體捕取。然後在 每一模姐上之橋式理輯單元實施一 DMA寫出至其本地系铳 記憶艚。為對叛逃DAM設施之護衛,每一模組(M橋式埋 輯)被限制為DMA真實位址空間之其本身的私區域。DMA讀 取不須此種賁料鑀衡。 在本目前較佳實施例中,DMA位址空間根據二DMA位址 位元被埋輯式地區分為四等分。每一横組被限制在該四等 分中之一。一涸四等分一般為未使用的。 在目前實施例中,每一横組用之個別的岔斷係Μ四位 元镅碼之岔斷等级(0 =無岔斷;15 =最優先)形式由個 別的岔斷控制器提出。在本實施例之糸統中,其岔斷控制 器係常駐於SLAVIO I/O控制器中,其將編碼的岔斷等級 送至其本地的橋式理輯單元。因此,該三個橋式理輯單元 每一個均會由其背板的岔斷控制器接收一岔斷要求等级。 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨ΟΧ297公釐) 17 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線1 經濟部中夬榡準局貝工消費合作、杜印褽 心⑽ A7 '^__B7_ I '發明説明(15 ) 在本實腌例中•該三個棋姐之岔斷要求等级在該背板上交 換,且該等要求之最高儍先性被提給所有三個處理器。一 岔斷處置器程式決定那一 I/O設施正在岔斷,且以不會形 成本發明之部分且热習本技藝者易於瞭解之方式逋當地定 出岔斷向霣。 在某些情形中,一錯誤横姐可能滑在地使整個系統失 效。例如*錯誤的橋式理輯可能連績地播放最高等级之岔 斷(在目前實作中為第15級)。當此情況被認知,其餘良 好的横姐可使薛+錯誤横姐失效。失效係Μ利用忽略該錯誤 岔斷播放(利用鼷掉在個別橋式«輯單元中内部暫存器之 對應的“ InSync”)·或利用主動地關掉該錯誤横姐而達 成0 在比較錯誤後,該等被岔斷的處理器執行被實施診斷 程序之電腦軟體*以決定該錯誤之來源。在正常作桊之際 ,該診斷程序一般係被所有三個模組Μ同步被執行。然而 ,其將被瞭解一錯誤模組可能已造成該錯誤且不再與其他 棋組同步。糸統軟體接收該岔斷且激起該診斷程序* Μ解 釋儲存在個別棋組之個別交易閂的交易資訊,而決定那一 模組為錯諛的。 在本實施例中•被每一棋組捕取之交易資訊被該三個 模組之二個上的橋式埋輯單元比較。視那一横組為錯誤而 定,誤比較之組合用來依據下表而辨識犯錯的棋組: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 18 ---------「裝-- r · ^ (請先閱讀背面之注意事項再填寫本頁) -* 線 五、發明説明(16 ) A7 B7 埭的横姐 良好的比較 不好的比較
A B :C A :B,C : A B C :A B :C,A : B C A :B B :C,C : A 經濟部中央標準局員工消费合作社印製 根據此表,例如當模組B為錯誤的且係由棋組A與C 導出,其结果的不配之I/O交易將被B模組執行的BSC 比較與被C棋組執行的A對B比較所偵測•然而C模組轨 行之C對A比較將不會報告錯誤。 在已辨識該犯錯棋組下,其软體可指示系铳操作貝去 掉且K一良好模姐替換。當該棋姐已被替換時*該軟髖執 行再同步化* Μ使被替換的模組専致與已在(同步)作業 中之該等棋組成為同步化。 上述描述代表該診斷過程之簡化與觀念化親點。在實 務中,該比較之结果可曄_不模糊地未指出一錯誤模姐。所 描述的更詳细診斷程序係欲於處置本發明目前簧作的瑄種 横糊性。 該錯誤首先被辨認為其來源之本質。正被比較的一I /0交易元表可由所有三個模組或由單一模組獨立地找出 來源。例如•當該等處理器由一特定模組上之I/O設施讓 取一暫存器時•該交易位址具有應該全為相同之三個獨立 的來源(該三個處理器)。然而被讀取之資料係由單一來 (請先閱讀背面之注意事項界填寫本頁) -裝- -β -線- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 19 經濟部中央標準局貝工消費合作社印裝 A7 ------ B7五、發明説明(l7 ) 源(該被定位址之I/O設施為起源)。 利用對儲存於交易閂70之交易資訊與該比較錯誤狀態 檢査下,該診斷軟雔可決定該誤比較究係起源於一横組、 所有三個撗組或其中二個之某種組合。 一錯誤係由每一模組上之比較理輯所偵測,其比較在 此模組上之一 I/O交易資訊與由其上游鄰居送出之對應的 交易資訊。其有三對比較被實施,每一模組上有一對。由 每一棋組來之交易資訊參與該三個比較之二個,即其本身 與其下游鄰居者。 不横糊之錯誤被該錯誤模組本身的錯誤器與其下游鄰 居上的比較器被偵測(如上述)。位於上游鄰居且比較其 二鄰居的第三比較器將不會偵测一錯誤。 某些錯誤在起源為模糊的,即該錯誤模組無法明確地 被辨諶。模糊性有二主要來源。首先•若由軍一來源起源 之資料一方面於該資料之領受者出現且另一方面於該資料 之領受者出現時,則該資料可能造成棋糊的錯誤。此錯誤 之可能成因提供邊緣信號位準或時機。 例如,假定一交易由模組A謓取,且模組A錯誤之方 式為其Μ—邊緣信號位準(即介於確定高與低位準間)送 回該資料之部分。該三個接收該資料之模組可任意地解釋 該等邊緣位準,且结果的誤比較可能指向比較横組。若横 姐Β見到之邊緣資料為理輯之0·且横組Α與C視之為1 ,則结果的比較將嫌淺地將横姐B辨認為錯誤的。但詳细 的分析將揭露來單一來源(模組A)來之犯錯資料且其為 (請先閱讀背面之注意事項再填寫本頁) •裝. -0 '線- 本紙张尺度適用中國國家標隼(CMS ) A4規格(210X 297公釐) 20 經濟部中央標準局員工消費合作社印装 A7 一 _B7 五、發明説明(18 ) 一候選錯誤。 另一横櫬錯誤之可能來源例子為背板互接單元與橋式 邐輯單元。所描述之硬艚無法在例如至背板之交易的錯誤 傳輪、由該背板之錯誤接收或錯誤比較理輯間分辨。 Byzantine resilience定理證明模糊錯誤在任何三重 冗餘系統中係為固有的•且其可僅具有最小四個模姐不横 糊地處理且符合其他的規定。本實施例所採取之方式為要 認知模糊性之可能性,且在其軟體診斷過程中處理而非在 硬«表決埋輯中。 本目前實施例之診斷程序所運用之策略涉及分析誤比 較之型態。單一的誤比較可能未必使一錯誤有意義。因此 ,多重誤比較被評估Μ確定一型態·其可建議那一些横姐 為可疑的。然後可疑的棋組以热習該技藝者非常習知之方 式被「計分」,Μ決定該等可疑模組中那一個為可能是錯 誤的。 更明確地說,在本目前實施例中所運用來診斷可能為 模糊之鑲體程序為如下列所述: 1. 決定那些横組正報告一誤比較。 2. 決定該誤比較資料(所有三個横姐或單一模姐)之來源。 3. 若該誤比較起源於所有三個横姐·且二棋組報告該錯誤 *則將該錯誤處理為不棋糊,並依照上述的成對錯誤分 析將該可疑的模組定Μ摞篏。 4. 若該誤比較起源於所有三個横組·且僅一模組報告該錯 誤•則將該報告中横組處理為可疑的(一比較理輯錯誤) (請先閱讀背面之注意事項再填寫本頁) -装- 訂 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 21 經濟部中央標準局負工消費合作社印装 320701 a? B7 五、發明説明(19 ) 。若該資料來源為錯誤的,則吾人將期望二模組會報告 比較錯誤。 5 .若該誤比較起源於所有兰個横組》且所有三個模組均報 告該錯誤,則診斷一共同模態之多重模組故障且將所有 三個棋組橘為可疑的。在此情形下不保證可靠的作業。 6. 若該誤比較起源於一棋組,且所有三個横姐均報告該錯 誤,則將該起源的横組診斷為可疑的。 7. 若該誤比較起源於一横組,且僅一撗組報.告一錯誤,則 將該起源的棋組及該報告中之横組二者視為可疑的。注 意,這些可能為相同棋組。 8. 若該誤比較起源於一横組,且二模組報告該錯誤,則將 該起源的棋組及該共同錯誤模組視為可疑的。注意·這 些可能為相同的模組。該共同錯誤横組係為在上述成對 錯誤分析所建議為錯誤者之模組。若其有一誤錯誤•則 該資料之起源者未必為錯誤的。此錯誤可能已發生於該 報告中之模組。 9. 若恰有一模組已被標示為可疑的,則使其失效並指示操 作員將之替換。 10. 若二或三個模組已被標示為可疑的,評估每一模組為 錯誤之機率。每一模組之機率為可疑錯誤機構(就每一 錯誤類型外部地預先定義)之機率的組合而被該模組是 否已為可疑的但未事先替換所修正。此評估視可疑錯誤 之性質而定,不形成本發明之部份並為熟習該技藝者所 易於瞭解的*且因此不須在此詳细地描述。 (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 :線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 22 經濟部中央橾準局員工消費合作社印製 A7 B7五、發明説明(2〇 ) 一般而言,當一横組被懷疑但未被替換時•其在下次 被懷疑時更成為替換的候理者。 上述的方法目標為解決另一診斷模糊性。一般而言· 當僅Μ二模組(如在第三模組故障外)作業時*其通常在 一錯誤後不可能辨認該錯誤的横組。然而•若其餘撗組 中之一在過去已成為可疑的*則在該二模組之情形中*其 被視為更可能的犯錯者。 為了說明一相當簡單的診斷,假定例如横組Β為錯誤 的*且將錯誤的資科比較至其本地的匯流排。該横組將被 棋組Β上之橋式缠輯單元偵測*其將偵测在其本身錯誤女 易賁訊與上游横組C之兔於錯誤的匯流排週期資訊間之一 誤相配。相同錯誤將被下游橋式理輯單元Α所偵測,其比 較其本身免於錯親之匯涑排週期資訊與橋式埋輯單元B之 錯誤的交易資訊。比較本身免於錯誤之交易賁訊與橋式理 輯單元A者的橋式理輯單元C不會偵測一錯誤。 横糊錯誤亦為可能的。例如在橋式邐輯本身中的錯誤 可能為模糊的。例如當橋式埋輯軍元A在背板上傳输其本 身交易資訊至模組C時•在橋式埋輯A傳输器中之錯誤無 法與在橋式埋輯C接收器(或比較器)分辨。其有替選方 法來處置模棚的錯誤。在一永久橋式缠輯錯誤的情形中* 在該等橋式中内建的自我測試缠輯可被用Μ決定那一横組 為錯誤的。若該錯誤診斷指二個模組(Α與C)之一為錯 誤的但不清楚是那一個時•則調換該等模組可有助於正確 的診斷。由於一不同的配對現在將出現成横糊地失敗,調 (請先閲讀背面之注意事項再填寫本頁) -裝. -8 :線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 23 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(21 ) 換可導致正確的診斷。若橋式理輯A之傳輸器轉變成錯誤 的且意指(模糊地)C,則當橋式邏輯A被移向位置C時 ,現在其將意指(模糊地)横組B。 某些錯誤MByzantine錯誤為名稱,襦要四個棋組與 一不同的互接計畫Μ被可靠地容許。在本系統中之一例為 當所有三棋組由單一來源(在該等模組其中之一上的I/O 暫存器)31時之潛在錯誤。由該單一來源讀取之資料被該 目檷棋組驅動至該背板上。若該等資料驅動器之一為錯誤 的且驅動一未定義的信號位準至該匯流排(即在之 間),接收的模組將其理解成某些随意(且可能為不同) 的理輯值。 假定該三個同步化的處理器在横組C上謓取一暫存器 時,其展示所描述之錯誤,且進一步假定棋姐B與C將該 位元視之為邏輯1 *而模姐A視之為理輯0。结果的錯誤 被偵測,但由於B與C同意該值,其出現A為錯誤的一就 算真實的錯誤MC之背板騮動器謊報。 在該三模組中之處理器運轉之錯誤診斷軟«注意到 Byzantine錯誤之可能性,且在此種錯誤為可能時之情形 中·將模姐A與C (在例中)檷示為潛在的錯誤。其恢復 策略全然因操作員而定•而其一可能性為在持鑛Μ模組B 運轉時替換Α與C。 在本實施例之糸統中* —錯誤允許策略一般可被分別 整修成缠於I/O設施或次糸統。然而本發明之糸統中,亦 有利地提供備好之沾台,其上浬用慣常的錯誤允許者技術 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 24 -:—裝 訂 p旅 * 一 t (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作衽印裂 A7 ____B7_ 五、發明説明(22 ) ,諸如横姐間之failover與磁碟監測。 本發明之基本架構提供三個獨立的SCSI頦道一每一系 铳16—個。數種錯誤容許等级可隨應用需要而被實作。 該SCSI次糸統可以完全未構建錯誤容許而被實作。但 由於錯誤棋組會留下不能用的相闞磁碟*此一般並非所欲 的。 一磁碟可Μ利用連接一電纜由一横組至該磁碟,再從 那褢逢接到第二棋組* Κ截止於該等横*而被連接於該 等糸统SCSI頻道之二者。在正常系統作業中•該等棋組之 一作用成SCSI控制器;而在霣級上之另一横驵為備用控制 器且未作用。第三横組之SCSI頻道未被使用。若第一模組 故陣,其作為SCSI控制器之任務被該備用模姐取代。 此架構針對故障而保護,但未對磁碟驅動故障或對某 些種電級故陣提供任何保護。 在該雙向監測架構中,二個相同的驅動器被連接於二 獨立的SCSI頻道。在該二驅動器上之資料被複製。所有的 寫出被導向至二驅動器。若一驅動器故障·其鋳驅動器便 為可用的。 此架構僅對可用硬故障或檢査和錯誤辨認之磁碟錯誤 保護。 三路成鏡_祛或雙向成鏡法之擴充•但允許在讀取時之 位元組對位元組的資料比較。三路成鏡法Μ驅動器之顯著 成本提供磁碟次糸統之完全錯誤容許。 三路成鏡法強制績效處罰•尤其是位元驵對位元組比 本姑張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 25 (請t閲讀背面之注意事項界填寫本1) -裝· 3^Q7〇x A7 B7 經濟部中央橾隼局員工消費合作社印製 五、發明説明(23) 較被運用時為然。然而在RAID上三路成鏡法之益處在於驅 動器故障不會造成額外的績效損失。 在此架構中,一第三用戶RAID盒被連用。該RAID盒具 有二個控制器,而有獨立的SCSI頻道,其被連接至二糸統 横組。所達成之資料整合性随所應用之RAID種類而定’但 典型地如同三路成鏡法之高。另一方面,磁碟效率為非常 之高。模組錯誤與大多的控制器錯誤為容許的。 RAID之一缺點一般為一驅動器故陣會造成顯著的績效 損失,直至故障的驅動器被替換且重建為止。 該目前較佳實陁例提供一個具有獨立Ethernet埠之糸 統。這些埠可被運用成具有錯誤容許(若有的話)之三個 憤用的埠,而被提供有現存之IP (網際網路通訊協定)櫬 構。 或者,一低等级錯誤容許之Ether net模態為可用的。 在此模態中,該三個埠被Μ程式設計成相同的Ethernet位 址。一次僅有一個有作用;另外二個為不作用之備用埠。 該一個有作用的與二個備用的埠對其系統軟體一起表規成 一單一的Ethernet埠。若含有有作用之埠的横姐故障,另 一埠被設定成有作用的。 Μ同步化在所有三個處理器運轉之daemon過程被構建 * Μ在有作用的Ethernet頻道上對一個或Μ上之逭端主機 傳聲納脈衝。若此傳聲納脈衝失敗,該daemon命令由該有 作用之埠切換至備用埠之一。更明確地說,該daemon邏輯 在所有可用的模組旋轉有作用之埠*就算未發現錯誤亦然 (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消費合作社印裂 A7 B7 五、發明説明(24 ) 。該轚納脈衝隨著時間被收集且被用於就該三個埠之每一 個做出一靈敏值。該靈敏值被用於就旋轉中之每一埠決定 停止時間。 本目前較佳實晦例執行Solaris作業糸統•其使用一 簡單的計時器來造成100 Hz率之岔斷;此計時器被用於時 間管理、定處理時程與其他功能。本實施例之糸統運用三 個此種計時器•每横姐一個。 該三個計時器之每一被Μ程式設計來Μ正常速率岔斷 。在計時器碼中之低级砍《由該三個實體計時器合成一虚 擬計時器,其方式為任何單一計時器之故障(完全未岔斷 、太快岔斷或太慢岔《)會被該糸統忽略。 一般而言,一 TMR系統之元件經由三份之作法達成錯 誤容許,即三個相同的元件被提供作為備份。因此該糸統 未依賴任何個別的元件•經常為可操作的Μ便糸統作樂。 然而其時鐘則不同*所有三個横組必須具有相同的時鐘Κ 便同步地運轉。若此單一時鐘確為故陣,則整個系統會故 障。 一簡單之三路表決計盡不能應用於不同振盪器所產生 的時鐘信號*原因為控制一振盪器输出之相位與漂移的困 難。較禊雑的三路時鐘表決技術已被設計·但其經常在該 等横姐間,因表決理輯所導致之相位差而導致變動數量之 相位差。此相位差可被最小化,且可能被形成在可接受之 範圃内•但其一般是無法消除的。 該目前較佳實施例之系統Μ提供在横組間之「零j相 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 27 (請先閲讀背面之注意事項再填寫本頁) •裝· -6 經濟部中央標準局貝工消费合作社印裝 A7 B7 五、發明説明(25 ) 位差而提出對一 TMR定時鐘之問題,其將使理轉獮立於任 何一撗姐上之故陣。 再次參照第5_,每一横組具有一時鐘來源振盪器64 A • 64B,64C,其經由線路38’驅動至背板上。每一模組由 其他棋組接收時鐘來源。一時鐘來源被堪出做為時鐮來源 ,而被多工器68A,68B,68C使用及選擇。該软體埋出一 時鏟來源之方式為随實作而定。唯一的要求為所有三個横 組選出相同的時鐘來源。被選出之時鐘來源被饋入每一棋 組上乏一 PLL。一旦該PLL已鎖定所選之時鐘來源的頻率與 相位時*其將短暫維持被鎖定於此頻率與相位,就算該遘 出之時鐘來源改變頻率或相位(即,若該遘出之時_來源 死掉)。 下面描述的時鐘比較器經常地测由該三個棋組來之時 鐘來源。當其偵测到該等時鐘來源之一已為故障(即運轉 太快或太慢)時·其對該等處理器發出一岔斷,使得該軟 雔可執行診斷並使故陣的模組離線。若該故陣時鐘來源為 被選出之時鐘來源時*則其硬體亦將遵出一新的時结來源 。由於PLL輸出短暫地維持於原來的頻率與相位,就算該 原來選出的時鐘來源故陣後亦然,在每一横組上之時鐘暫 時地與該選出的時鐘來源故陣獮立無闞地持績運轉。該PLL 將逐渐地移位至新選出時鐘來源之頻率與相位。此逐漸的 移位可能级慢地導致該三個横組不為同步。因此•當软體 已診斷該故障時,其將實腌再同步重置,但因無一模組確 會損失其時鐘,該糸統仍將維持蓮轉。 本紙張尺度適用中國國家標準(CNS ) Μ規格(210 X 297公釐) 28 (請先閱讀背面之注意事項再填寫本頁) -裝· 、tT- 經濟部中央標準局員工消费合作社印製 A7 〜___B7__五、發明説明(.26 ) 其須瞭解到•一 PLL已慣常地被使用Μ產生一時鐘之 多重烤具•而在該原始時鐘與多重產生之時鐘間不致有相 位差。同樣地,一 PLL已憤常地被使用Μ清除一時鐘(即 提供一 5D/5Q任務週期或過滤任何偁然的雜訊)而不致導 致相位差。該PLL之「愼性J允許其濟除該時鐘。此相同 的「憤性」被運用於本實施例Μ維持時鐘作乘•就算遵出 的時鐘來源故障亦然。 若在該等模組其中之一上的PLL確為故障•則該特定 模組角之時鐘會故陣。此個別的横組不再正確地作用,但 該糸統將繼續運轉。此例類似一携組上任何其他硬體故障 ;該模組故障且必須被替換,但該系統保持浬轉。 該目前較佳實施例之時鐘比較器(未盡出)包含三個 計數器•每一被該三個横姐來的該等時鐘來源之一設Μ時 鐘。當該三個計數器的任何之一計數達到TCNT (最高計數 ,係随實作而定的常數,其值越大*該時鐘比較器越敏感 ,但其偵測一故障之時間越久)•該比較器檢査來看其他 二計數器是否已至少被計數到如BCNT (底計數,係随實作 而定的常數*此值典型上為TCNT-2)之高。 若其已如此,則所有三個時鐘來源為良好的、所有三 個計數器被重置、且其計數再次開始計數。若其他二計數 器仍無一達到BCNT ·則達到TCNT之計數器用的時鐘來源為 運轉太快且被標示為故障的。若該等其他計數器之一已到 達BCNT但其他另一則未曾如此,則該未達到BCNT的計數器 用之時鐘來源為理轉太慢且被標示為故陣的。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 29 (請先閱讀背面之注意事項再填寫本頁) .装. -s -線 經濟部中央橾準局貞工消费合作社印装 3<2〇7〇^ a7 B7 五、發明説明(27 ) 例如,若TCNT為lQQ且BCNT為98·則該比較器可偵測 到在該三個時鐘間大約+/-2¾之頻率差異,但其在一故障 時鐘被偵測前會採取1〇〇時鐘時間刻劃。若TCNT為10且 BCNT為8,則該比較器可偵測在該三個時鐘間大約+/-20S! 之頻率差異,但其在一故陣時鐘被偵測前僅會採取10時鐘 時間刻劃。 具有不同TCNT與BCNT值之多重計數器可被每一時鐘來 源所用•使得小計數器可迅速偵測剌烈的頻率變化,且較 大的計數器可最終偵測敏銳的頻率差異。 本質而言* 「零J相位差可被達成,因該時鐘來源僅 通過一開闢(其基本上具有「零J相位差)及一 PLL (其 基本上具有「零」相位差)》Μ就每一横組產生其時鐘。 本實施例之架構的重要益處在於其彌性地支援廣泛捶 類的I/O錯誤容許方法。由於I/O之性質就不同種類之 I/O (磁碟、網路等)與就不同的應用镅要不同的方法* 故此能力是有價值的。 在本實施例實作之1/ 0錯誤容許所用的特定策略一般 為非常習知的•使用如failover或成鏡法之技術。然而· 本賁作確運用某些嶄新的I/O錯誤容許特性。 例如·在一典型的非錯誤容許工作站電腦糸統中*其 有一系統計時器,其功能為週期性地岔斷該糸統* 一般為 每秒60或100次•但有時係Μ多少有些不同的比率。該糸 統软體使用這些岔斷Μ跟上時間*並對該工作站(例如為 工作切換)分派資源與時程。該計時器之適當作用對正確 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 30 (請先閱讀背面之注意事項再填寫本頁) •裝- 訂 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明(28 ) 的糸铳作業是關鐽的,且一錯誤容許實作必須針對(且容 許)計時器故陣之可能性。 本系統實作之架構因其三重對稱之性質而提供三個硬 體計時器•每一模組上一個。在本實施例中,一糸統計時 器被提供於毎一 SLAVIO I/O控制器上。計時器软體使用 此三個硬體計時器來合成一錯誤容許虛擬計時器,其正確 作業只要該三個硬«計時器之二個正確作業下便可被保證 。該第三個計時器可用任何方式故障*提供完全未作用或 Μ錯誤比率岔斷(比正常快或慢)。 使用在每一該等處理器上埋轉之慣用系統软«配置來 被所有三個硬體計時器週期性地岔斷,即為在實作例之100 Hz ° 當任何硬體計時器岔斷時,其软艚遵照所描述的過程 *且決定是否要發出一虛擬、錯誤容許、計時器事件,等 值於一非錯誤容許系統之單一計時器時間刻劃。 計時器作樂*本如下列所述: 1. 起動三個獨立的計時器Μ在1Q0 Hz岔斷其糸統軟體。 2. 當任何一個計時器岔斷時,記憶其已岔斷,否則忽略之 〇 3. 當有第二個計時器岔斷時,某一其他計時器已岔斷•將 該第二岔斷處置為一糸統計時器岔斷,且記憶二個計時 器已岔斷。 4. 當若有該第三計時器岔斷時,將之忽略並重置該首先二 個計時器之記憧體。 (請先閱讀背面之注意事項再填寫本頁) -裝_ 訂 線- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 31 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(29 ) 5. 重覆步驟2-4。 6. 對每一計時器之出琨計數,使用該等計數K辨認一計時 器》其K與其他二計時器顬著不同的比率岔斷。 在下面將更詳细描述之此程序的结果為任何一計時器 可展現任意行為*即由完全未岔斷至連績地岔斷,而不致 有害地影響糸統作桊。此外,一錯誤的計時器被辨認且可 經由慣用的程序被促成失效,提供如最後恢復、促使其所 駐之整個棋組失效。 依照本發明為了實作一糸統計時器之目前最佳横態的 詳细描述為如下列所述。二個狀態變數:“pending”與 “ignore”被使用•每一個在系統作業之開始被預訂為0 。暫時變數“ inask”與“ pending”亦如顬示地被使用。 1. 設定二元屏蔽變數iaask為0。 2. 若硬體計時器A正在岔斷,加1至imask且由計時器A 增量總岔斷之一計時器。 3. 若硬體計時器B正在岔斷•加2至imask且由計時器B 增量總岔斷之一計時器。 4. 若硬«計時器C正在岔斷,加4至imask且由計時器C 增量瘅岔斷之一計時器。 5. 若imask與ignore具有任何共用位元,將imask與ignore 内之逭些位元RS掉。 6. 設定pending為imask與pending之位元式理輯“OR” 。 7. 若pending現在等於3,5 * 6或7 (即若該等計時器 之二個或三個已岔斷),則設定ignore為pending之位 (請先閱讀背面之注意事項再填寫本頁) •裝· *-·· :線- 本紙張尺度適用中國國家標準(CNS ).A4規格(210X297公釐) 經濟部中央梂準局員工消費合作社印敢 Α7 Β7 五、發明説明(30 ) 元式的Exclusive-OR與值7,設定pending為0,且執行 該週期的計時器處理。 8 .否則*由該岔斷回復而不須有計時器時間刻劃。(即若 該三個計時器僅有一個已岔斷〇) 9.陳時(在目前實作中為每100時間刻劃),檢査由步嫌 2-4累積的計數器。若該等計數器之一與其他者相差二 個時間刻豳Μ上時*促使對應的硬體計時器失效且向系 統作業員報告該錯誤。 其可看出*此過程畲形成一錯誤容許計時器,其容許 任何該等硬《計時器之部分的任意錯誤行為。 特殊的重置*輯在本目前較佳實施例的Μ微SPARC-2 為基礎之TMR糸統是簠要的,其原因在於該微SPARC-II ( 處理器)内之重會«輯的一特質。時鏟Μ利用將該處理器 主時鐘除之而在該處理器内被產生。瑄些時鐘SCLK (SBus 時鐘)之二個被該使用者根據該處理器之速率+3·+4或+5 來被選擇,且GCLK (圖形時鐘)被固於為+3。被用於除瑄 些時鏟的計數器則重未被重置。該時鐘同步化理輯強迫 SCLK在所有三個模組為同步的,但其無法KGCLK做任何事 。由於被計數器所除無法被重置為習知狀態,在一電路板 被重置後,其時鐘將會為根據GCLK與SCLK間之關係之三個 狀態的任何一個(即其可能控制SCLK·但GCLK可為三種狀 態的任何之一)。其基本間題為該時鐘除法電路未被重置 ;因而該等處理器無法被形成對TMR為必須的習知狀態。 該重置《輯Μ利用置入該微SPARC-2之二特性為了重 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) ----------Ί裝------訂------ (請先閲讀背面之注意事項再填寫本頁)
五、發明説明(31 A7 B7 經濟部中央橾準局員工消費合作社印製 置計時之原因而修正該時鐘除法器之無能。第一個為不論 該處理器在其接收一重置時為何狀態,其開始執行其簠置 理輯狀態櫬器。第二個為在重置線後之少數時鐘成為無效 (正確的時鐘數目依在該時鐘结束時GCLK與SCLK間的闢係 而定)·該處理器利用將該GCLK除法器凍结為GCLK高值, 並維持SCLK高值而不須實際凍结SCLK除法器(其無法凍结 SCLK除法器•原因在於其正以SCLK對其重置埋輯狀態機器 計時),而使所有時鐘輸出失效達四個SCLK時間刻刺。在 此四個SCLK時間刻劃之際,GCLK被凍结於一已知狀態•因 而GCLK與SCLK間之闞係便為巳知之狀戆。該時鐘邏輯在 SCLK上被計時,其緊密地在所有三個棋組被同步化。當同 步化簠置完成,該邏輯發出一重置脈街,其在所有三個棋 組同步地成為失效。緊接在此第一重置脈衡後,GCLK與 SCLK間之闥係為未知狀態•但在該處理器最終使其時鐘失 效時*在所有三個模組上之該等時鐘均為在相同的已知狀 態。此時,一第二重置脈衝在所有三個棋組上同步地被發 出。當該處理器開始執行其重置埋輯狀戆機器時,時鐘輸 出失效在所有棋組同步地被釋出,且GCLK除法計數器再次 開始計數》但此時其在所有三個模組同步地由一已知狀態 開始。該第二重置脈衝被維持夠久Μ滿足該糸統重置計時 之要求(目前為32個SCLK時間刻剌)·然後實作在所有三 個棋姐上同步地釋出該重置線。現在所有時鐘為在相同狀 態*因而整體系統為在已知狀態且三個模組可同步地運轉 (請先閱讀背面之注意事項再填寫本頁) •裝· -5 :線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 34 扣0701 Λ7 __B7_'_ 五、發明説明(32 ) 第7圖之說明性方塊圈顯示本較佳實施例的代表性撬 式邏輯單元之细節。每一模組有一個別的本地橋式«輯單 元。在目前實豳例中·該橋式理輯單元為該背板互接單元 之整體元件。 該橋式理輯單元提供電路以控制模組間之交易資訊的 傳送•以實施成對的比較、暫時髄存在診斷分析所用之交 易資訊與協調同步(在正常作業之際)處理器與同步I/O 控制器及I/O設施間之通信。 一般而言,每一個別橋式邐輯單元之交易資訊傳送涉 及送出交易資訊至下游横組用以比較、由上游接收交易資 訊用K比較、由其他棋組接收讀取資料、以及由其他棋組 接收DMA寫出交易資訊。 經濟部中央標準局貝工消費合作社印製 背板多工器80由上游與下游模組接收數位賁訊、在上 游横姐與下游來源間埋擇、Μ及由所趙擇之模姐提供資訊 至背板/本身資料多工器82與上/本身位址多工器84。該 遘揮控制信號為UDISEL (1)。匯流排多工器86由匯流排接 收資料信號(ISD)與位址信號(SA)、在ISD與SA信號間堪擇 、Μ及提供所堪擇之信號至ΒΡ/本身資料多工器82、本身 資料髄存器83與上/本身位址多工器84。匯流排多工器86 之遴擇被ISASEL (2)信號與ISDSEL (3)信號控制。本身位 址雔存器88由匯流排AS線路接收输入。ΒΡΙΟ暫存器由匯流 排ISD線路接收输入。 被BP/本身資料多工器82選擇之信號被0BSEL (5)控 制信號所控制。被up/本身位址多工器84遘擇之信號被 35 本紙张尺度適用中國囷家標準(CNS ) A4規格(210X297公釐) 經濟部中央榡準局員工消費合作社印製 A7 〜__B7_ 五、發明説明(33) ISASELPl (4>控制信號所控制。 交易閂70提供三個儲存區。一交易資料錯誤儲存器70 -1由本身資料儲存器83接收輸入。位址錯誤交易儲存器70 -2由本身位址雔存器88接收輪入。控制錯誤脯存器70-3由 該等處理器匯滾排控制線路接收輪入。 交易比較理輯7 2在三個信號上實施比較。一資料比較 器7 2-1比較資料多工器82所提供之資料信號與資料儲存器 83所提供之資料信號。該資料比較器被DVALID (8)所控制 。一位址比較器72-2比較位址多工器84所提供之位址信 號與位址儲存器88所提供之位址信號。該位比較器被AVALID (9)所控制。一控制比較器72-3比較上游横組經由背板互 接單元所提供之控制信號與本地横組處理器產生之匯流排 控制信號所提供的控制信號。 一 DMA FIFO 92由資料多工器82接收輸入。 信號選擇電路94由DMA FIFO 92、資料比較埋輯70-1 ,70-2,70-3、Μ及錯誤儲存器72-1,72-2,72-3接收輸 入。信號選擇電路遵擇那一信號由橋式理輯單元提供至ISD / PSD 〇 開關96與98可將本地處理器由本地I/O設施隔離。開 闞96在SWDCLS (6)控制下操作。開闞98在SWACLS (7〉控制 下操作。 控制與狀態方塊74接收作為輸入處理器控制與位址信 號並接收作為I/O設疵控制與位址信號•控制與狀態方塊 74提供作為輪出處理器控制信號、1/ 0控制信號與橋式理 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 36 (請L間讀背面之注意事項再填寫本頁) -裝. 訂 線 I A7 B7 五、發明説明(34 ) 輯單元控制信號。 輸入至控制與狀態方塊7 4及由其输出之控制信號的更 詳细描述被提供於下列表中。此應用之後績段落提供該橋 式邏輯單元在BPIO讀取/寫出、處理器讀取/寫出及DMA 讀取/寫出之際的作業解釋。 背 之· 注 意 事 項 再 襄裝 頁 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 37 五、發明説明(35
7 7 A B 經濟部中央榡準局員工消費合作杜印製 CPU與撟式單元(PSBUS)間之控制與狀態 信號 交易 來源 目的處 說 明 PSAS CPU R/W CPU 撟式軍元 當有CPU起始一交易時指示之。 DHA R/V CPU 撟式軍元 由於所有DMA交易均在I/O設施與CPU記憶體間· PSAS不須 在DMA之際被主張.。然而該微SPARC-II確實將之主張。其 未被橋式軍元使用。 SA CPU R/W CPU 撟式單元 高階位址位元被該橋式單元使用以埋擇特殊性質的定位址 横態(如資料比較/未比較、壓抑錯誤承認等) DMA R/W CPU 橋式單元 該等位址線路類似PSAS般地不須在DHA交易之際被顆動。 該微SPARC-II確實驅動SA,但其未被該插式軍元使用或比 較。 PSSLV CPU R/W ,,CPU 橋式單元 與SA相同。 DMA R/W CPU 橋式單元 由於在吾人實作中· DMA交易之目檷常為CPU記憶髖•在 DMg被驅動。 PSRD CPU R/W CPU 橋式單元 在CPU與橋式單元間指示資料、PSD之方向。 DMA R/W 橋式單元 CPU 在CPU與橋式單元間指示資料、PSD之方向》在其由CPU 接收PSBG後被該橋式軍元驅動•直止該交易结束為止。 PSSI2 CPU R/V CPU 橋式單元 指示交易之大小。 DHA R/H 橋式軍元 CPU 指示交易之大小。 PSACK CPUR 棰式單元 CPU 指示該橋式軍元已由對應的I/O設施接收資料並備於將之 傳送至該CPU。該橋式在發出PSACK後於PSD上驅出該資料 一個時鑪。 CPU W 橋式單元 CPU 指示對應的I/O設施已承認資料之接收。該比較資料經由 該橋式内之一開瞄由CPU*料匯流排、PSD通過至I/O設疵 資料匯流排、ISD。當I/O設雎發出ISACK時•該資料被寫 出。ISACK在該背板上被播放•並被送至CPU做為PSACK。 DHA R CPU 橋式單元 指示CPU將在下一個時鐘將該資料驅出至PSD上。該資料經 由一開關由PSD通過至ISD。 請 先 閱, "Λ 背 之. 注 意 事 項 再 填一 本方 頁 \41 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 38 A7 B7 五、發明説明(36 ) 信號 交易 來源 目的處 說 明 DMA V CPU 橋式單元 指示CPU已接收目前在PSD上之資料。此對該橋式單元發信 號以在猝發中有任何更多資料時•輸出傳送資料中之下一 字組。 PSBR DMA R 橋式軍元 CPU 要求該橋式軍元成為PSBus之主櫬。在橋式單元已判定為 ISBus主櫬之該I/O設施正進行讀取動作時•被主張。 DMA W 橋式單元 CPU 要求該橋式軍元成為PSBus之主機。在該橋式單元已經由 ISD接收所有由I/O設胞之交易資料且將之儲存在DMA FIFO 後被主張。 PSBG DMA R/W CPU 橋式單元 指示CPU正錤該橋式軍元成為該匯流排主櫬。在接收PSBG 後•該橋式軍元必須驅出在PSD上DMA傅送之虛擬位址•且 該匯流排主機控制信號、PSRD與PSSIZ。 請 先讀 背 面 注 意 事 項 再I裝 頁 訂 線 _本 經濟部中央標準局員工消費合作社印製 紙張尺度it用t S@家兩L ( CNS ) A4規格(2丨。>< 2冗^· 39 - 五、發明説明(37 ) 經濟部中央標準局員工消費合作社印製 橋式單元與I/O設胞(ISBus)間之控制與狀態 信號 交易 來源來源 目的處 說 明 ISAS CPU R/W 橋式單元 I/O設施 當有一 CPU起始交易Μ—本地I/O設施為目摞時指示之。 ISSLV CPU R/W 橋式軍元 1/0設施 每一I/O設腌具有一唯一的從者埋擇線路,其由開始起被 該橋式軍元所主張•直至Μ對應I/O設施之一CPU起始交 易结束為止·其係由PSSLV與高階位址位元被専出。 ISRD CPU R/W 橋式軍元 1/峨施 指示該橋式單元與I/O設疵間之資料的方向。根據由CPU 來之PSRD被該播式軍元驅動。在一CPU讀取時,該資料經 由ISD由本地I/O設施被接收,或經由UDBP由一上游或下 游I/O設胞被接收。 DMA R/W I/O設施 橋式單7C 指示該橋式單元與I/O設施間之資料、ISD的方向。在其 接收由該橋式單元允許之其對應ISBus後被該I/O設施驅 動·直至該橋式單元在該I/O已完成該交易時取走ISBus 允許為止。 PSSIZ CPU R/W 橋式單元 I/O設施 指示一交易之大小。 DMA R/W I/O設施 捶式軍元 指示一交易之大小。 ISACK CPU R I/O設施 橋式軍元 指示該I/O設疵已備於傳送資料至該橋式單元。該I/O設 施在發出ISACK—俚時鐘後驅出在ISD上之資料。其经由 ISD被該本地橋式接收,且經由UDBP被上游與下游的橋式 接收。 CPU W I/O設施 橋式軍元 指示對應的I/O已承認資料之接收。該資料经由該橋式單 元內之一開Μ由該CPU資料匯流排、PSD通過至該I/O資料 匯流排、ISD。當I/O設疵發出ISACK時,該資料被寫出。 ISACK在該背板上被播放,且被送至CPU做為PSACK。 DMA R 橋式單元 I/O設施 指示該CPU將在下一個時鐘驅出資料至PSD上。該資料經由 —開闞由PSD送至ISD。 (請先閱讀背面之注意事項再填寫本頁) I準 j標 家 I國 國 中 用 適 度I尺 一張 -紙I本
Ns 規
|釐 公 7 9 2 X ο 4 017 ο3
A 五、發明説明(38 ) 經濟部中央標準局員工消費合作社印製 信號 交易 來源來源 目的處 說 明 DMA V 橋式單元 1/峨施 若該I/O設腌為本地的•指示該橋式軍元已接收目前在 ISD上之資料,或若該I/O設施為在上游或下游郯居時, 將接收在UDBP上之資料。若猝發中有任何更多資料時,此 對該I/O設腌發信號以輸出傳送資料中之下一句。 ISBR DMA R/W I/O設施 橋式單元 要求一I/O設施成為ISBus之主機。每一I/O設施具有一 唯一的ISBR其前進到所有之橋式單元。 PSBG DMA R/W 橋式軍元 I/O設胨 指示該橋式簞元正誤該I/O設施成為該ISBus之主埔。在 接收到ISBG後,該I/O設施必須驅出在PSD上DMA傳送之虛 擬位址,且該匯流排主機控制信號、ISRD與ISSIZ。此資 訊在該背板被播放至所有之模組。 ---------1--. . r (請先閱讀背面之注意事項再頊寫本頁) 訂 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X 297公釐〉 41
7 7 A B 五、發明説明(39 ) 經濟部中央標準局員工消費合作社印製 橋式理輯軍元内之控制與狀態 信號 交易 目的處 說 明 UDISEL BP多工器 UDISEL選擇究為上游或下游背板資料在UDBP上被接收。在 一交易之比較潛段之際*背板資訊常是由其上游鄰居被接 收。 CPU R 起先,實體位址被所有横組驅動至該背板上K便比較•且 由其上游鄰居被每一橋式單元所接收。接著,在決定那一 模組具有目標I/O設施後•背板資枓由上游或下游模組被 接收,直至一承認由該I/O設胞被接收為止。在謓取資料 已越過該背板被播放且被所有棋組接收後,該資料被搏送 至CPU且亦被驅動至該背板上以便比較。在背板上之資料 被每一横組由其上游郯居被接收Μ便比較。 CPU w 資訊為比較之目的僅在UDBP上被接收,因而總是上游鄰居 被埋擇。起先,該位址被所有横組驅動至該背板上Μ便比 較•且被每一橋式單元由其上游鄰居被接收。接著,由 CPU來之寫出資料被連續地被所有模組驅動至該背板上* 且被每一模組由其上游鄰居被接收。 DMA R 起先·該虛擬位址被正在做DMA之I/O設胞的本地橋式簞 元越過該背板被播放此資訊由上游或下游鄰居之模組經由 UDBP被接收。接著,謓取資料在每一横組上被CPU輸出, 且被驅動至該背板上以便比較。資料在毎一棋組由其上游 鄰居被接收。 DMA W 起先,該虛擬位址被正在做DMA之I/O設施的本地橋式單 元越過該背板被播放此資訊由上游或下游郯居之tM組經由 UDBP被接收。接著,該寫出資料被該I/O設腌輸出並越過 該背板播放。同樣地,此資料經由UDBP由該横組被接收。 一旦所有資料已越過該背板被傳送至該等橋式單元•被該 資料追随之虛擬位址被傳送至CPU並驅動至該背板以便比 較。每一項目係由UDBP上之上游郯居被接收以便比較。 (請先閱讀背面之注意事項再填寫本頁) 、τ Γ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 42 A7 B7 五、發明説明(40 ) 經濟部中央標準局貝工消費合作杜印製 信號 交易 目的處 說 明 ISASEL · ISDSEL SBus多工 器 為了減少在該等棋組間之互接銷的數目,該實體位址與資 料就該背板上之每一模組越過軍一匯流排被加以多工。 ISASEL軀動該實體位址至該背板上,且ISDSEL驅動該資料 至該背板上。基本上,其除了在吾人之實作外•係為彼此 之反相•其有一轉麥期間•其間内當在位址與資料切換時 •位址與資料均不被驅出。 CPU R/W ISASEL僅在該交易開始的一個時鐘時間刻劃内有效•然後 是ISDSEL為有效的。 DMA R/W 該實體位址绍未被驅動至該背板上。ISDSELS8是為有效的 〇 ISASELP1 上/本身 位址 起先在CPU起始交易之際•該實體位址被每一模組驅動至 該背板上•且被每一橋式軍元由其上游挪唐經由UDBP加Μ 接收。本地SA之預設值亦被閂於「本身位址J内。該起始 上游位址與被閂的起始位址被比較。在該交易之後續週期 ,被閂的本地SA與SA的目前值被比較》換言之•該位址比 較器(即“addr compare”)在該交易開始之一個時鐘刻 劃内比較被閂在"own addr”之SA起始值與由上游鄰居之 SA起始值,然後就其餘的交易與目前的本地SA比較。 ISASELP1控制多工器·其選擇何者舍與被閂的本地SA (5P “上/本身位址”)比較。ISASELP1與被延埋一個時鐘 刻劃之ISASEL相同。 CPU R/W 與被延遲一個時鐘時間刻剷之ISASEL相同。 DMA R/W 未使用。 0BPSEL bp/own 資枓 利用由UDBP (由上游或下游鄰居來之背板資料或本身資料 (由ISD接收之本地寅料選擇•經由該寅料管線流通之一 級控制資料流。在一交易之比較階段,寅料缌是由UDBP被 接收。 (請先閱讀背面之注意事項再填寫本I) .裝. 、?τ 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 43 B7 五、發明説明(41 ) 經濟部中央標準局員工消費合作社印製 信號 交易 目的處 說 明 CPU R 起先,該位址被所有橋式軍元驅動至該背板上以便比較· 且經由UDBP被每一橋式軍元由其上游鄰居被接收。接著· 在決定那一模組具有該目標I/O設施、上游/下游或本身 後•資料由該模組被接收·;t至一承認由該I/O設施被接 收為止。在該讀取資料已被b有橋式單元接收後·該資料 被傳送至CPU且亦被驅動至該背板上κ便比較。在該背板 上之資料被每一模組由其上游鄰居(即UDBP)加以接收Μ 便比較。 CPU W 資訊為了比較之目的由其上游鄰居在UDBP上被連續地接收 Ο DMA R 起先,該虛擬位址被正在做DMA之I/O設施的本地橋式單 元越過該背板被播放。若該I/O設陁為在該橋式單元之本 地|則本身之資料路徑被埋擇(即ISD);否則,其上游/ 下游資料路徑被選擇(即UDBP)。接著,該讓取資料被每 —摸組上之CPU輸出且被驅動至該背板上以便比較。資料 係由在每一模組由其上游鄰居(即UDBP)被接收K便比較。 DMA V 起先*該虛擬位址被正在做DMA之I/O設施的本地橋式單 元越過該背板被播放。若該I/O設腌為在該橋式單元之本 地|則本身之資料路徑被S擇(即ISD);否則*其上游/ 下游資料路徑被選擇(即UDBP)。接著•該寫出資料被該 I/O設施輸出且越過該背板被播放。同樣地•若該I/O設 胞為本地的•此資料由ISD被接收,或若其不為本地的, 則為UDBP。一旦所有資料已越過該背板被傳送至該等橋式 •被該資料追随之虛擬位址•被傳送至CPU並驅動至該背 板K便比較。每一項目係由上游鄰居(即UDBP)被接收Μ 便比較。 SWDCLS 資料開關 控制將ISD與PSD分離之開關。除了此開關外,該橋式單元 埋輯實際應於ISD上,且在此開關為關閉時僅埋接於PSD。 當一 I/O設te被給予ISD之控制且CPU仍有PSD之控制時, 該開關僅須在一 DMA週期開始時為開啟的。 CPU R/W 若未有DMA在進行中,則該資料開關被關閉。 DMA R/W 該開關由當該橋式單元發出ISBG至一要求之I/O設施時開 始開啟至該橋式單元由CPU接收PSBG時為止。 (請先έ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 44
A
7 B 五、發明説明(42 ) 經濟部中央標準局員工消費合作社印製 信號 交易 目的處 說 明 SWACLS 承認開關 控制將ISACK由PSACK分離之開關。 CPU R/W, DMA V 此開翮為開啟的。 DMA R 在該橋式軍元由CPU接收PSBG後此開關被闞閉。在CPU已傳 送所有要求的資料後,其為開啟的。 DVALID 資料比較 器 指示在“data compare”之資料何時為有效的。當資料已 通過該橋式單元管線流通且到達“data compare”時, DVALID成為有效的。 CPU R 由該橋式簞元前進到處理器、PSD之資料被比較。DVALID 根據PSACK被產生。 CPU W 由該橋式單元前進到I/O設施、ISD之資科被比較。 DVALID根據ISACK被產生。 DMA R 被送至CPU、PSD之虛擬位址被比較·且由該橋式單元前進 到I/O設胞、ISD之資料被比較。就虛擬位址比較而言· DVALID根據PSBG被產生;就資料比較而言,DVALID根據 ISACK被產生。 DMA W 被送至CPU、PSD之虛擬位址被比較,且由該橋式單元前進 到CPU、PSD之資料被比較。就虛擬位址比較而言,DVALID 根據PSBG被產生,就資料比較而言,DVALID根據PSACK被 產生。 AVALID 位址比較 器 指示在"addr compare”之位址何時為有效的。當位址已 通過該橋式軍元管線流通且到達“addr compare”時, AVALID成為有效的。實趙位址僅在CPU起始交易被比較。 CPU R/tf 由該交易開始至结束成為有效的•根據PSAS被產生。 PSACK被產生。 DMA R/W 未使用。 (請先閲讀背面4注意事項再填寫本頁) -裝. 、tr 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) 45 A7 %〇7〇1 __B7_ 五、發明説明(43 ) 在作業中,當一微比較被偵測到由其「本身」與上游 棋組來之交易資訊(資料、位址與控制)之狀態被閂在每 一模組之橋式邏輯單元内。然後糸統軟體可對此資訊實施 診斷(且可執行額外的測試Μ取得更多資訊),以決定那 一模組為錯誤的。在該軟體決定那一模組可能為錯誤的之 後*其可將此模組做成離線,使得該使用者可用新的横組 將之替換。該橋式理輯單元内之暫存器被該砍體設定,Κ 將一錯誤的電路板做成離線。 一方法與機構被提供以使用該橋式埵輯單元交換模組 間之資料。此機_之一用途為給予所有三涸處理器對可能 有不同值之對應I/O資料的同步化存取。此能力之賁作使 用在每一模组之橋式埋輯單元内的個別之背板輸入/輸出 (ΒΡΙΟ)暫存器。該系統軟體使用下列之順序來交換資料: 1. 在ΒΡΙΟ暫存器為在潛在不相同狀態時使岔斷失效。 2. 每一處理器諝取在其本身横組上之一對應的I/O暫存器 或DRAM位置。 3. 每一處理器寫出該資料至其本地的ΒΡΙΟ暫存器。 經濟部中央橾準局員工消費合作社印装 4 .使岔斷再生效。 5. 每一處理器謓取模組Α之BPIQ暫存器;棋組Α橋式理輯 軍元利用在該背板上送出其BPI0暫存器内含來對此有所 助力。 6. 毎一處理器類似地謓取模組B之ΒΡΙΟ暫存器。 7. 每一處理器類似地讀取模組C之ΒΡΙ0暫存器。 8. 現在每一處理器具有由該三個對應ΒΡΙ0暫存器之三個值 48 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(44 ) 的相同烤具。若一特定的I/O設施為錯誤的,在上述步 驟2之際僅有其本地的處理器被曝現於錯誤之中。 下列的例子涉及在比較為有效下由一不同模組上之 BP 10的讓取。參照第8圖之說明性的BPIO計時圖式。 1. 該處理器驅出PSAS*, PSSLV*[0】,SA[27:0】與SBus主控 制信號(PSRD 與 PSSIZ【2:0])。 2. 若該I/O匯流排未忙線(即未進行DMA),則該橋式邏 輯將驅出 PSAS·, PSSLV"[0], SA[27:0】,PSRD與 PSSIZ [2:ϋ]至該背板上K便比較。(為了使該背板上之信號 數目最小化,位址與資科被加Μ多工處理。位址僅在一 處理器起始交易之開始時被驅出一次。其在DMA交易之 際未被驅出。橋式控制信號促成該背板上之位址生效, 且ISDSEL促成在該背板上之資料)。該交易之目標在該 橋式缠輯單元之内,因而其不須驅出任何SBus救援選擇 線路。若該I/O匯流排忙線,該橋式將發出一再苜試通 知至該處理器,且該處理器將再次該交易。 3. 對該橋式理輯單元内之暫存器的時櫬係預先決定,其Μ 硬髖被做入該橋式内且與每一棋組上相同;因而該交易 之目標(即橋式邏輯)不須為該橋式理輯發出ISACK· [2:0] 以便知道該資料為可用的。在目前實作中,該資料為立 即可用的,且其越過該背板被播放至其他模組上之該等 橋式邏輯單元。 4. 然後在每一横組上之橋式埋輯單元發出一承認,然後由 該目標模組送出該資料至其處理器。 請k. 讀 背 ii 之 注 意 事 項i裝 頁 訂 .線 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 4 7 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(45 ) 5.然後每一模組之橋式理輯單元將越過該背板進到其處理 器之資料送出其下游鄰居Μ便比較。此資料如橋式控制 信號DVALID信號所指示地通過該資枓比較管式流通。類 似地*用Κ比較之有效資訊被AVAL ID指示。由於該等比 較器未直接在其所比較之信號的路徑上,其不計在比較 實際發生前為多久;該比較不會對該I/O匯流排専致延 遲(而一般三路表決電路則可能如此)。 下列的例子涉及在資料比較為失效下寫出至本身模組 。參照第8圖之說明性的BP10計時圖式。 1·該處理器驅出 PSAS*, PSSLVMO],SA[27:0]與 SBus 主控 制信號(PSRD 與 PSSIZ[2:Q])。 2. 若該I/O匯流排未忙線(即未進行MA) ·則該橋式埋 輯將驅出 PSAS*,PSSLVMO], SA[27:0], PSRD與 PSSIZ [2:0]至該背板上Μ便比較。該交易之目標在該橋式理 輯單元之内,因而其不須驅出任何SBus救援選擇線路。 若該I/O匯流排忙線,該橋式將發出一再首試通知至該 處理器,且該處理器將再次該交易。 3. 對該橋式邏輯單元内之暫存器的時機係預先決定,其以 硬體被做入該橋式内且與每一模組上相同;因而該交易 之目標(即橋式埋輯)不須為該橋式理輯發出ISACK-[2:0] 以便知道該資料為可用的。在目前實作中,其使用二涸 SCLK之二個時間刻劃未寫出該資料,然後每一模組上之 橋式邏輯單元發出一承認至其處理器。 4. 每一横組之橋式埋輯單元由其處理器越過該背板固定地 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210X297公釐) 48 裝-- (請先閱讀背面^/注意事項^寫本頁)
、1T 經濟部中央橾準局貝工消費合作社印製 S^〇7〇x _____B7_ 五、發明説明(46 ) 顆出其資料至其下游鄰居以便比較。此資料通過該資料 比較該橋式理輯單元之管線流通且被比較。(在第8圖 之計時蹰中*資料比較實際被做成失效。) PSSLV"[n] 由該處理器至該橋式邏輯之SBus救援選擇 。對應的ISSLV"[n]由該橋式理輯軍元進 至該I/O設施。PSSLV-[0】係用於該橋式 理輯單元内之該等暫存器(如BPIO)(由於 其係在該橋式邏輯單元之内部,故其無 ISSLVMO])。每一目檷具有唯一的選擇 ......線路。這些埋擇線路基本上為該等位址位 元之擴充。 SWDCLS· 控制ISD[ 31:0】與PSD [31:0】間之開關何時 開啟的內部橋式理輯軍元控制信號。該開 闞係由一 DMA交易開始時起開放(即何時 一 ISBGMn]被該橋式理輯被驅動成有效的 )直至PSBG"被該處理器驅動成有效時為 止° 1. 第8画之計時圓顯示由每一模組上本地暫存器之一同時 的處理器讀取。此讀取之结果就每一棋組可Μ是不同的 ;因而其係Κ比較被做成失效下(即DVALID絕未成為有 效)被做成。 2. 接著,剛謓取之資料再次Μ比較被做成失效下被寫出至 ΒΡΙΟ 〇 3. 最後,由一特定横組ΒΡΙΟ來之資料以比較被做成生效下 本紙張尺度適用中國國家標準(CNS > A4規格(2[OX297公釐) 49 I 裝 訂 線 (請先閲讀背面;之注意事項Α 焉本黃) f A7 B7 五、發明説明(47 ) 被謓取出來。在此方式下,一個別模組之本地的資料被 播放至所有三個模组,而不致有在該模組上之一錯誤達 成其他模组故障的風險。此相同的技術亦為該處理器内 之資料(提供附掛於該處理器之記憶體)如何在模祖間 被傳送。 所有記憶體(DRAM)係在每一棋組之本地,且為憤用類 似電腦系統之未修改者。具有模組間互通牽連之1/ 0匯流 排(本實作中之SBus)上的交易在此被描述。 1/ 〇匯流排交易可被該處理器或被一 I/O設施(DMA) 所起源;其可為謓取或寫出;且處理器起源之交易可被導 向至在一特殊化模組上之對應的本地模組I/O設施或至一 單一 I/O設施。每一這些交易在下面被描述。 下列為根據用於該I/O匯流排通訊協定之SBus通訊協 定的橋式理輯之吾人實作中所用的資料流與控制之描述。 在此交易中,每一模組上之處理器在其本地模組(全 為並聯且同步)上謓取或寫出一對應的I/O設施暫存器。 該橋式理輯單元K無須棋組間I/O資料傳送而僅實施一比 較。 請先間讀背面之注意事項 •裝— .寫本頁) 訂 線 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 50 B2Q701 A7 B7 五、發明説明(48 ) 處理器讀取就横組而特定之I/O設施 CPDil取 經濟部中央梯準局貝工消費合作社印製 PSD[31:0】:資料由該目標I/O設施經由本地横組 上之ISD與其他模組上之UDBP被每一橋式接收。然 後其經由PSD被每一橋式驅出且被每一 CPU接收。( 在吾人之實作中,PSD與ISD被一SWDCLS所控制之開 鬮實際做成縮短在一起•使得該資料為在PSD與ISD 二者之上。)資料在PSACK後被比較一個時間刻劃 (即當該資料依據SBus通訊協定為有效之時)。 SA[31:0]:該位址被每一CPU驅動並被其橋式與I/O 設施接收。在PSAS —涸時間刻劃後成為有效的,SA 被驅出至該背板上且被每一模組之下游鄰居接收作 為UDBP (此被ISASEL控制)Μ便比較。與上游鄰居 之SA被比較之半地SA亦被閂在該橋式内。在整個該 交易之其餘時間(即PSAS維持有效的之時),被閂 之SA與現行的SA被比較。 PSSLV[4:0】:由CPU來之從者選擇線路Μ與SA類似 之方式被比較。基本上,其為類似的位址位元。 PSAS :被每一CPU驅動並被其橋式接收。總是被比 較。 PSBG:被每一CPU驅動並在回應於由其橋式來之匯 流排要求,PSBR下被該橋式接收。總是被接收,但 絕不會在一CPU啟動的交易之際成為有效的。 PSRD:被每一CPU驅動且被其橋式接收。在整個交易 之際(當PSAS為有效時)被接收。 PSSIZ[2:0]:類似於PSRD。 PSACK[2:0]:被每一橋式驅動且被其CPU接收。總 是被接收。 ----------1------ΐτ------0 (請先*88讀背面;之注意事項^^本頁) f 本紙張) A4· (21GX297公慶) 51 經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明(49 ) 參照第9圖之處理器讀取時機圖。在正常同步作業過 程中讀取之際,每一棋組上之個別處理器要求由該三個棋 組其中之一本地的相同I/O設施來之一讀取。因此,一典 型的處理器讀取交易涉及由三個處理器之相同設腌或位置 來之同步讀取要求。 然而,其必須注意到在某些情況下,所有三涸處理器 可同時地存取其本身横組本地的對應I/O設施。例如,模 組A之本地處理器可存取模組A之本地1/ 0設施、横組B 之本地處理器可存取横組B之本地設施、Μ及模組C之本 地處理器可存取模組C之本地I/O設施。這些本地之存取 例如可被用來經由ΒΡΙΟ暫存器與背板連接在模組間傳送資 料。明確地說,例如每一處理器可謓取其本地的I/O設施 並暫時地將此结果脯存於其本地ΒΡΙΟ暫存器中。然後該等 處理器謓取彼此的ΒΡ10暫存器以共享該資料。 在正常同步作桊過程中之謓取時,每一棋組上之個別 的橋式埋輯對與該謓取要求有關之棋組上的處理器所發出 之位址信號加Μ解碼。在目標模組上之橋式理輯執行該已 定位址之I/O設施的實際讀取,並在該背板上送出該讀取 结果(承認與資料)至其他個別模組上的個別橋式埵輯。 在各個別模組上之個別橋式埵輯傳送該(相同的)資料與承 認信號至其個別的處理器。在該處理器讀取交易的過程中 ,相鄰棋組之涸別的橋式邏輯比較相鄰處理器與目標1/ 0 設施間被產生與(或)被傳送之控制與資料信號。
參照第9圖之說明性圖式,其顯示由一與該目標I/O 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 52 ---------裝-- 請先閱讀背面之注意事項^本頁) 訂 線
32070J 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(50 ) 設施不同之横組上的處理器透視圃之處理器讀取例。在大 約時鐘時間刻劃T3時,該處理器驅出SBus位址信號,SA[ 27:0]與從者選擇信號PSSLV[4:0]。同樣在T3時,該等處 理器驅出SBus主控制信號、處理器SBus謓取/寫出PSRD與 處理器位址選通脈衡PSAS及處理器SBus大小信號PSSIE[2: 0】。其將被瞭解,由於該三個處理器在正常作業中K同步 操作,所有三個處理器驅出這些信號至其個別模組上。 更高階之位址位元被該橋式缠輯單元解碼,Μ確定那 一模組係為目標1/ 0設施或位置之本地者。該等處理器亦 可送出被導向至一特定I/O設施之從者選擇信號。 若該1/ 0不為忙線(即未有DMA正進行中),則大約 在T5時該橋式埋輯將驅出SA[27:0],PSRD,與PSSIZ[2:0] 至設施背板上Μ便比較。即每一模組上之橋式理輯將驅動 瑄些信號至一下游相鄰的模組以便比較。為了使該背板上 之信號數目最小化,位址信號與資料信號被加以多工處理 。明確地說,位址信號僅在一處理器啟動之謓取交易開始 之時被驅動一次。此後資料信號被陳現在該等相同線路上 。然而*若有更多專用線路被提供*此多工化可能為非必 須的。 更明確地說,大約在Τ 5時,橋式邏輯内部控制信號( I/O SBus位址選擇,ISASEL)使該位址賦能於該背板上 ,且在此短暫之後橋式邏輯内部控制信號(I/O SBus資 料選擇,ISDSEL)使該資料賦能於該背板上。在該模組上 之橋式理輯亦使目標I/O設施亦為在SA[27:Q]與PSSLVU: ---------^-- (請先¾讀背面之注意事項-3K...寫本頁) 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -53 - A7
B7 (51
五·、發明説明 0】内所定出之目標設施驅出一從者選擇控制信號。在目前 之實施例中,控制信號被連續地驅動至該背板上而至下游 鄰居。然而,該等信號僅在其依照該SBus通訊協定被假定 為有效時才被比較。 該上/下背板(UDBP[ 31:0】)信號代表上述由該上游模 組經由該背板在大約T5時鐘時間刻劃的位址資訊之通過。 UDBP [31:0】亦代表上述由上游或下游模組(看那一個是該 資料被讀取之I/O設施的本地者)經由該背板在大約T14 時鐘時間刻劃的資料之通過。注意,此UDBP [ 3 1: Q ]信號亦 代表由上游棋組在大約T 17時鐘時間刻副時為了比較的資 料之通過。 若該I/O匯流排為忙線,個別的橋式理輯單元將在 PSACK[2:0】線路上對其個別的處理器發出一再試通知,且 以同步作業之該等處理器將再次試該交易。最後大約在T12 時鐘時間刻劃*該目標1/ 0設施將發出一1/ 0設施將發出 一 I/O設施通知信號ISACK,其後随之有一真實的讀取資 料。注意在ISACK被驅動之時間並非預設而是依I/O設施 而定。同時要注意到,由於ISACK在該目摞I/O設施本地 之另一模組上被驅動,ISACK不畲在圈示之時機圖中變化 。此解釋性時櫬圖係用於該目標I/O設施之非本地模組。 目檷1/ 0設施之本地棋組的橋式埋輯單元大約在T13回應 下播放一上游/下游I/O設施通知信號UDISACK·其後随 之有越過該背板至在其他模組上的資料。 在大約T14時,UDBP[31:0]具有由該目標設施輸出之 54 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 320701_B7_五、發明説明(52 ) 資科。表示資料何時由UDBP[31:Q]之資料有效信號DVALID 與1/ 0 Sbus資料ISD已藉由該管線流通之比較埵輯的比較 階段將之做成。其將被瞭解到ISD資料為本地資料,且UDBP 為上游模組之本地資料。若其無錯誤,這些資料應該相同 。若這些資料間有差異,則該系統中可能有錯誤。該比較 邏輯將偵測該可能的錯誤。大約在T15時,每一模組上之 橋式邏輯將通過一處理器SBus通知信號PSACK,其後皤之 有在T16之資料遞送PSD (由該目標設施纊取)至其個別的 個別。 大的在T7-T18之際,AVALID信號被每一模組上之橋式 理輯軍元同步地發出。在大約Τ19時,DVALID信號被每一 模組上之橋式理輯軍元根據目標I/O設施之ISACK同步地 發出。AVLID與DVALID信號個別分別表示位址與資料已在 該背板上被傳送且備於被該比較理輯比較。 1/ 0設施SBus位址适通脈衝被該目橘設施之本地橋式 理輯單元驅動Μ定出目標I/O設施之位址。ISRD信號被每 一之該等橋式邇輯單元驅動Μ促成將被謓取之資料的傳送 。UIDATSEL信號表示在一讀取交易之際那一模姐為來源。 大約在Τ17時,每一横組之橋式理輯發出一 ISDSEL信 號*其造成被送至其個別處理器之資料的下游傳送。此下 游傳送越過該背板發生。該被傳送之資料被送至其下游鄰 居Κ便比較。此資料通過該橋式埋輯之資料比較管線流通 且最終被實施例。在該資料比較管線流通内之有效/無效 資料被橋式控制信號DVALID之理輯狀態表示*其被該橋式 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 55 _7〇1 Μ Β7 五、發明説明(53 理輯單元使用。同樣地,在該比較管線流通内之有效/無 效位址資料被AVLID之埋輯狀態表示,其被該橋式理輯使 用。由於該等比較器不直接在其所比較之該等的路徑内, 實施該等比較所需之時間並非緊要的。因而,該等比較不 會如某些慣用的三路表示理輯般地在該I/O匯流排上導致 延遲。 在一謓取之際,每一特定的模組比較下列Μ此模組直 接被交易之控制、位址及資料信號與此模組上游鄰居直接 被交易之對應的控制及資料信號。上游鄰居之資料與位址 信號被傳送到下游(由此上游模組至如此所定之)模組做 為上述UDBP信號之部分。上游鄰居挖制信號於專用線路上 傳送至下游。 該等被比較之信號為PSBG,PSAS,SA,PSSLV,PSRD » PSSIZ,PSACK與 PSD ° I---------批衣-- 請先•閱讀背面乏注意事項^,\寫本頁) 訂 經濟部中央標準局員工消費合作社印製 56 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 3^07Οχ 五、發明説明(54 ) Α7 Β7 CPU寫出 處理器寫出至就模組而定之I/O設腌 ISD:資料經由PSD被每一CPU驅動且被其橋式接收 。其經由ISD通過該橋式被送至該I/O設施。(在 吾人之實作中,此係利用闢閉一開醑而做成,其被 使PSD與ISD短路之SWDCLS控制。)當ISACK被該I/O 設施發出時(即當該資料依據SBus通訊協定被閂入 該I/O設施時),該資料被比較。 SA :與CPU讀取相同。 PSSLV :與CPU讀取相同。 PSAS :與CPU纊取相同。 PSBG :與CPU讀取相同。 PSRD :與CPU讀取相同。 PSgIZ :與CPU謓取相同。 PSACK :與CPU讀取相同。 請先間讀背面之注意事項-^4寫本頁) -裝.
參照第10圃之處理器寫出時機圖。在目前實腌例中, 每一該等棋組上個別之處理器可同步地要求一寫出出該等 多重棋組中僅有一個之本地的目檷I/O設施。雖然所有三 個處理器交易所有涉及於寫出作業之信號,僅有目標I/O 設施之本地棋組上的處理器實際執行該寫出。因而,在每 一橋式埋輯軍元將由其本地處理器接收之〗/〇設胨位址解 碼之時,僅有該目標I/Q設施本地之橋式邏輯單元發射該 從者遴擇與1/ 〇設施Sbus位址選通脈衝至該目標I/O設施 。在目檷模組上之橋式埵輯簞元執行至已定位址之I/O設 施的實際寫出,並在該背板上送出該寫出(承認)的结果至 其他棋組之撟式缠輯單元。在該處理器寫出交易之過程中 ’相鄰棋組之個別橋式邏輯單元比較處理器與該目標I/O 本紙張尺度適用中國國家標準(CNS ) a4規格(210X297公釐) 訂 經濟部中央標準局負工消費合作社印製 _ «-» / — 57 五、 發明説明(55 ) A7 B7 經濟部中央標準局員工消費合作社印装 設施間所產生與(或)傅送之控制、資料與位址信號。 參照第10圖之說明性圖式,其就由配置於相同模組上 作為目標I/O設施之個別橋式理輯單元的透視圖寫出至一 目標I/O設施之例的計時圖。注意,在所圖示之例中,由 於該寫出交易之定位址棋態*資料比較係為失效的。大約 在時鐘時間刻劃T2,該處理器驅出SBus位址SA[27:Q1,處 理器資料PSD [31:0】與處理器SBus位址選通脈衝PSAS。該 處理器亦驅出處理器SBus控制信號PSRD與PSSIZ[2:0】。其 將瞭解到該等處理器之每一在假設該三個處理器於正常作 業模態中為同步時會驅出這些相同的信號。 若該I/O匯流排非為忙線(即未有DMA在進行中), 則大約在時鐘時間刻剷T4時·該橋式邏輯單元發出ISASEL ,其造成SA[27:Q],PSRD與PSSIZ[2:Q]以被驅出至該背板 上* Μ傳遞到下游棋組K便比較。該模組之本地橋式埋輯 單元即為該目標I/O之本地者,亦在大約Τ2或Τ4,(視該 I/O設施而定)時驅出一從者選擇信號(未晝出)。該橋 式缠輯單元將ISASEL驅動成有效達到一個時鐘週期,以使 該背板上之位址賦能以便比較。ISDEL被驅動直至一通知 由該目標I/O設陁被接收為止。若該I/O匯流排為忙線, 則該橋式理輯將在PSACK[2:0](未畫出)上發出一再嘗試 通知該處理器,且該處理器再次首試該交易。 最後在圖示例中大約T 7時,該目檷I/O設施發出一通 知信號。在大約T8之該目標I/O設施發出其通知isACK的 一時鐘時間刻劃後,該目標I/O之本地橋式邏輯單元越過 請 L先 閱 讀 背 事j裝 頁 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 58 經濟部中央標準局員工消費合作社印製 3^〇7〇i * A7 ____B7_ 五、發明説明(56 ) 該背板播出此通知至其他模組上之橋式理輯。該上游/下 游從者控制信號選擇UISLVSEL在該等模组接收該通知之際 ,選擇是否要使用由該上游或下游模組來之通知。然後在 每一模組上之橋式理輯單元傳送該通知至其個別的處理器 。因此•基本上是該I/O設施在其已寫出該資料時發出一 I SACK。此通知信號亦在該背板上播放、被每一橋式邏輯 單元接收且被傳送至該等處理器。 在時鐘時間刻«ΙΤ6-Τ12之際M ISDSEL所指示的寫出資 料傳送之際•每一模組之橋式理輯軍元由其處理器越過該 背板驅出該貪料至其下游鄰居以便比較。此資科通過該祷 式理輯之資料比較管線流通*且最後在大約時鐘時間刻劃 Τ 1 0時(即大約I SACK後三個時間刻劃)被比較。注意, 在本實施例中*資料並未實際地被比較,直至一通知由該 I/O設腌被接收為止,其原因在於該I/O設施僅在接收該 通知時閂於該資料。 注意在第10画之說明性時機圖中,資料比較實際上被 做成失效。在某些情形中,當資料由不同模組讀取時*電 腦软體同時由不同横組讀取該資料係已知為不同的。在這 些特例中,該等比較典型上係被做成失效的。 AVALID信號係為內部橋式埵輯單元控制信號,其指出 何時該等位址信號為有效的且備於比較。DVALID信號係為 内部橋式理輯軍元控制信號,其指出何時該等位址信號為 有效的且備於比較。UDI SACK信號係I SACK信號被該目搮 I/O設施本地之(上游或下游)模組越過該背板所發射之 本紙張尺度適用;國國家標準(CNS ) A4規格(210X29*7公釐) 59 ---------批衣-- (請先拥讀背面乏注意事項A 寫本頁) 訂 線 A7 B7 3^〇7〇2 五、發明説明(57) 信號。ISRD為被該橋式理輯單元根據PSRD所產生之I/O設 施SBus謓取信號。IS AS為僅被該目檷I/O設胨之本地橋式 埋輯軍元所驅動之I/O SBus位址選通脈衝信號。 在一寫出之際,每一持定的模組比較下列K此模組直 接被交易之控制、位址及資料信號與此模組上游鄰居直接 被交易之對應的控制及資料信號。上游鄰居之資料與位址 信號被傳送到下游(由此上游横組至如此所定之)模組做 為上述UDBP信號之部分。 該等被比較之信號為:PSBG,PSAS,SA,PSSLV,PSRD ,PSSIZ,PSACK與 PSD ° ---------裝-- 請先遇讀背面*之注意事項寫本頁)
、ST 線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 衫 〇7〇1 五、發明説明(58 ) 經由DMA之I/O設胨讀取記憶體 DMA讀取 ISD:資料經由PSD被每一CPU驅動且被其橋式接牧 。其經由ISD通過該橋式被送至該I/O設施。(在 吾人之實作中,此係利用闞閉一開關而做成,其被 使PSD與ISD短路之SWDCLS控制。)由CPU來之PSACK 經由該橋式亦被傳送至該I/O設腌之ISACK。(在 吾人之實作中,此係利用關閉一開關*其被使 PSACK與ISACK短路之SWACLS控制。其僅就一DMA謓 取被關閉。)該資料在PSACK被該CPU發出一個時鐘 後被比較(即當該資料依據SBus通訊協定被閂入該 I/O設施)。 PSAS :與CPU謓取相同。 PSRD:該SBus讓取/寫出信號經由該本地模組上之 ISRD與其他模組上之UDISRD被該I/O設施驅動並被 每一橋式接收。在每一橋式由其CPU接收PSBG後, 其經由PSRD驅出該讀取/寫出信號至其CPU。當PSBG 為有效的,且當PSAS為有效的•若其在一DMA謓取 之際發生成為有效的時,被比較。 PSSIZ :類似於PSRD。 PSACK :被每一CPU驅動且被其橋式接收。經由 ISACK被其橋式傳送至該I/O設施。總是被 比較。 注意,在DMA之際SA與PSSLV不被比較•原因在於吾 人之實作僅支援I/O設施與CPU記憶體間之DMA,而 非二個I/O設施間者;因此,該位址資訊不必須為 有效的。 經濟部中央標準局員工消費合作社印製 參照第11圖之DMA讀取時機圖。在本發明之目前實施 例中,一 I/O設施(洌如MACIO)可運用DMA (直接記憶體 存取)技術由處理器記憶體讀取資訊。在下面描述例中, I/O設施要求由所有模組上之橋式埵輯簞元存取至處理器 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 61 _ a 1 經濟部中央標準局貝工消費合作社印製 A7 --- B7 五、發明説明(59 ) 記憶體。然而其將被瞭解到,當被要求對其他I/O設施存 取時,可應用相同的原理。 在該目前實陁例中* 一個要求中之I/O設施可發出一 匯流排要求信號至所有該等橋式理輯軍元。該本地橋式埵 輯MBus Grant回應,並由I/O設施接受該DMA位址。注意 ,雖然一模組之本地I/O設施發出該要求·此要求被傳給 所有該等橋式埋輯單元及最後至以同步動作之所有該等處 理器。更特別的是,在發出一匯流排許可後,該本地橋式 埋輯單元由該I/O設施傳送DMA位址至其他模組上之橋式 理輯單元*且每一模姐上之橋式理輯軍元同步地傳送該要 求至其處理器。由於每一橋式邏輯單元同時由該I/O設施 起始地接收該匯流排要求,且所有三個單元在I/O設施匯 流排要求被許可時同時地決定,故同步的作業被維持。每 一處理器K一匯流排許可來回,並由其傾別的橋式理輯單 元接受該DMA位址。然後每一處理器讀取其本身的本地記 憶體,並送出结果的資料至其本身之本地橋式理輯單元。 在DMA謓取作業的過程中,相鄰横組之橋式邏輯軍元比較 處理器與該要求中I/O設腌間被產生與(或)被傳送之控 制與資料信號。 注意,僅有要求中之I/O設施的本地橋式埋輯軍元實 際地傳送該資料至該要求中之I/O設施。此僅有要求中之 I/O設施的本地模組實際地與該要求中之I/O設施通信的 事實是重要的,原因在於一個「壞的」處理器或處理器記 憶體僅能送出「壊的」資料至其本身的本地I/O設施且無 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -6 2- t— (請ί讀背面乏注意事項^寫本頁) 訂 線 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(6〇 ) 法敗壊其他模组之本地I/O設施。 參照第11圖之說明性時櫬圖,其顯示由個別橋式理輯 單元謓取一涸四句DM A之時櫬圖例,其中該讀取中之I/O 設施與由設施(在此例中為處理器記憶體)為相同模組之本 地者。大約在時鐘時間刻劃T1時,一I/O設施驅出其SBus 要求選通脈® OSBRS至所有該等模組之橋式理輯單元。該 OSBRS經由該背板被送至所有模組。當I/O匯流排麥成有 空時(即沒有處理器起動之交易在進行中,且沒有較高階 之I/O設施對該匯流排要求)*該本地橋式理輯單元之判 斷理輯如所顯示地於時鐘時間刻劃T3發出一 1/ 0 Bus許可 ISBGS至該要求中之I/O設施。注意,雖然每一橋式理輯 單元產生内部的信號允許該匯流排至要求中之I/O設施, 僅有該目標1/0設施之本地的橋式理輯單元實際地驅動該 匯流排許可至該目播1/ 0設施。大約在時鐘時間刻劃T4時 *則該1/ 0設施驅出一虛擬位址至該1/ 0匯流排資料線路 ISD。同樣在約T4時,該I/O設施驅出SBus主控制信號 ISSIZ與ISRD ° 大約在T5時,該要求中之I/O設施的本地横組之橋式 缠輯單元發出ISDSEL其在該接收中之模組的UDBP之該背板 上播放該虚擬位址,且在該背板上播放該SBus主控制信號 至其他模組。每一橋式理輯單元檢査該虛擬位址係對要求 該DMA讀取之1/ 0設施係為有效的。即,每一横組被分配 一段記憶體。一特定模組之本地I/O設胨僅能執行被分配 至其模組之記憶體部分的DHA讀取。 (請先i?讀背面4之注意事項\4^寫本頁) •裝- *v5 線 本紙張尺度逋用中國國家標準(CMS ) A4規格(210X297公釐) 63 82〇7〇1 Α7 Β7 經濟部中央標準局貞工消費合作杜印製 五、發明説明(61 ) 若其不為有效的,則在所有模組上之橋式缠輯單元發 出一錯誤通知至該要求中之I/O設腌。該I/O設施實際由 其本地橋式邇輯軍元接收該錯誤通知。不同模組上之個別 橋式蘧輯單元發出岔斷至其個別的處理器.且該交易被中 止。然而若該虛擬位址為有效的,則大約在T8時,該橋式 邏輯軍元發出一處理器SBus要求信號PSBR至其本身的處理 器。最後,大約在T9時,該等個別的處理器發出涸別的處 理器SBus許可信號PSBG至其本地的橋式邏輯單元。然後大 約在T10時,該等橋式埋輯單元驅出PSD (其亦經由一開關 被連接於ISD)上之虛擬位址,並驅出SBus主控制信號PSSIZ 與PSRD至其個別的處理器。該虛擬位址在PSD上被驅動而, 非SA;因而其在ISDSEL為有效時被驅動至該背板上。 ISASEL在整個DMA中為無效的。被送至該等處理器之虛擬 位址走出到該背板上以便比較,且由UDBP上之上游模組被 接收。最後大約在T1 4時,該等個別的處理器驅出一通知 信號PSACK,其經由該橋式邏輯單元上之一開關被送至 I SACK上。大約在T15時,該處理器驅出PSD ·其經由該橋 式埋輯軍元上之一開闞被送出至ISD上。該要求中之設施 的本地橋式理輯單元實際送出該通知(其後有資料)至該 要求中之I/O設施。同樣約在T15 ISDSEL為有效時,每一 棋組驅出該資料至該背板Μ傳遞至其下游鄰居用以比較。 注意,該資料/位址係經由ΟΒΡ被驅出至該背板上。然而 寅料/位址係經由係為一電路板輸入之UDBP在該背板上被 接收。因此,該下游鄰居在UDBP上接收該資料。該橋式邐 (請先¾讀背面•之注意事項寫本頁 •裝· 訂 -線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 64 A7 —__B7_ 五、發明説明(62 ) 輯單元根據DIDATSEL為該被讀取之資料遘擇該上游或下游 資訊。 在經由DMA的I/O設施謓取之際,每一特定的模組比 較下列Μ此模組直接被交易之控制、位址及資料信號與此 模組上游鄰居直接被交易之對應的控制及資料信號。上游 鄰居之資料與位址信號被傳送到下游(由此上游模姐至如 此所定之)模组做為上述UDBP信號之部分。 該等被比較之信號為:PSBG· PSAS,PSRD,PSSIZ, PSACK與 PSD ° 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 65 五、發明説明(63 ) DMA寫出 Α7 Β7 經由DMA之I/O設施寫出記憶體 • PSD[31:Q]資料經由本地横組上之ISD與其他模組上 之UDBP由該I/O設施被每一橋式接收,且被儲存在 每一橋式之DMA FIFO内。在每一橋式由其CPU接收 PSBG後,該資料便被每一橋式驅出,且經由psd被 每一CPU接收。(在吾人之實作中,PSD與ISD實際 被一SWDCLS控制的開關而被做成在一起短路,使得 該資料在二者PSD與ISD上。)資料在PSACK後一個 時鐘時間刻劃被比較(即該資料依據SBus通訊協定 為有效)。 • PSAS :與CPU讀取相同。 .PSRD :與DMA讀取相同。 PSSIZ :與DMA讓取相同。 • PSACK:被每一CPU驅動且被其橋式接收,當橋式正 接收該DMA資料進入其DMA FIFO時,ISACK被其橋式 被發出至該I/O設施;因此被該橋式由該CPU接收 之通知未被傳送至該I/O設施上。總是被比較。 •注意,在DMA之際SA與PSSLV不被比較,原因在於吾 人之賁作僅支援I/O設陁與CPU記憶體間之DMA*而 非二個I/O設施間者;因此,該位址資訊不必須為 有效的。 —---------裝-- (請先^'讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 參照第12_之DM A寫出時機圖。在本發明之目前實施 例中,一I/O設施可運用DMA (直接記憶體存取)技術由 處理器記憶體或由其他I/O設施讀取資訊。在下面設立之 例中,I/O設施要求對處理器記憶體之存取。然而其將被 瞭解到,當被要求對其他I/O設施存取時,可應用相同的 原理。 在目前的實施例中,一要求中之設施可發出一匯流排 要求信號。該橋式連輯Μ發出一匯流排許可信號來回應, 本紙張尺度適用中國國家標準(CNs ) Α4規格(210X 297公釐) 66 經濟部中央標準局®c工消费合作社印製 A7 B7 五、發明説明(64 ) 並由該要求中之1/〇設施接收該DMA虛擬位址。與在該要 求中之I/O設施相同模組上的本地橋式理輯在該背板上傳 送該虛擬位址至其他模組上之橋式埵輯。該本地橋式趣輯 由該要求中之I/O設陁接受該寫出資料,並在該背板上將 之傅送至其他模組上之橋式邏輯。每一個別的橋式埵輯將 該寫出資料儲存於其個別的本地FIFO缓衝器。該個別的橋 式理輯傳送該匯流排要求至其本地的處理器。每一個別的 處理器Μ—匯流排許可來回應,並接受由其本地橋式理輯 來之DMA虛擬位址。然後每一處理器接受由其本地橋式邏 輯來之寫出資料並將之寫出至其本身的主記憶體。在DMA 寫出作業的過程中,相鄰模組之橋式理輯比較相鄰處理器 與該要求中I/O設施間被產生與(或)被傳送的控制信號 與資料信號。注意,雖然在目前實施例中之DMA係Μ主記 憶體為讀取或寫出目釋,其可能與本發明實施於一系統之 一 1/ 0設施Κ另外1/ 〇設施為DMA讀取或寫出目標是一致 的。 參照第12圖之說明性時機圖,其顯示由該寫出中之 I/O設胞的個別本地模組的一個四句DM A寫出之時機圖例 。大約在時鐘時間刻剷T1時,一寫出中之I/O驅出其SBus 要求選通脈衡0SBRS至所有該等模组之橋式理輯。當I/O 匯流排變成有空時(即沒有處理器起動之交易在進行中, 且沒有較高優先之1/ 0設施對該匯流排要求) > 在例中大 約T3時,每一橋式埵輯簞元之判斷邐輯發出一 I/O SBus 許可選通脈衝IS BGS。然而,僅有該目標I/O設胨之本地 本紙張尺度適用中國國家標準(CNS ) Α4現格(210Χ297公釐) 67 I-------「裝-- (請先閱讀背面之注意事項再填寫本頁) -* 3^〇7Qi Α7 Β7 五、發明説明(65 ) 經濟部中央標準局貝工消費合作社印製 橋式理輯軍元實際驅出該ISBGS信號至該目標I/O設腌。 大約在T4時•該要求中之I/O設施在回應之下驅出一虛擬 位址至SBus資料線路ISD上。同樣在T4時,該I/O設施驅 出I/O SBus主控制信號ISRD與ISSIZ。I/O設施之本地的 橋式埋輯單元發出該虛擬位址。該SBus主控制信號在該背 板上被該I/O設施之本地的橋式邏輯單元播出且被其他模 組接收。該等個別的橋式邏輯單元為要求DMA之1/ 0設腌 檢査該虛擬位址為有效的。 若該虛擬位址不為有效的,則每一個別的橋式理輯發 出一錯誤通知導尚於該婆求中之1/ 0設施,雖然僅有要求 中之I/O設施的本地$式理輯單元實際提供該錯誤通知至 該設施。每一橋式理輯單元發出一岔斷至其個別的處理器 ,且該交易被中止。 若該虛擬位址為有效的*則大約在T8時•對該具有要 求中之I/O設腌的模組為本地之個別橋式理輯開始發出 I/O SBus通知ISACK至該要求中之I/O設施,而接收該資 料進入其DMA FIFO。大約在T9時,該橋式理輯播放該I/O 設施資料至其上游與下游模組,其再經由UDBP開始接收該 資料。其他的橋式埋輯軍元將由該背板來之資料黼存其涸 別的DMA FIFO内。 大約在T12時•當所有該資料被儲存該等FIFO,每一 個別模組的橋式理輯發出一處理器SBus要求PSBR至其個別 的處理器。最後大約在T 13時該等個別的處理器發出處理 器SBus許可PSBG至其個別的橋式埋輯。該等個別的橋式邏 ^装 訂 飞 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 68 A7 _______B7 五、發明説明(66 ) 輯於T14時在回應下驅出虛擬位址PSD (其經由一開闞被連 接至ISD) ,PSRD與PSSIZ。最後大約在T18時該等個別處 理器開始發出通知,且該資料PSD由個別的DMA FIFO傳送 出去而進入個別處理器之記憶體。每一個別的橋式理輯單 元驅動被傳送進出其處理器之資料與控制越過該背板而至 其下游鄰居Μ便比較。 在一經由DMA的I/O設施寫出之際*每一特定的模組 比較下列Μ此模組直接被交易之控制、位址及資料信號與 此模組上游鄰居直接被交易之對應的控制及資料信號。上 游鄰居之資料與位址信號被傳送到下游(由此上游模組至 如此所定之)模組做為上述UDBP信號之部分。 該等被比較之信號為:PSBG,PSAS,PSRD,PSSIZ. PSACK與 PSD ° 經濟部中央揉準局員工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 69 經濟部中央標準局員工消費合作社印製 3^G7〇j B7 五、發明説明(67 ) 元件標號對照 10----SS5電腦系統 12----處理器 14,28——糸統記憶體 16,18——輸入/輸出元件 20 ... .SBus 22____SBus擴充槽 24----系統模組 26.....處理器 30.. ..輸入/輸出控制器(I/O控制器) 32----橋式理輯單元 3 2 A,3 2 B,3 2 C____橋式 34----匯流排 3 6 ....開關 38----互接單元 38’...時鐘線路 40——第一連接 42----第二連接 44.. ..三重模組冗餘(TMR)電腦系统 46A,46B,46C____糸統楔組 48A > 48B · 48C____處理器 50A,50B,50C. . ·.系統記憶體 52A,52B,52C____橋式埋輯單元 54A » 54B - 54C____I/O控制器 A7 (請先閱讀背面之注意事項再填寫本頁) 'tr 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 70 五、發明説明(68 ) 56,56A,56B,56C____匯流排
58A,58B,58C…MACIO
60A,60B,60C____SLAVIO 62——三重冗餘時鐘 64A > 64B * 64C----基準時鐘振邇器 66A * 66B * 66C____相位鎖定迴圈電路 68A,68B,68C____多工器開闞 70----交易閂 70-1....交易資料錯誤儲存器 70-2. ...位址錯誤交易儲存器 70-3. ...控制錯誤儲存器 72.. ..交易比較器 72-1----資料比較器 72-2----位址比較器 72-3. ...控制比較器 74——控制/狀態理輯 80.. ..背板多工器 82.. ..背板/本身資料多工器 83.. ..本身資料儲存器 84——上/本身位址多工器 8 6 ....匯流排多工器 88.. ..本身位址儲存器 90____BPIO暫存器
92____DMA FIFO 94----信號選擇電路 9 6,9 8 ....開關 71 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 申請專利範圍 1. 一徑荇錯電腦糸統,包含有: 一紐第一系統模紐,其包括有一倾第一處理器、 與一 第一處理器匯流排、及一個第一 I / 0匯流排 1 一 Μ第二条統摸組,其包括有一丨傾第二處理器、v 與一 W第二處理器匯流排、及一個第二I /0匯流排 ;以及 一 Μ第三糸統模組,其包括有一個第三處理器、 與一脑第三處理器匯流排、及一個第三I /0匯流排 » Κ屮該等第一、第二、與第三處理器可彼此柑對 _步地)1作; 其屮該組第一条統模姐更包括有一 ®第一控制裝 置,該第一控制裝置協調該第一處理:_流排與各該 第一 I / 0匯流排、或第二I / 0匯流排、或第三I / 0匯流排問之第一交易資訊的傅送動作:且其中該 第一条統模紐包括有第一比較邏輯電路,該第一比較 邏栉電路比較該第一交易資訊與對應的第二交易資訊 » 其中該組第二条統模組更包括有一 to丨第二控制装 置,該第二控制裝置協諏該第二處理器匯流排與各該 第一 I / 0匯流排、或第二I / 0匯流排、或第三I /◦匯流排問之第二交易資訊的傳送_作;且其中該 第二条統模組芭括有第二比較邏輯電路,該第二比較 -72 - 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) M,. 2〇7〇i ?! D8 六、申請專利範圍 廳輯電路比較該第二交易資訊與對應的第三交易資訊 ;以及 其中該組第二条統模組吏包括有一 _第η控制裝 s,該第三控制裝置協調該第三處理器匯流排與各該 第· ί /〇匯流排、或第二ί /〇 I涯流啡、或第三1 /〇流排問之第三交易資訊的傳送動作;ϋ其中該 第三糸統模組包括有第三比較邏賴電路,該第三比較 题w電路比較該第三交易資訊與對應的第一交易資訊 ;以及 t 傅送電路,其在該等第一、第二.、與第三条統模 組之問傅送該等第一、第二、與第三交易贵訊。 2.如申請專利範圍第1項所述之電腦条統/, 其中該組第一条統模組更包括有供暫時儲存第一 ' 交易資訊的一俩第一交易閂鎖器; 其中該紐第二条統模組更包括有供暫時儲存第二 交易資訊的一細第二交易閂鎖器;以及 其中該紐第三条統模組更包括有供暫時儲存第三 交Μ資訊的一値第三交易閂鎖器。 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 3 .如中請專利範圓第1項所述之電腦条統, «中該第-控制裝置把由該第一比較邏輯電路、 1¾第二比較邏輯電路、或該第三比較邏輯電路中之任 何一個或多個所檢知之誤比較結果通知該第一處理器 其中該第二控制裝置把由該第--Irb較邏輯電路、 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ABCD 六、申請專利範圍 該第二比較邏輯雷路、或該第三比較邏_電路中之任 何一柯P或多個所檢知之誤比較結果通知該第二處理器 ;以及 .«屮該第三控制裝1把由該第一比較邏钳電路、 该第二比較II钳電路、成該第2比較Μ Ιίίίϋ路中之if 何-·㈣或多Μ所檢知之誤比較結果通知該第三處理器 4. 如1丨1請專利範圍第1項所述之電腦条統, 其中該第--控制裝置把由該第一比較邏衔電路、 該第二比較邏輯電路、或該第三比較邏賴電路中之任 何一㈣或多個所檢知之誤比較結果通知該第一處理器 > 4中該第二控制裝置把由該第一比較邏輯電路、 ‘ 該第二比較邏輯電路、或該第三比較邏_電路中之任 何·_或多個所檢知之誤比較結果通知該m二處埋器 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 其中該第三控制裝置把由該第一比較邏㈣電路、 該第二比較邏輯電路、或該第三比較運輯電路中之任 何一脑或多個所檢知之誤比較結果通知該第三處理器 ;以及 :H中該傳送電路在該等第一、第二、與第三糸統 模組之問陴送誤比較結果資訊。 5. 如中請專利砘圃第1項所述之電腦系統· 其中該第一控制装置響應於山該筘一比較邏輯電 -74 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) S^〇7〇1 A8 B8 C8 D8 申請專利範圍 ^ 路、該第二比較邏輯電路、或該第三比較邏街電路中 之任何一個或多個所檢知之一個誤比較結果發出一個 中斷信號給該第一處理器; 其中該第二控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路屮 之任何一脑或多肫所檢知之一個誤比較結果發出一個 中斷信號給該第二處理器; 其中該第Η控制裝置響應於由該第_-比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一諸或多個所檢知之一個誤比較結果發出一個 中斷信號給該第三處理器;以及 其屮該傅送電路在該等第一、第二、與第三条統 模組之問傅送誤比較結果資訊。 6 .如中請專利範園第1項所述之電腦条統, 其屮該第一控制裝置把由該第一比較邏輯電路、 該第二比較邏輯電路、或該第三比較邏輯電路中之任 何一 _或多個所檢知之誤比較結果通知該第一處理器 (請先Μ讀背而之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 其中該第二控制裝置把由該第一比較邏輯電路、 該第二比較邏輯電路、或該第三比較邏輯電路中之任 値所檢知之誤比較結果通知該第二處理器 其屮該第三控制裝望把由該第一比較邏輯電路夂 該第二比較邏輯電路、或該第Η比較邏忉電路中之任 -75 - 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) 〇1 Α8 Β8 C8 D8 申請專利範圍 何一個或多値所檢知之誤比較結果通知該第三處理器 ;以及 /其中該紐第一条統模紐更包活省笱受該燊一處理 器存収及供锊時儲存第一交易資訊的一細第 易閂 經濟部中央標準局員工消費合作社印製 馈器; Η屮該組第二条統模組更包括有可受該第二處理 器存取及供暫時儲存第二交易資訊的-· ® m二交易ra 鎖器;以及 ^其中該組第三条統模組更包括有可受該第三處理 器存収及供暫時儲存第三交易資訊的一倾第三交易四 鏡器;以及 其中該傳送電路在該等第一、第二、與第三系統 模紐之問傅送誤比較結果資訊。 如申請專利範圍第1項所述之電腦条統, 其屮該俜送電路在該等第一、第二、與第王条統 模組之間傳送誤比較結果資訊; 其中該第一控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一㈣或多個所檢知之一 _誤比較結果發出一個 屮斷佶猇給該第一處理器; 其中該第二控制裝置響應於由該第一比較邏輯電 路,該第二比較邏輯電路、或該第二比較邏_電路中 之任何一或多_所檢知之一個誤比較結果發出一個 中斷信號給該第二處理器; 76 本紙張尺度適用中國國家梂準(CNS ) A4規格(210 X 297公釐) (請先閲讀背而之注意事項再填寫本頁) rr 訂 A8 B8 C8 D8 六、申請專利範圍 其屮該第三控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一 1¾或多倾所檢知之一個誤比較結果發出一個 屮斷iS號給該第處理器; 其屮該紐第一系統模組更包坫有Πί受该第一處理 器存取及供皙時儲存第一交易資訊的一胳丨第一交易閂 拟器; 其中該紐第二条統模組更包括有可受該第二處理 器存取及供暫時儲存第二交易資訊的一値第二交易閂 鎖器; 其中該組第三条統模組更包括有可受該第三處理 器存取及供暫時儲存第三交易k訊的一個第三交易閂 _器; ' 其中該第一處理器響應於該第一控制裝置發出的 •丨_中斷倍號而存取該第一交易閂鎖器; 其中該第二處理器響應於該第二控制裝置發出的 一脑中斷焓猇而存取該第二交易閂鎖器;以及 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 其中該第ξ處理器響應於該第三控制裝置發出的 一個中斷信號而存取該第三交易閂鎖器。 8 .如申詰專利範圓第】項所述之電腦条統, 其中該傅送電路在該等第一、第二、與第三条統 模紐之問俜送誤比較結果資訊; 其中該紐第一条統模組包括有紐存茗-·套j乡斷程 式的一個第一電子記憶體; _ 7 7 _ 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 82〇7 o t六、申請專利範圍 A8 B8 C8 D8 統模組包括有儲存#該套診斷程 億體; 統模組包括有儲存替該套診斷程 億體; 裝置響應於山該第一比較邏輯電 電路、或該第三比較廳輯電路中 檢知之一個誤比較結果發出一 fli丨 理器; 裝置響應於由該第一比較邏輯電 電路、或該第三比較邏輯電路中 檢知之一個誤比較結果發出一 _ 理器; 裝置響應於由該第一比較邏輯電 電路、或該第三比較邏輯電路中 撿知之一個誤比較結果發出一脑 理器; 器響應於該第一控制裝置發出的 該套診斷程式來評估該誤比較結 經濟部中央標準局員工消費合作社印製 其 該組 /-μ· —-- 条 式 的 ill 第二 電 子 記 it 中 該Μ第 条 式 的 — 倾 第三 電 子 記 其 中 該第 -一 控 制 路 -、 該 J-t-r 5ί4 二比 較 邏 輯 之 ίΐ 何 一 個或 多 個 所 中阀仿 給該第 —J 處 K 中 一 制 路 該 二比 較 II 輯 之 任 何 — 個或 多 個 所 中 m 信 號 給該 /->-.· 二 處 其 中 ^}-· /-rfr- sA m 控 制 r?七 m ' 該 /·.·>— 二比 較 邏 輯 J-* ίΐ- 何 — ί固或 多 Μ所 中 斷 信 號 紿該第 二 處 其 中 ,-士 Β.Κ ^ —_. 處 理 -一 値 斷 信號 而 執行 果 資 訊 , 其 中 rA Wj 處 理 — m 中 斷 信號 而 執 行 果資 oil ί 以及 其 中 J- i-卜,f όΚ .m Τ: 處 理 一 ί固 中 斷 佶號 而 執 行 (請先閱讀背面之注意事項再填寫本頁) 器響應於該第二控制裝,4發出的 該套診斷程式來評估該誤比較結 器響應於該第三控制裝置發出的 該套診斷程式來評估該誤比較結 -78 - 本紙張尺度逋用中國國家標準(CNS〉A4規格(210X297公嫠) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 果資訊… 9.如中請專利範圍第1項所述之電腦糸統,其更包括有 設置於該第一条統模組上且與該第一控制裝賈互 連的一 ί@第一 I / ◦裝置控制器; 設置於該第二条統模紐上且與該第二控制裝置互 迪的一脑第二丨/ϋ裝置控制器;以及 設Μ於該第三条統模紐上且與該第三控制裝置互 迚的一 _第二丨/〇裝置控制器。 1 〇.如Φ誌專利範園第1項所述之電腦系統,丼更包括有 協調某些第一交易資訊在該第一 i /〇匯流排上 之傳送動作且與該第一控制裝置互連的一(固第一 I / ' 0装贾控制器; 協調枭啤第二交易資訊在該第二丨/0匯流排上 之傳送動作且與該第二控制裝置互連的一細第二I / 0裝置控制器;以及 i調某些第三交易資訊在該第三[/ 0匯流排上 之傳送動作且與該第三控制裝置互連的一個第三1 / 0裝置控制器; 其中該等第一、第二、與第三I / 0裝置控制器 傲彼此相對不同步地蓮作。 11.如申請專利筘圆第1項所述之電腦条統,其更包括有 -79 - 本紙張尺度逋用中國國家標準(CNS〉A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 32〇^〇i ts8 C8 D8 六、申請專利範圍 -·㈣匯流排時鐘,其提供該等第一 ·第二、與第 三處理器匯流排和該等第一、第二、與第三I /0匯 流排所用的fii丨步iL·時鋪信號。 12 . — Μ矜铅電腦条統,其包含有: -紐第-·条統模組,其包括有一個第一處理器、 與-fli丨第一處玴器匯流排、及一個第--I / 〇匯流排 --μ第二系統模組,其包括有一 _第二i理器、 與一 _第二處理器匯流排及一値第二[/ 〇匯流排 ;以及 一組第三系統模組,其包括有一你丨第三處理器、 與一倾第三處理器匯流排、及一個第三I /0匯流排 ' 其中該等第一、第二、與第三處理器通常彼此相 對同步地運作; 一阽丨席流描介而控制單元,其協調: 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ;,亥第一處理器匯流排與該第一 I / 0匯流排 、或該第二I /◦匯流排、或該第:〔丨/ ◦匯流 排中在某一時刻之任一給定者之問之第一交易資 訊的同步傅送i作,以及 該第二處理器匯流排與該第一 I /0匯流排 、或該笫二[/ 0匯流排、或該第乂 [ / 0匯 排中之該給定者之間之第二交易資訊的同步傅送 動作,以及 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 B亥第三處理器匯流排與該第一 1: / 0匯流排 、或該第二I / 0匯流排、或該第£ I / ◦匯流 排中之該給定者之間之第三交易資訊的同步傳送 «屮該電腦系統更包括有: 第一比較邏輯電路·其比較該第一交易資訊與對 應的第二交易資訊; 第二比較邏賴電路,其比較該第二交易資訊與對 應的第三交易資訊;以及 第三比較邏賴電路,其比較該第二交易資訊與對 應的第一交易資訊。 13.如巾請專利範劇第12項所述之電腦条統,K屮該匯流 排介而控制單元包括有: • 迮該等第一、第二、與第:£条統模紐之問傳送該 等第-——第二、與第三交易資Μ的傳送電路。 14 .如Ψ請專利範園第1 2項所述之電腦系統,其中該匯流 排介而控制谭元包括有: 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項存填寫本f } --ill丨第一控制裝置,其控制該第一處丨1丨ί器匯流排 與各該第一丨/ 0匯流排、或第二丨/ 0丨通流排、或 笫η ί/〇匯流排間之k 一交易資訊的俜送動作; 一脑第二控制裝置,其控制該第二處·器匯流排 與各該第-·丨/ 0匯流排、或第二丨/ C)匯流排、或 第三I / 0匯流排問之第二交易資訊的俜送動作;以 及 -81 - 本紙張尺度逋用中國國家標準(CNS ) A4«iM 210X297公嫠) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 一傾第三控制裝置,其控制該第三處理器匯流排 與各該第一 I/O匯流排、或第二I /0匯流排、或 第三[/ 0匯流排間之第三交易資訊的俜送動作。 15 .如巾諸專利範圓第12項所述之電腦条統,其中該匯流 排介而挖制眾元包括有: 一 _第一控制裝置,其控制該第一處理器匯流排 與各該第一 I / 0匯流排、或第二I / 0匯流排、或 第三1 / 0匯流排間之第一交易資訊的傳送動作; 一 _第二控制裝置,其控制該第二處理器匯流排 與各該第一丨/ ◦匯流排、或第二[/ 0匯流排、或 第三I / 〇匯流排間之第二交易資訊的傅送動作; 一丨丨*丨第三控制裝置,其控制該第三處理器匯流排 與各該第一 I / ◦匯流排、或第二I / 0歴流排、或 ' 第三丨/0匯流排間之第三交易資訊的傳送動作;以 及 傳送電路,其在該等第一、第二、與第三控制裝 置之問傅送該等第一、第二、與第三交易資訊。 1令.如申請專利範圍第12項所述之電腦系統· K中該匯流 排介面控制單元包括有: 設置於該第一条統模紐上之-flg第一控制裝置, 其控制該第一處理器匯流排與各該第--· 1 / 〇匯流排 、或第二I /〇匯流排、或第三1/〇匯流排間之第 一交易黃訊的傳送勅作; 念置於該第二条統模組上之一細第二控制裝置, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -------Τ-f 裝-- (請先閱讀背而之注意事項再填寫本頁) 、\\3 3 阶 〇ι ?! D8 六、申請專利範圍 其控制該第二處理器匯流排與各該第一 I / 0匯流排 、或第二丨/ 0匯流排、或第三i / 0匯流排問之第 二交易資訊的傅送動作;以及 設茂於該第三条統模紐上之一 _ m j挖制裝μ · 其控制該第三處理器匯流排與各該第一〖/〇匯流排 、戎第二I / 〇匯流排、或第王〖/ 〇 kf流排間之第 三交易資訊的傅送動作。 17 .如ΐ請專利範騮第12項所述之電腦条統,其中該匯流 排介而挖制車元包括有: 設S於該第一条統模組上之一丨_第一控制装置, 其控制該第一處理器匯流排與各該第一 I /〇匯流排 、或第二I / 0匯流排、或第三I / 0眶流排間之第 一交易資訊的傅送勁作; ' 設_1於該第二条統模組上之一個第二控制裝置, 士U'i制該第二I霉砰器匯流排與各該第一丨/〇匯流排 、或第二I / 0匯流排、或第Η 1 / 0匯流排間之第 二交易資訊的傅送動作;以及 經濟部中央標準局員工消費合作社印聚 (請先間讀背而之注意事項再填寫本頁) 設置於該第三条統模紐上之一個第J控制裝置, 其控制該第三處理器匯流排與各該第一】/〇匯流排 、或第二[/ 0匯流排、或第三I / 0匯流排間之第 三交易資訊的傳送動作; 其中該電腦糸統更包括有: 俜送電路,其在該等第一、第二、與第三条統模 組之問傅送該等第一、第二、與第三交易資訊。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 18 .如中請埤利範_第12項所述之電腦条統,其中該匯流 排介面挖制m元包括有: 一倾第一控制裝覽,其控制該第一處理器匯流排 與各該第一丨/〇匯流排、或第二丨/〇雁流排、或 笫二[/()_流排問之第一交易資訊的俾送勁作; - _第二控制裝置,其控制該第二處理器匯流排 與各該笫一 [/〇匯流排、或第二I /〇匯流排、或 第兰:[/ 〇匯流排間之第二交易資訊的傳送動作; •脑第三控制裝置,其控制該第三處理器匯流排 與各該第一 I / ◦匯流排、或第二I / 0腿流排、或 第I I /0匯流排間之第三交易資訊的傳送動怍;以 及 其中該電腦条統更包括有: ' 協調某些第一交易資訊在該第一丨/ 0匯流排上 之俜送動作且與該第一控制裝置互連的一㈣第一 I / ◦裝置丨空制器; 協調某些第二交易資訊在該第二I / 0匯流排上 之傅送勁作且與該第二控制裝置互連的一 Μ第二I / 0裝置控制器;以及 協調某些第三交易資訊在該第三、/ 0匯流排上 之俜送動作且與該第三控制裝置互. ·肺第三〖/ 0裝置控'制器; 其中該等第一、第二、與第三I / ◦裝置控制器 你彼此柑對不同步地蓮作。 -84 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----;----裝.-- (請先閱讀背而之注意事項再填寫本頁) -i-f> 3 2 〇7 〇χ 鉍 C8 D8 六、申請專利範圍 1 9 .如申請專利範園第1 2項所述之電腦条統,其更包括有 一個匯流排時鐘,其提供該等第一、第二、與第 三處理器匯流排和該等第一、第二、與第三I / ◦匯 流排所用的同步化時鐘信號。 20.如巾請專利範圍第12項所述之電腦条統,其中該匯流 徘介而控制單元包括有: 一個第一控制裝置,其協調該第一處理器匯流排 與各1¾第一 I / Ο匯流排、或第二[/ 0匯流排、或 第Η I / 0匯流排間之第一交易資訊的傳送動作; 一個第二控制裝置,其協調該第二處理器匯流排 與客該第一 [/ Ο匯流排、或第二I / (.)匯流排、或 第三I / 0匯流排間之第二交易資訊的傳送動作; ' /一個第三控制裝置,其協調該第三處理器匯流排 與各該第一 ί / ◦匯流排、或第二I / 0匯流排、或 第三1 /〇匯流排間之第三交易資訊的傳送動作; 其中該電腦条統更包括有: 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 協調某些第一交易資訊在該第一 I /0匯流排上 之傳送勁作且與該第一控制裝置互連的一個第一 [/ 0裝置控制器;以及 協淑某些第二交易資訊在該第二[/ 0匯流排上 之傳送動作且與該第二控制裝置互迪的-Μ第二I / 〇装置控制器;以及 協調某些第三交易資訊在該第三I / 0匯流排上 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ABCD 六、申請專利範圍 之傳送動作M.與該第三控制裝置互連的一 _第三I / 0裝置控制器; 其屮該等第一、第二、與第Η I /0裝置控制器 偽彼此相對不冏步地運作;以及 一 _隠流排時鐘,其提供該等第.、第二、與第 二fe理器丨:1¾流排和该等第一'、二_、與自..i二1 / ◦丨進 流排所用的同步化時鐘信號。 2 1 .如申請專利範圍第1 2項所述之電腦条統,其中該匯流 排介而控制單元包括有: 一倾第一控制裝置,其協調該第一處理器匯流排 與各該第一· I / 0匯流排、或第二I / 0匯流排、或 第三丨/Ο匯流排間之第一交易資訊的傳送動作; 一 ί@第二控制裝置,其協調該第二處理器匯流排 ' 與各該第· I /0匯流排、或第二I / 0匯流排、或 第二I / 0匯流排問之第二交易資訊的俜送動作; 經濟部中央標準局貝工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) -倾第三控制裝置,其協調該第三處埋器匯流排 與各該第一 I /0匯流排、或第二1/ 0匯流排、或 第三I / 0匯流排間之第三交易資訊的俜送動作;以 及 /其中該電腦条統更包括有: 協調某些第一交易資訊在該第一 I / C)匯流排上 之傅送動作且與該第一控制裝置互連的一 _第一 I / 〇裝置控制器; 協調某些第二交易資訊在該第二I /0匯流排上 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 之傳送動作Μ與該第二控制裝置互速的一個第二I / 〔)裝置控制器;以及 協調某些第三交易資訊在該第三I / 0匯流排上 之俾送朔作Η.與該第三控制裝置互連的一胸第三I / 〇裝黃控制器; 其中該等第一、第二、與第三I / 0裝置控制器 偽波此相對不同步地蓮作; 其中該第一控制裝置在一般處理器操作期間于針 對該第一 I / ◦裝置控制器所作/的一個處理器寫入操 作期問内,於該第一處理器匯流排和該第一 I / 0匯 流排之冏遞送寫入資料; 其中該第二控制裝置在一般處理器操作朋間于針 對該第二I / 0裝置控制器所作的一個處理器寫入操 ' 作期冏内,於該第二處理器匯流排和該第二I /0匯 流徘之問遞送寫入資料; 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 其中該第三控制裝置在一般處理器操作期間于針 對該第三I / 0裝置控制器所作的一脑處理器寫入操 作期問内,&該第三處理器匯流排和該第三I / 0匯 流排之問遞送寫入資料。 22.如申請專利範圃第12項所述之電腦糸統,其中該匯流 排介面控制單元包括有: 一妨丨第一控制裝置,其協調該第一處理器匯流排 與各該第一 I / ◦匯流排、或第二I / 0匯流排、或 第三I / 0匯流排間之第一交易資訊的俜送動作; 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央橾準局員工消費合作社印製 32G7〇i I D8 六、申請專利範圍 一健笫二控制裝置,其協調該第二處理器匯流排 與各該第一 1 / 0匯流排、或第二I / 0匯流排、或 第三I / 0匯流排間之第二交易資訊的傅送動作; 一糾第三控制裝置,其協調該第Η處观器匯流排 與各該第一 [/ ◦匯流排、或第二I / 0匯流排、或 第三[/ 0匯流排間之第三交易資訊的傅送動作;以 及 其屮该電腦条統更包括有: 協調某些第一交易資訊在該第一 I / 0匯流排h 之俜送勁作a與該第一控制裝賈互速的一 _第一 I / 〇裝置技制器; 協調某些第二交易資訊在該第二I /〇匯流排上 之俜送勁作且與該第二控制裝置互迚的一 _第二I / ' 0裝贾控制器;以及 協調某些第三交易資訊在該第三I / 0匯流排上 之傳送動作且與該第三控制裝置互連的一 _第三I / ◦裝置控制器; 其中該等第一、第二、與第三1 /0裝置控制器 偽彼此相對不同步地運作; 其中該第一控制裝置在該第一 I / ◦裝置控制器 所請求的一個D Μ Λ讀取操作期問内,於該第一處理 器匯流排和該第一 I / 0匯流排之間遞送讀取資料; 其中該第二控制裝置在該第二1 / 0裝置控制器 所請求的一丨固D Μ Α讀取操作朋問内,於該第二處理 τ 8 8 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 專 、1T ^〇7〇1 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局員工消費合作社印製 器匯流排和該第二[/◦匯流排之間遞迖讀取資料; 其中該第三控制裝置在該第三I /〇裝置控制器 所諸求的一丨丨SI D Μ A讀取操作期間内,於該第三處理 器_流排和該第三I / 0匯流排之問遞送譖收資料。 23.如ψ 3專利铱岡第1 2项所述之電腦条統,K中該匯流 排介而控制單元包括有: --ί丨ίΐ第一控制装賈,其協調該第一處埋器匯流排 與各該第一丨/ 0匯流排、或第二I / 0瞬流排、或 第乂 I / ()匯流排問之第一交易資訊的俜送勁作; -値第二控制裝置,其協調該第二處理器匯流排 與各該第一 I / 0匯流排、或第二I / 0 _流排、或 第三I / 0匯流排間之第二交易資訊的傅送動作; 一個第三控制裝置,其協調該第Η _理器匯流排 與各該第一 I / 0匯流排、或第二丨/ C)匯流排、或 笫三I / 0 流排間之第三交易資訊的俜送朔作;以 及 其中該電腦系統更包括有: 協調某些第一交易資訊在該第一 [/ 0匯流排上 之俜送動作且與該第一控制裝置互連的一 _第一 I / 0裝置控制器; 協調某些第二交易資訊在該第二I / 0匯流排上 之傅送動作旦與該第二控制裝置互迪的一㈣第二I / 0裝置控制器;以及 協調某些第二交易資訊在該第二丨/0匯流排上 -89 - (請先閱讀背而之注意事項再填寫本頁) .J '11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 之俾送勁作U.與該第三控制裝置互迚的·倾第三I / 0裝贾控制器; 被互連來接收來自該第一 I /0匯流排之資料並 提m所接收資料至該第一處理器匯流排的第一 F IFO記 憶_ ; ^皮互迪來接收來自該第二I / 0匯流排之資料並 提m &接收资料至該第二處理器匯流排的第二F [F0記 憶體; 波互迚來接收來自該第三I /◦匯流排之資料並 提供所接收資料至該第三處理器匯流排的第三FIFO記 憶體; 其中該等第一、第二、與第三I / 0裝置控制器 偽彼此相對不同步地蓮作; ' 其中,在一般處理器操作期間,該第-·控制裝置 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在該第一 I / 0裝置控制器所請求的一肪丨D Μ Λ讀取 操作則問内,將該第一處理器匯流排和該第一 I / ◦ 匯流排直接互連,旦其中,在一般處理器操作期間, 該第一控制装置使該第一 F IF0記憶體接收因該第二I / 0裝置控制器或該第三I / 0裝置控制器所請求之 一 ft_ D Μ Λ寫入操作而提供的資料、並把所接收之此 等資料提供至該第一處理器匯流排; 其中,在一般處理器操作期問,該第二控制裝置 在該第二I / 0裝置控制器所請求的一㈣L) Μ Α讀取 操作朋問内,將該第二處理器匯流排和該第二I / 0 本紙張尺度逋用中國國家標準(CNS ) A4規格(210 X 297公釐) 3^〇7〇χ A8 B8 C8 D8 申請專利範圍 流排点接丑迚,旦其中,在一般處现器投作期間, 該第二控制裝贾使該第二F IFO記憶體接收因該第一 I / 0裝置控制器或該第:Ξ I / 0裝置控制器所請求之 一倘D Μ Λ寫入操作而提供的資料、並把所接收之此 等S料提供歪該第二處理器匯流排;以及 其屮,在一般處理器操作期間,該第2控制裝置 (I:該ί.ί厂(丨/ 0裝贾控制器所請求的一㈣丨)Μ Λ讀取 操作期間内,將該第三處理器匯流排和該第Η I / (0 流I非貞接互迚,且其中,在·般處理器操作期問, 該第三控制裝置使該第三F IFO記憶體接收因該第一 I / 0裝置控制器或該第二I / ◦裝置控制器所請.求之 一 _ D Μ Λ寫入操i而提供的資料、並把所.接收之此 等資料提供至該销三處理器匯;^排<。 2 4 . —種容錯電腦条統,其包含有: 一 Μ第一系統模組,其包括有一個第一處理器、 與一個第一處迚器匯流排、及一 j|Sj第-‘ f / 〇匯流.排 (請先閱讀背而之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 --纽第二条統模紐,其包括有·狀丨第二處埋器、 與一 0第二處理器匯流排、及一 ί_第二[/ 0匯流排 ;以及 一紐第Η条統模組,其包括冇一㈣m三處理器、 與一肪1第二處理器匯流排、及---(1^1第三〗/ 〇匯流排 其中該等第 與第三處理器通常彼此相 91 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 0J C ABCD 六、申請專利範圍 對冋步地運作; 一俩匯流排介而控制單元,其包括有設置於該第 一糸統模紐上之一傾第一控制裝置,且包括有設置於 該第二系統模組上之一個第二控制装置,並包括有設 賈於該第条統模紐上之一個第三控制裝黃,該等第 一控制裝置、第二控制裝置、與第三控制裝置協同運 作ίίι_ί除fi.丨β : 該m —處理器匯流排與該第一I/〇匯流排 、或该第二I /〇匯流排、或該第三[/〇匯流 排中在某一時刻之任一給定者之間之第一交易資 訊的同步傳送動作,以及 該第二處理器匯流排與該第一 [/〇匯流排 、或該第二I /〇匯流排、或該第三1 /〇匯流 ' 排屮之該給定者之間之第二交易資訊的同步傳送 釉作,以及 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 該第三處理器匯流排與該第一 [/〇匯流排 、或該第二I /◦匯流排、或該第二I /〇匯流 排屮之該給定者之間之第三交易資訊的同步傳送 勁作; 其屮該電腦糸統更包括有: 設置於該第一条統模組上之第一比較邏輯電路, 其比較該第一交易資訊與對應的第二交易資訊; 設置於該第二条統模紐上之第二比較邏輯電路, 其比較該第二交易資訊與對應的第三交易資訊; 本紙張尺度逋用中國國家標準(CNS ) A4規格(2丨0X297公釐) 8 8 8 8 ABCD 六、申請專利範圍 設贾於該第三条統模紐上之第三比較题輯電路, 其比較該第三交易資訊與對應的第一交..易贵訊;以及 1Ϊ该等第一、第二、與第三条統模組之冏傳.送該 等第一、第二、與第三交易資訊的俜迗茁路〃 25 .如巾諸®利範圍第24項所述之電腦系統, 其中該第一控制裝置響應於由該第一比較邏輯電 路、詼第二比較邏賴電路、或該第Ξ1(±較邏輯電路中 之汗何一艇丨或多個所檢知之一個説比較結果發出一 Μ 中軿倍號給該第一處理器; 具屮該第二控制裝置響應於山該第一比較邏輯電 路‘該第二比較邏賴電路、或該第::丨比較邏铕電路中 之任何· Μ或多個所檢知之一値誤比較結采發出一個 屮噺佶號給該第二處理器; ' <其屮該第三控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第二比較邏輯電路中 之if何·阽或多諸所檢知之一脑誤比較結采發出一個 中斷倍號給該第二處理器;以及 經濟部中央標準局員工消費合作社印製 (請先間讀背而之注意事項再填寫本頁) K屮該傳送電路在該等第…第二、與第条統 模紐之問俜送誤比較結果資訊。 26 .如巾詰專利範園第24項所述之電腦条統, 其中該第一控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一 _或多個所檢知之一 _誤比較結果發出一個 中斷倍號給該第一處理器; -93 - 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 32070i A8 B8 C8 D8 申請專利範圍 路 其屮該第二控制裝置響應於由該第一比較邏輯電 該第二比較遷輯電路、或該第Η比較邏輯電路中 之任何一脑 値所檢知之一個誤比較結果發出一個 屮斷佔號給該第二處理器; η屮該第2控制裝置響應於山該m ·比較邏街電 路、該第二比較邏輯電路、或該第三比較邏傾電路中 (μ所檢知之一個誤比較結果發出一個 經濟部中央標準局員工消費合作社印製 中斷倍號給該第三處理器;以及 其中該俜送電路在該等第一、第二、與第三条統 模紐之間傳送誤比較結果資訊; 其屮該組第一条統模組更包括有可受該第一處理 器存取及供暫時儲存第一交易資訊的一個第一交易閂 鎖器; 其中該組第二条統模組更包括有可受該第二處理 器存取及供暫時儲存第二交易資訊的一個第二交易閂 攒器; 其中該組第三条統模組更包括有可受該第三處理 器存取及供暫時儲存第三交易資訊的-〜· _第三交易閂 鎖器; 其中該第一處理器響應於該第一控制裝置發出的 一丨固中斷佶號而存収該第一交易閂鎖器; 其中該第二處理器響應於該第二控制裝置發出的 一 ί固中斷佶號而存取該第二交易閂鎖器;以及 其中該第三處理器響應於該第三控制裝置發出的 -94 - (請先閱讀背而之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) A8 Βδ C8 D8 六、申請專利範圍 一丨|ί丨中斷倍號而存取該第三交易閂鎖器-27 .如Ψ請專利範圍第24项所述之電腦系統, 其中该俜送電路在該等第一、第二、與第三条統 模紐之問傅送誤比較結果資訊; 其屮該Μ第一系統模組笆括荇儲存茗·套診斷程 式的一 _第一電子記億體; «屮該紐第二条統樓組包括宵儲存著該套診斷程 式的一丨丨ί|第二電子記憶體; 、 其中該組笫三条統模組包括有儲存箸該套診斷程 式的一(II丨第三電子記億體; 其中該第一控制裝置響應於由該第一比邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一個或多個所檢知之一個誤比較結果發出一個 中斷ίϊ3號給si、第一處理器; Κ中該第二控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較鍾輯電路中 之仟何· ί|ί丨或多個所檢知之一 _誤比較結果發出一個 中斷倍號給該第二處理器; 經濟部中央標隼局員工消費合作社印製 (請先閲讀背而之注意事項再填寫本頁) :Κ中詼第三控制装置響應於山該第-·比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一阔或多個所檢知之一個誤比較結果發出一個 中斷β號給該第三處理器; 其中該第一處理器響應於該第一控制裝置發出的 一 _中斷信號而執行該套診斷程式來評佔該誤比較結 -95 - 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) 32〇7〇χ ?8s D8 六、申請專利範圍 采黃訊; 其中該第二處理器響應於該第二控制裝置發出的 一倾中斷信號而執行該套診斷程式來評估該誤比較結 采資訊;以及 其中該第三處理器響應於該第三控制裝置發出的 -· _屮斷估猇而執行該套診斷程式來評佔該誤比較結 果資訊… 28.如申請專利範圍第24項所述之電腦条統,其更包括有 協調某些第一交易資訊在該第一 I / 0匯流排上 之傳送動作Μ與該第一控制裝置互連的一胸第一 I / 0裝置控制器; 協調菓些第二交易資訊在該第二I / 0匯流排上 ' 之傳送動作且與該第二控制裝置互迚的一個第二I / 0裝置控制器;以及 協調某坚第三交易資訊在該第三I / 0匯流排上 之俜送勁作且與該第三控制裝置互連的一 丨第三I / 0裝置控制器; 經濟部中央標準局員工消費合作社印製 (請先閲讀背而之注意事項再填寫本頁) 其中該等第一、第二、與第三I / 0裝置控制器 偽彼此相對不冏步地運作。 29 .如中諳專利範圓第24項所述之電腦条統,其更包括有 一個匯流排時鐘,其提供該等第一、第二、與第 三處理器匯流棑和該等第一、第二、與第三I / 0匯 -96 - 本紙張尺度逋用中國國家標準(CNS ) ΑΊ規格(210X25*7公嫠) 32〇7〇1 I D8 六、申請專利範圍 流俳所用的同步化時鐘信號。 30 .如屮詰軎利範_第24項所述之電腦系統,其更包括有 協調枭些第一交易資訊在該第一 I / Ο _流排上 之俜送勁作且與該第一控制裝置互連的-· _第一 I / 〇裝黄控制器; 協調某些第二交易資訊在該第二I / C)匯流排上 之傳送_作旦與該第二控制裝置互連的一個第二I / Ο裝黃控制器; 協調某些第二交易資訊在該第三I / Ο匯流排上 之傅送_作Π與該第三控制裝置互連的一 _第三I / Ο裝質控制器;以及 一倾匯流排時鐘,其提供該等第一、第二、與第 ' 三處现器_流排和該等第一、第二、與第Η丨/ ◦匯 流排所用的同步化時鐘信號; 其屮该等第一、第二、與第三I / 〇裝S控制器 偽彼此柑對不同步地蓮作。 3 1 .如申請專利範圓第24項所述之?ϋ腦系統,《更包括有 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 協調某些第一交易資訊在該第- I / 0匯流排上 之傅送動作且與該第一控制装置五連的·㈣第一 I / ◦裝質控制器; 協調某些第二交易資訊在該第二I / 0匯流排上 之傅送ί_作U與該第二控制裝置互連的一 _铕二I / -97 - 本紙張尺度逋用中國國家標準(CNS ) Α4規格(2ΙΟΧ297公嫠) A8 B8 C8 D8 3^〇7〇! 六、申請專利範圍 ◦裝置控制器; (請先閱讀背面之注意事項再填寫本頁) 協調某些第三交易資訊在該第三I / C)匯流排上 之傳送動作且與該第三控制裝置互連的一 _第三I / 0裝贾控制器;以及 其中該等第一、第二、與第三丨/ 0裝置控制器 偽彼此柑對不同步地蓮作; 一胸匪流排時鐘,其提供該等第-、第二、與第 三處理器_流排和該等第一、第二、與第三I / 0匯 流排所m的同步化時鐘信號; 其屮該傳送電路在該等第一、第二、與第三系統 模紺之問傅送誤比較結果資訊; 其中該紐第一条統模組包括有儲存舊一> 診斷程 式的一個第一電子記憶體; 其中該組第二条統模組包活有儲存署該套診斷程 艽的一 ί®第二電子記憶體; «中該紐第三条統模組包括有儲存箸該套診斷程 式的一個第三電子記億體; 經濟部中央標隼局員工消費合作社印製 其中該第一控制裝置響應於由該第-比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一 _或多個所檢知之一個誤比較結果發出一個 中斷fe號給該第一處理器; 其中該第二控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之任何一艇丨或多_所檢知之一個誤比較結粜發出一 13 本紙張尺度逋用中國國家梯準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 中斷信猇給該第二處理器; 其中該第三控制裝置響應於由該第一比較邏輯電 路、該第二比較邏輯電路、或該第三比較邏輯電路中 之仟何一Μ或多舸所檢知之一 _誤比較結果發出一個 屮斷G號給該第三處理器; «中該第一處埋器響應於該第一控制裝置發出的 • _屮商倍號而執行該衮診斷程xC來評佔該誤比較結 -fi βί ίΐ,Η < «中該第二處理器·應於該第二控制裝置發出的 - · ifi中斷倍號而執行該套診斷程式來評佔該誤比較結 果資訊;以及 其中該第三處理器響應於該第三控制裝a發出的 一倾中斷信號而執行該套診斷程式來評沾該誤比較結 ' 艰資訊。 32 . —枰冗餘時歸条統,其包含有: 症虫第一参考時鐘倍號的一 _第·振盪器; 座生第二參考時鐘信號的一個第二振盪器; 産生第三参考時鐘信號的一 _第二振器; 經濟部中央標隼局負工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 一 Μ第一多工器,其接收來自該等第一、第二、 與第三振盪器之該等第一、第二、與第」i参考時鐘信 號,並將波接牧之該等参考時鐘倍號屮之一 β被指定 者提供作為一 _被選擇的參考時籀信號; 一個第二多工器,其接收來ft該等第--、第二、 與第三振il器之該等第一 ·、第二、與第y参考時鐘信 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 號,並將被接收之該等参考時鐘信號中之一個被指定 者提供作為一個波選擇的參考時鐘信號; 一⑽1第三多工器,其接收來自該等第一、第二、 與第Η振盪器之該等第一、第二、與第三参考時鐘信 號,並將波接收之該等參考時鐘信號中之一倾被指定 者提供作為一個被選擇的參考時鐘倍號; 锁接於一 _第-回授電路中的一 _第一鎖相迴路 (P L L >電路,該第一鎖相迴路在該第一回授電路 中接收該第一多工器所提供之該被選擇参考時鐘信號 作為参考輸入,並接收一個第一輸出時鐘佶號作為回 授输入; 耦接於一個第二回授電路中的一個第二鎖相迴路 (P L L )電路,該第二鎖相迴路在該第二回授電路 ' 中接收該第二多工器所提供之該被選擇参考時鐘信號 作為参考輸入,並接收一値第二輸出時鐘信號作為回 授輸入; 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 耦接於一個第三回授電路中的一個第.三鎖相迴路 (P L L )電路,該第三鎖相迴路在該第三回授電路 中接收該第三多工器所提供之該被選擇参荇時鐘信號 作為参考輸入,並接收一個第三輸出時鐘信號作為回 授輸入;以及 一 ί®参考時鐘指定單元,其判定該等第一、第二 、或第三参考時鐘信號中是否有住何一個已故障,並 於該等签'考時鐘信號中有一 ί固已故丨草時指定另二個签 本紙張尺度逋用中國國家標準(CNS ) ΑΊ規格(210Χ297公釐) A8 B8 C8 D8 3^〇7〇x 六、申請專利範圍 考時鐘信號中的一 _。 (請先閱讀背面之注意事項再填寫本頁) 33 .如巾詰專利範圍第32項所述之冗餘時猙糸統,其中該 参考時鐘指定m元偽藉替判定該等第一、第二、或第 二#考時鐘信號中,是否有任何一 _比W二個參考時 韓倍猇快一指定员或大於該指定景地運作、或是比另 二_參荇時締估號慢一指定量或小於該指定Μ地通作 ,而判定該等第一、第二、或第三参考丨Ι.Ϊ鐘倍號中是 S fr任何一 te Β故障。 以.如中請W利範圓第32項所述之冗餘時摔糸統,其中該 参考時鐽指定單元包括有: 計數該第一参考時鐘信號之時鐘滴答數.的一個第 一計數器;. 計數該第二参考時鐘信號之時鐘滴答數.的一脑第 • 二計數器; I十數該第三参考時鐘信號之時鐘滴答數的一(固第 三計數器;以及 比較該等第一、第二、與第三参;時締信號之時 鐘滴答數計數值的一値比較器。 經濟部中央標準局員工消費合作社印製 35 .如Ψ詰專利範園第32項所述之冗餘時鐘条統,其中該 参考時鐘指定單元a括有: 計數該第一参考時鐘信號之時籀滴答數的一個第 一計數器; 計數該第二参考時鐘信號之時鐘滴答數的一値第 :二計數器; -101 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標隼局眞工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 計數該第三參考時鐘信號之時鐘滴答數的一艏第 三計數器;以及 於一些指定時序區間内比較該等第一、第二、與 第三参考時鐘計數值之時鐘滴答數計數值的一個比較 器。 36. 如申請專利範圆第32項所述之冗餘時鐘条統,其中該 等第一、第二、與第三參考時鐘信號之一般蓮作頻率 同於該等第一、第二、與第三輸出時鐘信號之蓮作頻 xfc 「丨 37. 如Φ諸專利範圍第32項所述之冗餘時鐘条統,其更包 括有: 一組第一条統模紐,其包括有一傾第一處理器; 一組第二条統模組,其包括有一値第二處理器; ' 以及 一紐第三条統模紐*其包括有一個第三處理器; 其中該第一振邊器與§灸第一步1器和該第一鎖相 迴路傜随該第一糸統模組設置; 其中該第二振盪器與該第二多工器和該第二鎖相 迴路傜随該第二糸統模組設置; 其中該第三振盪器與該第三多工器和該第三鎖相 迴路偽隨該第三条統模紐設置;且該冗餘時鐘条統更 包括有: 傳送電路,其在該等第一、第二、與第三多工器 之問傳送itl丨別第一、第二、與第三参考時鐘信號。 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝' -^τ A8 B8 C8 D8 六、申請專利範圍 3δ .如申請專利範圍第32項所述之冗餘時鐘条統,其更包 括有: 一組—電子条統.丨κ組; 一紐第二電子条統模組; 一紐第三電子条統模組; Η中該第一振器與該第一多工器和該第一鎖相 迴路偽随該第一条統模組設置,II.該第一時鐘信號彼 提供到該第一糸統模組; \其中該第二振Μ器與該第二多工器和該第二鎖相 迴路偽隨該第二系統模紐設置,且該第二時鐘信號被 提供到該第二条統模紐; 其屮該第三振SS器與該第三多工器和該第三鎖柑 迴路偽隨該第三条統模組設置,且該第三時鐘信號被 ' 提供到該第三条統模組;且該冗餘時鏔条統更包括有 傅送電路,其在該等第一、第二、與第三多工器 之問傅送㈣別第一、第二、與第三参考時鐘信號。 39 .如巾請專利範圓第32項所述之冗餘時鐘系統, 經濟部中央標準局員工消費合作社印製 --------裝▼------訂 (請先Η讀背面之注意事項再填寫本頁) 其中該第一輸出時鐘信號被提供作為隨充當一個 第一處理器之一 fi第一匯流排運作的一個第一匯流排 時鐘; 其中該第二輸出時鐘信號被提供作為隨充當一個 第二處理器之一個第二匯流排運作的一個第二匯流排 時鐘; -103 - 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X 297公釐) A8 B8 C8 D8 六、申請專利範圍 其中該第Η輸出時鐘信號被提供作為隨充當一個 第三處理器之一倾第三匯流排蓮作的一個第三匯流排 時撞 40 .如屮詰畀利銪_第32項所述之冗餘時㈣条統,其更包 坫行: 耦接於該笫一回授迴路内而提供該丨01授輸入至該 第·銳扣迴路的第一分頻器電路; 耦接於該第二回授迴路内而提供該liU授輸入至該 第二M W迴路的铕二分頻器電路;以及 «接於該第三回授迴路内而提供該回授輸入至該 第三鎖柑迴路的第三分頻器電路。 ’ 4 1. 一 Μ冗餘時錦条統,其毡含有: 一組第一電子系統模組; 一紐免— m子糸統彳吳組; 一紐第三電子条統模組; ' 鹿生第一參考時鐘信號的一 _第一振盪器.; 産生第二参考時鐘倍號的一㈣第二振器; 産生第三参考時鐘信號的一 Λί丨第二振盪器; 經濟部中央標準局員工消費合作社印製 m i m - ! - - -1-.- 1· (1 I .....I - I -1 ----I (請先閱讀背而之注意事項再填寫本頁) _第一多工器,其接收來ί丨該等第一、第二、 與第三振盪器之該等第一、第二、與第三#考時鐘信 號,並將波接收之該等参考時鐘佔號屮之-肫波指定 、者提供作為一倾被選擇的參考時鐘信號; -- ®第二多工器,其接收來自該等第一、第二、 與第二振盪器之該等第一、第二、與第Η参考時鐘信 -104 - 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) Α8 Β8 C8 D8 3^07〇t 六、申請專利範圍 號,並將彼接收之該等参考時鐘信號中之該被指定者 提供作為一値被選擇的參考時鐘信號; (請先閲讀背而之注意事項再填寫本頁) 一個第三多工器,其接收來自該等第一、第二、 與第三振盪器之該等第一、第二、與第二棼考時鐘信 號,並將被接收之該等参考時鐘倍號中之該被指定者 提供作為一個被選擇的参考時鐘信號; 锁接於一個第一回授電路中的一個第一鎖相迴路 (P L L )電路,該第一鎖相迴路ft該第一回授電路 中接收該第一多工器所提供之該被選擇参考時鐘信號 作為參考輸入,並接收一櫥第一輸出時鐘佶號作為回 授輸入; 锁接於一傾第二回授電路中的一 第二鎖柑迴路 (P L L )電路,該第二鎖相迴路在該第二回授電路 • 中接收該第二多工器所提供之該被選擇参考時鐘信號 作為参考輸入,並接收一個第二輸出時鐘信號作為回 授輸入; 經濟部中央標準局員工消費合作社印製 ^ 耦接於一個第三回授電路中的一傾第三鎖相迴路 (:P L L )電路,該第三鎖相迴路在該第三回授電路 中接收該第三多工器所提供之該被選擇参考時鐘信號 作為參考输入,並接收一個第三輸出時_倍號作為回 授輸入; 其中該第一振盪器與該第一多工器和該第一鎖相 迴路偽隨該第一条統模組設置,且該第一時鐘信號被 提供到該第一条統模紐; -105 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) Α8 Β8 C8 D8 8^〇7〇χ 六、申請專利範圍 (請先閱讀背而之注意事項孙填寫本頁) 其中該第二振盪器與該第二多工器和該第二鎖相 迴路偽随該第二条統模組設置,且該第二時鐘信號被 提供到該第二条統模紐;以及 其中該第三振盪器與該第三多工器和該第三鎖相 迴路偽隨該第三条統模組設置,且該第Η _ Μ倍猇被 提m到該第三条統模紐; , 一倾鸾考時鐘指定單元,其判定該等第一、第二 、或第η _考時鐘信號中,是否有任何一 _比另二® 参考時鐘倍號快一指定量或大於該指定量地蓮作、或 是比w二te丨参考時鐘信號慢一指定量或小於該指定量 地蓮作,並於該等参考時鐘信號中有一脑比該等另二 _参考時籀佶號快一指定量或大於該指定Μ地蓮作、 或是比該等0二阔参考時鐘信號慢一指定Μ或小於該 ' 指定最地蓮作時指定該等另二個参考時掎倍號中的一 個;以及 4傅送電路,其在該等第一、第二、與第三多工器 之問俜送_別第一、第二、與第三参考時鐘信號。 經濟部中央標準局員工消費合作社印製 42. —種在一 _電子条統屮提供一細冗餘時筛ί,’ΐ號的方法 ,該電子系統包括有第一、第二、與第:電子条統模 紐,該方法包含有下列步驟: 提供第一、第二、與第三参考時鐘佶號; 判定該等第一、第二、或第三参考時鐘信號中是 否有ί_Ε何一艇丨已故障; ^於該等参考時鐘信號中有一個被判定為已故障時 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) 3 2 〇7 〇χ t88 C8 D8 六、申請專利範圍 ,指定w二個参考時鐘信號中的一個作為被選擇的參 考時鐘彳,3號; 提供該被選擇的參考時鐘信號至耦接於一値第一 冋授電路中的一倾第一瑣相迴路(P L L )電路,該 第一鎖柑迴路在該第一回授電路中接收第一多工器所 提供之該被選擇參考時鐘信號作為參考輪入,並接收 一 Μ第一輸出時鐘信號作為回授輸入; •提供該被選擇的参考時鐘信號至網接於一値第二 冋授電路中的一脑第二鎖相迴路(P L L )電路,該 第二锁相迴路在該第二回授電路中接收第二多工器所 提供之該被選擇参考時鐘信號作為参考輸入,並接收 一 ill笫二输出時鐘信號作為回授輸入;以及 提供該波選擇的参考時鐘信號至耦接於一傾第三 ' 回授電路中的一個第三鎖相迴路(P L L )電路,該 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第Η鎖柑迴路在該第三回授電路中接收第三多工器所 提供之該被選擇参考時鐘信號作為参考輸入,並接收 一脑第三愉出時鐘信號作為回授輸入1 13 .如申請專利範圍第42項所述之方法,其屮該判定步驟 包括有: 判定該等第一、第二、或第三参考時Μ信號中, 是否有任何一倾比另二個參考時鐘佶號快一指定量或 大於該指定量地運作、或是比另二ί_参考時鐘信號慢 一指定量或小於該指定量地運作。 4 4 .如Ψ請專利範園第4 2項所述之方法,其中該判定步驟 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 32〇7〇χ 韶 C8 D8 六、申請專利範圍 包括冇: 計數該第一参考時鐘信號之時鐘滴答數; 計數該第二参考時鐘信號之時鐘滴答數; 計數該第三参考時鐘信號之時鐘滴答數;以及 比較該等第一、第二、與第三参窍時铸倍號之時 鐘滴答數計數m。 45.如Ψ詁洱利範圓第42項所述之方法,其更包括有下列 步驟: 提m該第一時鐘輸出信號至包括有一 μ第一處理 器的一 ί固第一糸統模組; 提供該第二時鐘輸出信號至包括有一 β第二處理 器的-倾第二条統模組;以及 提供該第三時鐘輸出信號至包括有一 β第三處理 ' 器的一個第三条統模組。 4G .如中請專利範圍第42項所述之方法,其更包括有下列 步驟: 提供該第一輸出時鐘信號作為隨充當一個第一處 理器之一脑第一匯流排蓮作的一脾第一匯流排時鐘; 經濟部中央標準局員工消費合作社印製 (請先閲讀背而之注意事項再填寫本頁) Μ提供該第二輸出時鐘信號作為隨充當一傾第二處 理器之一阔第二匯流排運作的一個第二匯流排時鐘; 以及 提供該第三輸出時鐘信號作為隨充當一値第三處 理器之一脑第三匯流排蓮作的一㈣第三匯流排時鐘。 47.如巾請喪利範圍第42項所述之方法,其更包括有下列 -108 - 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) A8 Βδ C8 D8 六、申請專利範圍 步驟: J 提供該第一輸出時鐘信號至一個第一電子条統模 纽; 提供該第二輸出時鐘信號至一個第二電子条統模 紐;以及 提供該第三輸出時鐘信號至一個第η電子条統模 紐 48 . —槐在一 _電子条統中提供一個冗^時鐘倍號的方法 ,該電子条統包括有第一、第二、與第三電子条統槙 組,該方法包含有下列步驟: 提供第一、第二、與第三參考時鐘倍號; 判定該等第一、第二、或第.三參考時鐘倍號中, 是否有任何一個比另二個參考時鐘信號快一指定量或 ' 大於該指定量地蓮作、或是比另二個参考時鐘信號慢 一指定最或小於該指定量地蓮作; 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) *於該等参考時鐘信號中有一個波判定為比另二脑 参考時鐘信號快一指定量或大於該指定Μ地蓮作、或 是比另二個参考時鐘信號慢一指定Μ或小於該指定量 地運作時,指定該等另二値参考時鐘信號中的一個作 為被選擇的参考時鐘信號; 提供該波選擇的參考時鐘信號至繙接於一個第一 回授電路中的一阔第一鎖相迴路(P L I,)電路,該 第一鎖柑迴路在該第一回授電路中接收第一多工器所 提供之該波選擇參考時鐘信號作為参考輸入,並接收 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ:297公釐) S2〇^〇l C8 D8 六、申請專利範圍 一個第一輸出時撻信號作為回授輸入; 提m該被選擇的参考時鐘信號至耦接於一傾第二 回授電路中的一個第二鎖相迴路(p L l)電路,該 第二鎖栉迥路在該第二回授電路中接收第二多工器所 提m之該波選擇参考時_信號作為參芳輸入,並接收 -柄丨第」2輸出時鐘信號作為回授輸入; '提供該被選擇的參考時鐘信號至耦接於一個第三 回授電路屮的一 fcl第三鎖相迴路(p L l )電路,該 第二揹扣迴路在該第三回授電路中接收第三多工器所 提供之該彼選擇参考時鐘信號作為参考輸入,並接收 一丨脑第三輪出時鐘信號作為回授輸入; 提供該第一輸出時鐘信號至一 iR丨第一電子条統模 組; ' 提供該第二輸出時鐘信號至一個k二電子条統模 紐;以及 提供該第三輸出時掩信號至一《第5馆子条統模 Μ。 經濟部中央標準局員工消費合作社印製 (請先閲讀背而之注意事項再填寫本頁) 49. 一 a在一丨固電腦系統中産生一丨II定時佶號的方法,該 電腦系統包括有多重處理器、且包括有各會發出中斷 佶號的多Μ中斷控制器,該方法包含存下列步驟: 在該条統内提供由該等中斷控制器中之一個第一 中斷控制器産生的一個第一中斷倍號; 在該条統内提供由該等中斷控制器屮之一個第二 中斷控制器産生的一個第二中斷倍號; -110 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) A8 Βδ C8 D8 六、申請專利範圍 在該系統内提供由該等中斷控制器中之一艏第三 中斷控制器産生的一個第三中斷信號; 于收到該等第一、第二、與第三中斷信號當中的 歪少二Μ中斷倍號時,在該等第一、第二、與第三處 理器當屮的至少二触處理器上執行一脑中斷服務程序 ;以及 判定該等第一、第二、與第三中斷倍號中是否有 任何一 _偽以和該等第一、第二、與第二屮斷信號中 之其餘中斷信號相當不同的速率被提供。 -50 .如申請專利範圍第49項所述之方法, 其中該第一中斷信號傜被提供至該等第一、第二 、與第三_理器; 其中該第二中斷信號傜被提供至該等第一、第二 ' 、與第三處理器;以及 其中該第三中斷信號偽被提供至該等第一、第二 、與第Ξ處理器。 131 .如申請專利範圍第49項所述之方法, 經濟部中央標準局員工消費合作社印製 (請先閲讀背而之注意事項再填寫本頁) 其中該第一中斷信號傜被提供至該等第一、第二 、與第Η處理器; <其屮該第二中斷信號傜波提供至該等第一、第二 、與第三處理器; 其中該第三中斷佶號傜被提供至該等第一、第二 、與第三處理器;以及 ^確認被判定為以和該等其餘中斷信號相當不同的 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 速宰被提供之一個値別中斷信號。 52 .如巾請羿利範園第51項所述之方法,其中該確認步驟 包含把提供被判定為以和該等另二個中斷信號相當不 同的速率波提供之一些<ig別中撕倍號的一個倾別模組 設定於離線狀態。 53 .如申請專利範圍第49項所述之方法,其更包括有下列 ψ m 提供·--個時鐘信號至各該第一、第二、及第三中 斷控^邱器; 其中該第一中斷控制器週期性地以依該時鐘信號 之一些指定區間測定的一個速率提供該第一屮斷信號 » 其屮該第二中斷控制器週期性地以依該時鐘信號 ' 之該等指定區問測定的該速率提供該第二屮斷信號; 以及 其中該第.Ξ中斷控制器週期性地以砍該時鐘倍號 之該等指定區間测定的該速率提供該第一中斷信號。 13 4 .如中請專利範圍第4 9項所述之方法,其更包括有下列 步驟: 提供一胳丨時鐘信號至各該第一、第二、及第三屮 斷控制器; K中該判定步驟包含相對於該時Μ β號比較該等 第一、第二、和第三中斷信號提供點之問的時間偏移 量η -112 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 聲 'τ 32 〇7 〇1 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 穴、申請專利範圍 55.如_請專利砘圍第49項所述之方法,其更包括有下列 步驟: 提供一個時鐘信號至各該第一、第二、及第三中 軿控制器; 其中該判定步驟包含在該等第一、第二、和第三 時鐘信號被提供時,累加該時鐘信號在要被提供之一 -第一艏中斷信號與要被提供之每-㈣後績中斷信號 之問的滴答數計數值,並相對於一 gi給定計數值測定 每一腩此等累加計數值。 J 56 ·如中請專利範圓第49項所述之方法,抟更包括有下列 步驟: 提供一個時鐘信铖至各該第一、第二、及第三中 斷控制器; 其中該第-中斷控制器週期性地以欣該時鐘信號 之一些指定區間測定的一値速率提供該第—中斷信號 > 其中該第二中斷控制器週期性地以依該時鐘信號 之d杳指定區間测定的該速率提供該第二中斷信號; 以及 _其中該第三中斷控制器週期性地以砍該時鐘信號 之該等指定區間測定的該速率提供該第一中斷佶號; 以及_ .其中該判定步驟包含計數在該等第…、第二、和 第三屮_信號提供點之間發生的時饋信號滴答數。 -113 - 财關 ^-— --------rT 装‘·-- (請先閱讀背面之注意事項再填寫本1) 、訂 32〇7Ql i D8 六、申請專利範圍 57 . —種在--脑電腦糸統中産生一個定時信號的方法,該 電腦条統包括有多重處理器、且包括有各會發出中斷 倍號的多嵬中斷控制器,該方法包含有下列步驟: 提供一俩時if倍號至各該第一、第二、及第三中 斷控丨糾器; 该糸統内提供由該等中斷控制器中之一傾第一 屮斷控制器以砍該時鐘信號之一些指定Μ問测定的一 値週沏性速率所鹿生的一個第一中斷倍號; 在該系統内提供由該等中斷控制器中之一 Μ第二 中斷控制器以依該時鐘信號之該等指定區問測定的一 個週期性速率所産生的一個第二中斷信號; 在該条統内提供由該等中斷控制器中之一個第三 中斷控制器以依該時鐘信號之該等指定II問測定的一 • 個週期性速率所産生的一個第三中斷信號; 于收到該等第一、第二、與第二中斷倍號當中的 至少二_中斷信號時,在該等第一、第二、與第三處 理器當屮的至少二個處理器上執行一 Μ屮斷服務程序 ;以及 經濟部中央標準局員工消費合作社印製 (請先間讀背而之注意事項再填寫本頁) 柑對於該時鐘信號比較該等第一、第二、和第三 中斷信號提供點之間的時間偏^量。 58 .如申請專利範圍第57項所述之方法,其更包括有下列 步驟: 確認被判定為偏離大於一値給定噩大的一個個 別中斷信號。 -114 - 本紙張又度逋用中國國家標準(CNS ) Α4規格(210Χ297公嫠) A8 B8 C8 D8 六、申請專利範圍 5 9 .如申請專利範圍第4 9或5 7項所述之方法,其中提供一 個中斷服務程序的該步驟包含在全部三_處理器上均 提供此種服務程序。 (請先閲讀背而之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 _- 115 - 本紙張尺度適用中國國家標準(CNS ) A4祝格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1720196P | 1996-05-16 | 1996-05-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW320701B true TW320701B (zh) | 1997-11-21 |
Family
ID=21781294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85107841A TW320701B (zh) | 1996-05-16 | 1996-06-28 |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU3128897A (zh) |
TW (1) | TW320701B (zh) |
WO (1) | WO1997043712A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391826B (zh) * | 2004-07-29 | 2013-04-01 | 新力電腦娛樂股份有限公司 | 在包含直接記憶體存取(dma)裝置之多處理器系統中產生記憶體障礙的方法、設備和電腦程式產品 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141718A (en) * | 1998-06-15 | 2000-10-31 | Sun Microsystems, Inc. | Processor bridge with dissimilar data registers which is operable to disregard data differences for dissimilar data direct memory accesses |
US6260159B1 (en) * | 1998-06-15 | 2001-07-10 | Sun Microsystems, Inc. | Tracking memory page modification in a bridge for a multi-processor system |
US6587961B1 (en) | 1998-06-15 | 2003-07-01 | Sun Microsystems, Inc. | Multi-processor system bridge with controlled access |
US6148348A (en) * | 1998-06-15 | 2000-11-14 | Sun Microsystems, Inc. | Bridge interfacing two processing sets operating in a lockstep mode and having a posted write buffer storing write operations upon detection of a lockstep error |
DE19844562B4 (de) * | 1998-09-29 | 2006-06-01 | Dr. Johannes Heidenhain Gmbh | Verfahren zur sicheren Überwachung von Taktraten in einem redundanten System |
JP3349983B2 (ja) * | 1999-05-14 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路装置 |
DE10023166A1 (de) * | 2000-05-11 | 2001-11-15 | Alcatel Sa | Mehrrechner-System |
FR2819598B1 (fr) | 2001-01-16 | 2003-04-11 | Thomson Csf | Dispositif de synchronisation tolerant aux pannes pour reseau informatique temps reel |
US10353767B2 (en) * | 2017-09-14 | 2019-07-16 | Bae Systems Controls Inc. | Use of multicore processor to mitigate common mode computing faults |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
WO1992003787A1 (de) * | 1990-08-14 | 1992-03-05 | Siemens Aktiengesellschaft | Mehrrechnersystem hoher sicherheit mit drei rechnern |
JPH05204692A (ja) * | 1992-01-30 | 1993-08-13 | Nec Corp | 情報処理装置の故障検出・切離方式 |
JPH06250867A (ja) * | 1993-03-01 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 耐故障計算機および耐故障計算処理方法 |
-
1996
- 1996-06-28 TW TW85107841A patent/TW320701B/zh active
-
1997
- 1997-05-15 AU AU31288/97A patent/AU3128897A/en not_active Abandoned
- 1997-05-15 WO PCT/US1997/008320 patent/WO1997043712A2/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI391826B (zh) * | 2004-07-29 | 2013-04-01 | 新力電腦娛樂股份有限公司 | 在包含直接記憶體存取(dma)裝置之多處理器系統中產生記憶體障礙的方法、設備和電腦程式產品 |
Also Published As
Publication number | Publication date |
---|---|
WO1997043712A3 (en) | 1998-05-14 |
AU3128897A (en) | 1997-12-05 |
WO1997043712A2 (en) | 1997-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0916119B1 (en) | Triple modular redundant computer system | |
US5349654A (en) | Fault tolerant data exchange unit | |
US5068851A (en) | Apparatus and method for documenting faults in computing modules | |
US4757442A (en) | Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor | |
US6826123B1 (en) | Global recovery for time of day synchronization | |
JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
EP0415551A2 (en) | Protocol for transfer of DMA data | |
JPH03182939A (ja) | ソフトウェアのエラー処理の方法 | |
JPH01154243A (ja) | 耐欠陥性でない要素と耐欠陥性システムとのインターフェイス | |
TW320701B (zh) | ||
EP0602791A2 (en) | Apparatus and method for booting a multiple processor system having a global/local memory architecture | |
JPS61180340A (ja) | メインテナンスサブシステム | |
JPH07509088A (ja) | フォールトトレラント・コンピュータシステム | |
CN107634855A (zh) | 一种嵌入式系统的双机热备方法 | |
TW200401187A (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
CA2022260A1 (en) | Method of handling errors in software | |
JPS58137056A (ja) | フオルトトレラントバスプロトコ−ルを備えるデイジタルデ−タプロセツサ | |
JPH03184129A (ja) | 特定のデータをシステムデータに変換する方法 | |
JP2004046455A (ja) | 情報処理装置 | |
CA2434292C (en) | Information processing apparatus | |
EP0411805A2 (en) | Bulk memory transfer during resync | |
EP0416732A2 (en) | Targeted resets in a data processor | |
Smith Jr et al. | Development and evaluation of a fault-tolerant multiprocessor (FTMP) computer. Volume 1: FTMP principles of operation | |
JP2941387B2 (ja) | 多重化装置の一致化制御方式 | |
JPH03232040A (ja) | データ処理装置 |