319927 A7 B7 五、發明説明（ 經濟部中央標準局貝工消費合作社印製 本發明係有關積體電路設計；詳言之，係有關通用非 同步接收器/發射器（UART)之積體電路設計。 Μ往UART已使用於電腦糸統之輸入及輸出埠，它將接 收自電腦条統之一中央處理單元（CPU)之位元組並列資料 轉換為可經由一串列通訊鐽结傳輸之串列資料。UART熟知 技S之一範例是國家半導體公司（NSC)出品之NS 16550。 名稱爲“通用非同步接收器/發射器”，申請人爲Michael ，在1988年9月14日申請，1992年8月18日發行之美國專利 5, 140,679中對NS 16550有詳細說明。美國專利5, 140,679 中所揭示之相關内容將全部Μ背景資訊作為本文參考。 過去，使用“Χ0Ν及X0FF”字元建立ASCII傳輸模式 之“軟體流程控制”，此二字元分別被賦於ASCI I碼、ΠΗ 及' 13H Μ指示“開始”及“停止”流程控制。“軟體流 量控制”係指流量控制字元嵌入資料流中之流量控制機制 。在ASC I I傳輸模式下，當接收器中用於儲存發射器送來 之資料的先進先出記憶體（FI FO)中之字元數目超過一預設 之觸發值時，接收器會送出一 X0FF字元至發射器。當發射 器收到X0FF字元時，會在傳完目前之字元後暫停傳_並等 待接牧器送來一Χ0Ν字元。當接收器之FIFO中之字元數落 至一第二預設值Μ下時，接收器會送一X 0N字元至發射器 。然後發射器再繼續傳輸。CPU可禁制軟體流量控制。由 於將Χ0Ν及X0FF字元特別或完全排除於ASCII資料流之 外是不合宜的，爲避免Χ0Ν或X0FF字元之資料被誤認為是 一控制字元，在熟知技藝中使用一“逸出序列（escape 請 先 閱 面 之 注
I 者 裝 訂 旅 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） —4 — 3 砧 92? 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（1) sequence)” 。即，當一 XON或XOFF字元當做資料傳輸 時，會送出“ESC XON”或“ESC XOFF”序列（ESC之值爲 '1BH)。在ASCII傳輸模式下，逸出序列ESC XON或ESC XOFF不可能成爲資料，因為對終端機或印表機而言，ESC 是一無法顯示或無法列印的字元。 不過，在二進位資料傳_時，即使是逸出序列也經常 會是資料。因此，在熟知技藝，對於二進位資料傳輸，CPU 在每一資料傳輸開始前通常會禁止軟體流程控制。代之以 使用諸如循環冗餘校驗（CRC)等之較高階協定來確保資料 的完整性。譬如在一常用之協定中，二進位資料是Μ固定 格式之有序“封包”傳送。每一封包的大小在每一封包開 頭之檁頭區中定義。每一封包的結尾是一 CRC特性值，接 收器會重新計算CRC。如果發生傳輸資料漏失時，譬如接 收器F I FC1溘出，資料漏失會導致接收器計算之CRC值與傳 輸之CRC特性值不相等的情形。當此不等情形發生時，CPU 執行之較高協定會重送有錯誤之封包。不過，在此種協定 下，不僅封包重送費時，同時該等協定需消耗CPU週期。 因此，熟知技術之UART在二進位資料傳輸方面是極無效率 的。 .在NS 16550 UART，一鲍率產生器提供一時鐘信號輸 出，其頻率為使用者所選擇之鮑率的16倍。欲產生此時鐘 輸出信號，使用一 16位元除數除以一 1. 8432 MHz晶體之頻 率Μ得到50〜11 5.2KHz範圍之鲍率。不過，當較高速之數 據機更加普及化時，這些數據機所需使用之鲍率範圍包括 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ：297公釐） -5 - --------裝------訂------^線 (請先Μ讀背面之注意事項再4-寫本頁<)
五、發明説明（$) 115.2KHZ以上之鲍率。因此，要產生一較高鲍率，需使 用一較高頻率晶體作為一時基。不過，許多現有之應用使 用NS 16550仍可提供經濟效益。因此，需要一種不必對 UART軟體及硬體做大幅修改邸可擴充所支援之鲍率範圍 之方法。 在熟知技藝，UART需一直被供電，不過，今日許多應 用需低功率或電池供電操作。在這些低功率操作，希望提 供一種方法，在無資料傳輸或接收期間，關閉UART之電源 供應。同時亦可在接收之或欲被傳送之資料到逹U ART時自 動啟動該關閉電源之UART。 依據本發明之一第一觀點，提供一可規劃之流量控制 電路，此可規劃之流量控制電路包括（i ) 一接收串列資料 輸入之接收訊號線；（ii) 一提供串列資料輸出之傳輪訊號 線；（iii)分別用於接收第一及第二控制訊號之第一及第 二控制訊號線；（iv)分別用於提供第三及第四控制訊號之 第三及第四控制訊號線；（v)—包含一第一組二個使用者 規劃控制字元之第一暫存器，該第一組之二個使用者規劃 控制字元代表一暫停傳輸串列資料命令；（vi)—包含一第 .二組之二個使用者規剷控制字元之第二暫存器，該第二組 二値使用者規劃控制字元代表一繼續傳輪串列資料命令； W及（vi i) —連接接收訊號線，傳_訊號線，第一、第二 、第三及第四控制訊號線，以及第一及第二暫存器之控制 電路，用於U〉當第一控制訊號線收到第一控制訊號時， 在傳輸訊號線上傳送一或多個第一組之二個使用者規劃字 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） --------裝-------訂------^旅 (請先閲讀背面之注意事項再填寫本頁^ 經濟部中央標準局貝工消費合作杜印製 -6 - 經濟部中央揉準局貝工消費合作社印製 A7 B7 i、發明説明（） 元；（b)當第二控制訊號線收到第二控制訊號時，在傳輸 訊號線上傳送一或多個第二組之二個使用者規劃字元； (c〉當接收訊號線收到一或多個第一組之二個使用者規劃 字元時，設定第三控制訊號；Μ及（d〉當接收訊號線收到 一或多痼第二組之二値使用者規劃字元時，設定第四控制 訊號。 在一可規劃流量控制電路之實施例，控制電路包括一 可規割之選擇電路，用於（i〉指示是否使用一或多値第一 組及第二組之二個可規劃字元產生第三及第四控制訊號， 以及（Π〉指定是否在每一接收及傳輪線致能可規割流量控 制。 因此，依據本發明之第一觀點，本發明之UART亦對二 進位資料傳_提供可規劃流量控制。由於係可規劃流量控 制字元，故可檢査一輸入檔案内未出現之一或多値二字元 序列作為流量控制字元。在二進位資料傳輪前將這些二字 元序列載入UART之特別暫存器內。 依據本發明之一第二觀點，在一通用非同步接收器/ 發射器（UART)電路中提供一控制電路，它包含一鐘訊產生 電路。該控制電路包括：（a)—接收一時鐘訊號，一重置 訊號及代表一時間間隔資料項的計時器電路，該計時器電 路執行下列功能：（i〉在收到重置訊號時載入該資料項作 為一計數值，（Π)在該時鐘訊號之每一連續轉變遞減該計 數值，以及（i i i)當計數值等於一預設值時設定一控制訊 號；（b〉一偵測器電路，提供計數器電路重置訊號，當偵 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨0X297公釐） -7 - ^—装------訂------^旅 ** (請先W讀背面之注意事項再填寫本頁) Α7 Β7 3ί9927 i、發明説明（） 測到數値預設狀況其中之一時設定重置訊號；Μ及（c) 一 電源電路，接收控制訊號並連接至UART之鐘訊產生電路， 當控制訊號不再設定時，電源電路致能該鐘訊產生電路， 而當控制訊號被設定時，則禁能該鐘訊產生電路。 因此，依據本發明之第二觀點，在偵測到許多預設狀 況其中一些狀況並經一段預設時間後可自動啟動睡眠模式 ，而當這些預設狀況其中之一不再存在時則會自動停止睡 眠模式。 依據本發明之一第三觀點，提供一電路增加一鮑率產 生器所產生之時鐘頻率數。該電路包括（i) 一輸入電路， 用於接收一外部參考時鐘訊號，Μ及提供一具有源自該外 部參考時鐘訊號之第一頻率之第一內部參考時鐘訊號； (ii) 一頻率除法電路，接收該第一内部參考時鐘訊號，用 於產生一頻率次倍量於預設之第一頻率的第二頻率之第二 內部參考時鐘訊號；（i i i) 一接收一控制訊號之控制訊號 線；（i v) —多工器電路，接收第一與第二内部參考時鐘訊 號及控制訊號，Μ提供一第三内部參考時鐘訊號，依據控 制訊號之狀態，該第三内部參考時鐘訊號有一選自第一及 第二内部參考時鐘訊號之第一及第二頻率的第三頻率；以 及（ν)用於連接鲍率產生器與多工器之裝置，使鮑率產生 器接收第三内部參考時鐘訊號並產生一頻率爲第三頻率次 倍量之鲍率。 因此，依據本發明之第三觀點，本發明之UART使用與 熟知技II UART相同之頻率除數Μ及未過度增加頻率除法電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 、1Τ 經濟部中央榡準局員工消費合作社印製 —8 — A7 ----^_____ 五、發明説明（.） 路的大小，而可產生與熟知技藝UART所產生之鲍率相容之 鲍率，Μ及新的鲍率。 參考附圖及後文之詳細說明可對本發明有較佳瞭解。 第la圖顯示分別在二電腦糸統l〇〇a及l〇〇b中之本發明 實施例 UART l〇la 及 UART 101b，其中 UART 101a 工作在 STD 模式下，而UART 101b工作在PC模式。 第lb圔顯示一實現本發明之一HART之積體電路的方塊 圖 1 50。 第2圖顯示在PC模式下由設定訊號SO，SI，S2之邏輯 值可選擇八種可能的埠位址，C0MM埠及中斷請求線設定 之組合。 第3圖顯示由設定位址位元A〇，Al，A2選擇暫存器及 軟體流量控制字元存取之關係圖。 第4a及4b圖分別顯示在傳輸及接收FI F0中可選擇之觸 發值，當到達該觸發值時會對CPU產生一中斷。 第5圖顯示當使用一 7.372 MHz晶體作為參考輸入訊 號時，在本發明UART之BAUD0UY輸出端所產生之鲍率。 第6圖顯示一依據本發明之頻率除數之實現電路600 經濟部中央橾準局員工消費合作社印聚 〇 第7圖顯示一依據本發明之睡眠模式邏輯之實現電路 700 〇 第8a圖顯示一依據本發明之軟體流量控制邏輯電路之 實現電路800。 第8b圖顯示本實施例提供之軟體流量控制方式，其範 —9 — 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） —^_!1 —^_!1 經濟部中央標準局貝工消費合作社印製 A7 五、發明説明（） 圍從傳收雙方均無流量控制至完整之二位元組匹配軟體流 量控制。 第9圖顯示本實施例之六個優先中斷，以及當中斷產 生時，在資料匯流排D0-D7上之對應位元值。 本發明之一實施例可用於第la圖所示之依據本發明之 構件101a或l〇lb中。由於本實施例與NS 16550之接腳相容 ，爲簡化本發明之說明，NS 16550與本實施例相同之工作 及功能特性將不在此說明。 本實施例可在標準模式（“ STD”模式）或“ PC”模式 下操作。在STD模式，本實施例之UART與前述之NS 16550 之接腳相容。在PC模式，本實施例之UART接收一10位元増 位址（內部對映至通訊埠COM 1-COM4)及中斷等级IRQ3與 IRQ4，IRQX。因此，在PC模式下，可免除外部埠位址解碼 之需求。 第la圖顯示分別在二電腦糸統i〇〇a及i〇〇b中之一在 STD模式之本發明UART 10 la及一在PC模式之本發明HART l〇lb。如第la圖所示，電腦条統i〇〇a及i〇〇b經由一通訊通 道103連接，此通道可包括譬如本技藝熟知之數據機及電 話線或RS 232連接。在本實施例，訊號SEL之邏輯狀選擇 STD模式或PC模式。在PC模式或STD模式，重置訊號初始化 UART l〇la及UART 101b之内部狀態。串列埠訊號ΠΤ(要求 傳送〉，CTT(接受傳送），DTF(資料終端設備備妥〉，m (資料傳送請求〉，ΠΓ(載波偵測〉，RT(振鈐偵測指示），TX (傳輸）及RX (接收）等之功能為本技藝所熟知，在STD模式 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） --------^ <裝------訂------^ * 一 (請先閲讀背面之注意事項再填寫本頁) 1 i A7 B7 五、發明説明（） 或PC模式，並列資料經由一 8位元資料匯流排D0-D7自 CPU送來，CPU並將TW訊號設定爲作用狀態以知會uart。 或者，在CPU設定TUT為作用狀態後，自UART 10 lb閂鎖住並 列資料。當CPU讀取HART 101a或UART 101b時，產生一0ΤΠ3 訊號禁能一外部收發機。在PC模式或STD模式，XTAL 1及 XTAL 2接腳跨接一外部晶體振盪器Μ提供UART'—時基。 經濟部中央標準局員工消費合作杜印製 (請先聞讀背面之注意事項再填寫本頁)
^J.A 在PC模式下，UART l〇lb接收一 10位元埠位址Α0-Α9 ，此為CPU位址匯流排之1〇個低位元。此埠位址可在UART l〇lb中由訊號S0-S2之邏輯狀態設定。第2圖顯示對應 於八種可能之S0-S2訊號值之10位元埠位址，通訊埠 (“ C0MM”埠）及中斷請求線設定。依據訊號S0-S2之邏輯 狀態，可在所選擇之IRQ A-IRQC中斷線其中之一產生一中斷 至CPU。經由外部連接將CPU中斷請求（IRQ〉線對映至UART 1011>的11?1^-1卩1£1(：線。在？(：模式下，BOTWr輸出端提供 一具有頻率為一持定鮑率16倍之時鐘訊號。位址線A0-A2 用於定址10個内部暫存器其中之一。由於接收保留暫存器 (RHR〉及傳輸保留暫存器（THR〉分別為僅讀及僅寫，故RHR 及THR共用相同位址，僅由TUT或JW是否設定來區分。同 樣地，由於FIFO控制暫存器（FCR)及中斷狀態暫存器（ISR) 亦分別為僅寫及僅謓，FCR及1 SR共用相同位址。藉更改線 控暫存器（LCR)之位元7，可由位址線AO-A2定址額外的 三個内部暫存器。此外，當LCR之位元7被設定時，位址 位元A0-A2亦用於讀寫軟體流量控制字元，後文將做更詳 細的說明。第3圖顯示設定位址位元A0-A2所選擇之暫存 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 __ B7 五、發明説明（） 器及存取軟體流量控制字元。 在STD模式下，UART 101a之埠位址在外部被解碼同時 在I NT線上產生一中斷至CPU，它在外部對映至選擇之IRQ 線。使用一位址選通訊號將位址線A0-A2之邏輯狀態送入 DART l〇la，藉Μ選擇13値內部暫存器其中之一並對包含 軟體流量控制字元之暫存器做讀寫存取，如上所述。此夕卜 ，提供三値晶片選擇訊號CS0.CS1及允許選擇8個HART 其中之一。當傳輸先進先出緩衝器（FIFO)及接收器FIFO存 滿時，會分別設定T XRD Y及muT-訊號。提供二傾使用者 規劃_出訊號07T及077作爲使用者設定之輸出端。 在此實施例，由於PC模式及STD模式需要不同的訊號 ，在PC模式使用的一些接腳不會在ST D模式使用。因此， 有許多接腳可Μ共用。譬如，在此實施例，模式接腳S2 (PC 模式〉與_入時鐘訊號RCLK (STD模式）共用，而位址接腳A5 (P C模式）與晶片選擇接腳CSO ( ST D楔式〉共用。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在本實施例，提供下列内部暫存器：（i ) 一接收保 留暫存器（RHR)，（Π)—傳輸保留暫存器（THR)，（iii) 一 中斷致能暫存器（IER)，（iv) — FIFO控制暫存器（FCR)， (v)—中斷狀態磐存器（ISR) ，（vi>—線控暫存器（LCR)， (vii)—數據機控制暫存器（MCR) ，（viii)—線狀態醬存 器（LSR) ，（ix)—數據機狀態暫存器（MSR) ，（x)—高速 暫存器（SCR)，（xi〉一除數閂鎖暫存器之低位元組（DLL)， (X i i) —除數閂鎖暫存器之高位元組（DLM)，Μ及（X i i i) — 改良特性暫存器（EFR>。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 4 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（.） 在此實施例，RHR及THR分別保有將置於或閂鎖自資料 匯流排D0-D7之8位元資料項。RHR之資料項係從接收FIFO 傳送過來而THR之資料項則將被傳送至傳輸F 1 F0。然後在 傳輸FIFO之輸出端，傳輸FIFO之每一位元組被載入傳輪移 位暫存器Μ便做串列傳_。同樣地，一接收移位暫存器接 收一串列位元流，然後一次一字元將之載入接收FIFO。在 此實施例傳_及接收FIFO之容量均為32位元組，且在本實 施例之U ART中只能内部存取。這些F 1 F0可在一“輪詢模式 ”或一 “中斷模式下”工作。輪詢模式係由清除I ER位元 0至位元3 Μ及設定FCR位元0定義，在輪詢模式，接收及 傳_ F I F0之狀態可自LSR讀取。LSR位元0指示至少有一字 元存於接收FIFO内。LSR位元5指示傳_ FIFO爲空的。LSR 位元6指示傳輸F I F0及傳輸移位暫存器皆爲空的。LSR位 元7指示在接收FI F0中偵測到一錯誤，同時LSR位元1至 位元4提供該錯誤碼。 中斷模式係由設定FCR位元0及IER位元〇定義，在中 斷模式，當接收F I F0收到一預設之接收資料位元組數（接 收F I F0觸發值）時，會產生一接收資料中斷。同樣地，當 傳輸FIFO中之傳輸資料超過一預設之位元組數（傳輸FIFO 觸發值）時，會產生一中斷。FCR位元4至5及FCR位元6 至7分別定義傳輸F I F0及接收F I F0之骑發值。第4a及4b 圖分別顯示在傳輪FIFO及接收FI F0中可選擇之資料位元組 數（觸發值），若達到此值則會產生一中斷至CPU。如上 所述，接收F I F0至少接收到一字元時，LSR位元0被設定 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210Χ297公釐） --------^裝------訂------ - . (請先閲讀背面之注意事項再填寫本頁) 3ί9927 經濟部中央標準局員工消費合作社印製 Α7 Β7 i、發明説明（） 為1。 在此實施例，LCR用於設定非同步逋訊之資料格式。 詳言之，LCR位元0及位元1指示每一串列傳輸或接收字元 或字組之字組長度。此字組長度可為5至8位元長其中之 一。LCR位元2指示傳輸或接收字元框之停止位元數目。 若LCR位元2為0 ，則所有字組長度均使用一個停止位元 。若LCR位元2爲1，則5位元字組使用1. 5個停止位元 ，而6位元、7位元及8位元字組則使用2値停止位元。 LCR位元3及LCR位元5分別指示是否產生或偵測一同位位 元Μ及是否使用奇同位或偶同位。當LCR位元3及位元5 為1時，指示一強制同位格式，卽每一接收或傳輸字元之 同位位元在奇同位時強制爲‘‘ 1 "，而在偶同位時強制爲 “ 0” 。當LCR位元6被設定為1時，傳送一間斷狀況 (break，即在ΤΧ輸出線上傳送一預設時間間隔之低邏輯 準位）。如上所述，LCR位元7爲1時，則可存取EFR及 DLM與DLL暫存器。 在此實施例，MCR控制本發明之UART與一數據機或一 週邊裝置（譬如RS-232裝置）間之一介面。MCR位元0至5 分別用於指示cmr，m opt，στζ之邏輯狀態，一診斷 “迴路”模式，及選擇一三態或一開源極之中斷輸出。 MCR位元6未被使用。當EFR位元4設定爲1時，MCR位元 7用於擴充本發明之UART (使用一 7. 372MHz晶體）所產生之 鲍率範圍。依據本發明，可使用相同的頻率除法電路產生 所有熟知技藝1 .8 432MHz晶體所產生之50Hz至11 5.2KHz之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 A7 B7 i、發明説明（） 鲍率，Μ及從200 Hz至460.8 KHz間之額外鮑率。第5圖 顯示當使用一 7 · 372 MHz晶體作為一參考_入時鐘訊號時 ，在ΒΑϋϋϋϋΤ輸出端產生之鮑率。如第5圖所示，當MCR 位元7被設定為1時*使用熟知技藝NS 16550 U ART中所 使用之相同頻率除數組（這些頻率除數顯示在第5圖之501 欄）產生熟知技HNS 16550 UART所產生之相同鲍率，如 503欄所示。此外，當MCR位元7為1時，可產生200Hz至 460 · 8KHz範圍之額外鲍率。如同熟知技藝，頻率除數值 儲存於二値8位元暫存器DLM及DLL中。本發明不僅可得到 高於熟知技藝之鲍率，同時亦允許使用熟知技藝之除數值 Μ獲得較高之鲍率而不需因使用較大之除數值而導致一較 複雜之頻率除法電路。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第6圖顯示一依據本發明之頻率除數之實現電路600 。如第6圖所示，在導線601上一源自一傳統晶韹振盪器 (譬如一跨接在第1画上之輸入腳XTAL 1及XTAL 2之 7.372 MHz晶體）之輸入時鐘訊號同時被供應至一多工器 603及一傳統除4頻率除法電路602之輸入端。頻率除法電 路602之_出訊號（頻率為導線601上之輸入訊號的1/ 4)由 導線606輪人至多工器603。多工器603爲AND閘604之輸出 訊號控制，MCR位元7及EFR位元4為該AND閘的二個輸入 訊號。當MCR位元7及EFR位元4爲1時，多工器選擇除4 頻率除法電路602經由導線606_出之訊號為其導線605上 之輸出訊號。 I ER致能不同種類之中斷產生中斷至CPU。I ER位元0 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（）
至3分別致能“接收器備妥”，“傳輸器已空”及“接收 器線狀態“與”數據機狀態暫存器“中斷”。下文將詳加 討論接收器線狀態中斷及數據機狀態暫存器中斷。I ER位 元4致能及禁能“睡眠模式”，下文將進一步討論。I ER 位元5-7致能軟體及硬體中斷，亦將於下文詳加討論。 在本實施例，設定IER位元4及EFR位元4將致能睡眠 模式。在睡眠模式下，由禁能外部鐘訊或振盪器電路且除 了偵測UART可再繼續正常活動之狀況的邏輯電路外關閉 UART其它部份之供電，可使本發明之UART之功率消耗大幅 降低。在本實施例，若本發明之UART在四個宇元時間無活 動後會進入睡眠模式。U ART之活動定義於下：（i ) 一作用 之外部重置訊號，（Π )接收保留暫存器或接收FI F0接收到 資料（即LSR位元0為1 )，（ i i i)傳_ F I F0或傳輸保留暫存 器有資料（即，LSR位元6為0 )，（ i v〉在串列資料輸入偵 測到一起始位元（即在RX線上偵.測到一起始位元〉，以及 (v> MSR之8位元字組有任何變化。 第7圖顯示一依據本發明之睡眠模式邏輯之實現電路 700。如第？圖所示，一 10级升計數器在開始時為導線 704上之重置訊號設定在重置狀態。而使導線上之重置 訊號被設定之狀況已在前文說明。當導線上之重置訊 號為無作用時，在導線706上之時鐘訊號的每一轉變會使 升計數器701遞增。此在導線706上之時鐘訊號是由上述之 鮑率產生器所產生，且其頻率為所選擇鲍率的16倍。當逹 到一預設計數值時（由LCR位元0及位元1定義），升計數 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------裝------訂------『A (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 ---------- 五、發明説明（.） 器70 1在導線705上設定一輸出訊號“ OUT” 。在此實施例 ,計數值與每一輸入字元之串列字組長度成比例。LCR位 元0及位元1定義5位元至8位元間之四種字組長度其中 之一。當計數器701之計數值到達預設計數值時，在輸出 端705上訊號之邏輯狀態將變為高準位。用於啟動關閉 UART供電及禁能外部鐘訊或振盪器電路之輪出邏輯訊號 SLEEP係由輸入為IER位元4及EFR位元4之AND閘703所產 生。如上所述，I ER位元4及EFR位元4 一起致能睡眠模式 ，由於同位位元及停止位元的存在，從不再設定重置訊號 到升計數器70 1到達計數值之實際時間係在3 . 4至4 . 6字組 長度間變化。 在此實施例，供硬體流量控制及軟體流量控制。I ER 位元〇 (nr中斷）及位元1 (rt^t中斷）致能硬髏流量控制 。當接收f丨F0中所接收之資料到達預設觸發值時，m 訊號被強制無作用Μ防止再有字元被傳送至UART。當接收 F I F0中接收之資料數目落至一第二預設值Μ下時，會重置 ΙΓΓ^·訊號。當不再有作用時，在傳輸完目前之字元後會 停止傳_。在m有作用後，傳輸將重新開始。在此實施 例，該第二預設值是可選擇之次低觸發值。 本發明藉由載入二個使用者規副“ Χ0Ν”流量控制字 元Χ0Ν 1及Χ0Ν 2至二個8位元“Χ0Ν”暫存器以及載入 二個使用者規劃“X0FF”流量控制字元X0FF 1及X0FF 2至 二個8位元“ X0FF”暫存器以提供軟體流量控制中斷。在 本實施例，當LCR位元7為1時，可讀寫X0N 1，X0N 2， 本紙張尺度適用中國國家標準（CNS ) M規格（21〇><297公釐） 17 --------^—痒------.玎------^旅 • * (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（） XOFF 1及XOFF 2 。前述之第3圖顯示相對於位址位元A0- A2之XON及XOFF暫存器之設定。此外，本發明提供使用這 些使用者規劃XON或XOFF控制字元之較大彈性。第8b圖顯 示本實施例可選擇之軟體流量控制方式，其範圍從傳_及 接收操作無流量控制至傳輸及接收操作均有完全二位元組 匹配之軟體流量控制。EFR位元〇至3之4値位元值可選 擇軟髏流量控制。 經濟部中夬榡準局員工消費合作社印製 譬如，若將EPR位元〇至3全設為1，則在傳輸及接 收操作均選擇二位元組軟體流量控制。依據本發明，本發 明之HART檢視所接收之資料中二連續字組之接收資料是否 與儲存於XOFF暫存器之使用者規劃XOFF流量控制字元完全 相同。若是，則在傳送完目前在傳輪移位暫存器中之字組 後印停止傳_並產生一中斷至CPU。當接收資料中二連續 字組與儲存於XON’暫存器之使用者規|lj XON控制字元完全相 同時，再開始傳_。此外，當目前在接收F I F 0中所接收之 資料數目等於或超過一第一預設觸發值時，使用者規劃 XOFF控制字元會被傳送。當目前在接收FIFO中之資料數目 落至一低於第一預設觸發值之第二預設觸發值Μ下時，會 傳送使用者規劃之Χ0Ν控制字元。 第8a圖顯示一依據本發明之軟體流量控制邏輯電路之 實現電路S00。如第8a圖所示，在電路800，資料經由一串 列通訊線S02為接收器所接收，該接收器接收資料之時序 由輸入端80 1之一時鐘訊號RCLK供應。接收到的串列資料 被轉換成並列資料（.單字元寬）然後置於並列資料匯流排 本紙張尺度適用中國國家標準（CNS ) A4規/格（210父297公爱） _ 18 - A 7 B7 五、發明説明（） 經濟部中央標準局員工消費合作社印裂 (請先閱讀背面之注意事項再填寫本頁) S51上。並列資料匯流排851上之資料被閂鎖至暫時儲存暫 存器824,並在比較器805分別與訊號線S04a，804b, 804c 及804d,上之使用者規劃流量控制字元X〇FF 1，XOFF 2， ΧΟΝ 1及Χ0Ν 2比較Μ便在訊號線806a,806b,806c及806d 上提供_出控制訊號= X0FF 1，= X0FF 2，= Χ0Ν· 1及= ΧΟΝ 2 。輸出控制訊號=XOFF 1，= XDFF 2，= ΧΟΝ 1 及 =ΧΟΝ 2分別代表並列匯流排851上之資料與通訊線804a ,8(Mb，804c 及 804d 上之 X0FF 1，X0FF 2，Χ0Ν 1 及 Χ0Ν 2 相符。一由接收器803之時序提供序向控制之狀態機器807 決定是否須將並列匯流排85 1上之資料載入接收F I F0 809 。狀態機器S07根據EFR位元0至位元3之設定所選擇之流 量控制狀況決定是否收到一流量控制序列。如果狀態機器 807決定收到了一流量控制序列，導線8 11上之開始/停止 訊號會被設定或不再設定Μ指示傳輪是否停止或再開始。 若未收到一流量控制序列，狀態機器807設定導線808上之 控制訊號以便將並列匯流排853上之資料，即暫時儲存暫 存器824之_出資料載入接收FIFO 809。暫時儲存暫存器 824兌許電路,S00自並列匯流排851前視一個二字元流量控 制序列之第二字元。 導線8 11上之開始/停止發射器控制訊號被送至一第 二狀態機器8 12，此狀態機器控制發射器及決定發射器傳 送序列。此外，導線8 10上之控制訊號亦送至狀態機器812 。導線8 10上之控制訊號指示是否接收F I F0 809上所包含 之接收字元數超過一第一預設觸發值（X0FF狀況），或接收 本紙張尺度適用中國國家揉半（CNS ) A4規格（210X297公釐） A7 B7 *·、發明説明（) FIFO 809上包含之接收字元數低於一第二預設觸發值（ΧΟΝ 狀況）。根據此二控制訊號之狀態（即導線810及811上之控 制訊號），狀態機器812依據EFR位元2及位元3所設定之 流量控制狀況將適當之流量控制序列插入發射器820傳輸 之資料流中。插入適當之流量控制序列，或選擇正常之傳 輸資料是由設定連接多工器8 16之輸入導線S1 5上之控制信 號來完成，該多工器分別接受經並列匯流排852傳來之傳 輸字元，Μ及導線817a，817b，817c及817d上之使用者規 剷流量控制宇元X0FF 1，X0FF 2，ΧΟΝ 1及Χ0Ν 2。狀態 機器812經由控制導線814控制發射器820並決定其傳送序 列，傳輸資料是以串列方式在導線822上傳送。當發射器 820變空時，導線8 13上之控制訊號會被設定。狀態機器 812收到導線813上被設定之控制訊號時，會設定導線823 上之資料讀取控制訊號Μ自傳輸F I F0 8 18内取出次一傳輸 字元。取出之傳輪字元被放置在並列匯流排852上。 經濟部中央標準局員工消費合作社印製 如第8b圖所示，使用者可選擇一値字元之Χ0Ν'/ OFF或 二字元之XON/ X0FF流量控制作為軟體流量控制。此外， 可分別決定傳輪及接收之流量控制機制。因此，在傳輪前 選擇並將使用者規劃之Χ0Ν及X0FF控制字元寫入Χ0Ν及X0FF 存器，K及選擇一軟體流量控制方式，可提供二進位資 料傳輸之流量控制。 I ER位元0至7分別致能“接收器備妥中斷”，“發 射器已空中斷”，“接收器線狀態中斷”，“數據機狀態 中斷”，“睡眠模式”“接收X0FF中斷”，“ RTS中斷” 本紙張尺度適用中國國家梂準（CNS ) A4現格（210X297公釐） 319927 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（.） 及“CTS中斷”，前文已討論過每値中斷過程。ISR位元0 在邏輯“ 0”時指示一中斷擱置。I SR位元1至3指示目 前在六痼優先中斷中所擱置之一最高慶先中斷。第9圖之 欄位“ P”顯示本實施例之六個優先中斷，Μ及“ D0”至 “ D5”欄位顯示中斷產生時在資料匯流排D0-D5上之對應 位元值。I SR位元4指示接收一吻合之X0FF控制字元序列 。I SR位元5指示收到或發出ΠΓ及ΠΓ之作用狀態。 FCR位元0致能接收及傳輸FIFO。FCR位元1及位元2 分別清除接收及傳輸F I F0內容並重置其各自之計數器。 fcr位元3將raur及ΤΧΙΠΓΓ (接收資料備妥及傳輸備妥旗 號）切換為“模式1 ”或“模式0” 。在模式0下，當接收 F I F0包含至少一接收之資料項時，mw變為有作用，Μ 及當傳輸F I F0或傳輸保留暫存器內無傳輸字元時，mur 變為有作用。不過，在模式1下，當到達一預設觸發值或 超時（time out)時，RTOT變為有作用，Μ及當傳輪F I F0 完全填滿時，TXRDY變爲無作用。FCR位元4與5及FCR位 元6與7分別設定傳輸及接收F I F0之預設觸發值，如第4a 及4 b圖所示。 LSR位元0至7提供CPU與本發明之UART間之資料傳輸 狀態。LSR位元0指示在接收保留暫存器或接收F I F0已有 接收資料。LSR位元1至7分別指示“超越（Overrun)錯 誤”，“同位錯誤”，“資料框錯誤”，“收到間斷狀況”， “傳輸保留暫存器已空”及“傳輪保留暫存器及移位暫存 器已空”及“至少一同位錯誤，資料框錯誤或間斷狀況” 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------裝---.---訂------ (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（ A7 B7 經濟部中央標準局員工消費合作社印製 等狀況。 MSR位元0-7指示UART至數據機或週邊裝置間之控制 線目前狀態。MSR位元0-3分別指示自上次讀取MSR後， CTS·，lm'，RT及之邏輯狀態是否改變。讀取MSR會清除 MSR位完0-3。MSR位元4-7指示在主要用於1)ART測試之本地 迴路（local loopback)模式時，KTS，UTR > CTPT及 0T2"之邏 輯值。 如前所述，EFR位元0-3選擇所使用之軟體流量控制 方式。EFR位元4致能IER位元4-7，FCR位元4-5，MCR位元 5及7 Μ及ISR位元4-5。EFR位元5在一接收字元與使用 者規劃之X0FF字元X0FF 2吻合時會致能一特別中斷模式。 EFR位元6-7致能硬體流量控制（即ΙΠΓ及ΠΓ流量控制）。 第lb圖顯示一本發明之UART之一積體電路實現之方塊 圖150。如第lb圖所示，一積體電路150包括（ί) 一在資料 匯流排D0」D7上接收及提供資料之資料匯流排電路151 ; (i i) 一中斷選擇邏輯152用於選擇並優先化CPU要服務之中 斷；（i i i〉控制邏輯及埠解碼電路153，處理位址解碼以選 擇暫存器，控制睡眠模式及處理與CPU之介面；（丨v)—鐘 訊及時序電路156，自一外部晶體振盪器接收一參考頻率 時鐘訊號以及產生整値積體電路1 50使用之時鐘訊號； (v〉鲍率產生器154，產生期望之鲍率（包括頻率除法）自 出端輸出；（v i )數據機及硬體流量控制電路1 55 ，控制與一外部數據機或週邊裝置之訊號介面（包括使用 CTS及RTS訊號之硬體流量控制）；（vii)接收FIFO控制 本紙張尺度適用中國國家梯準（CNS ) A4規格（21〇X297公釐） 請 先 閲 讀 背 之 注 意 事 項 再 裝 訂 Α7 Β7 五、發明説明（） 電路157，亦包含一用於接收器之軟體流量控制電路；以 及（vi i i)傳輸FI F0控制電路，亦包含一用於發射器之軟體 流量控制電路。接收F I F0控制電路1 57及傳輸F I F0控制電 路158包含傳輪與接收保留及移位暫存器以及傳輪與接收 F I F0。控制邏輯及埠解碼電路1 53包含內部暫存器I Εβ， FCR，LCR，MCR，LSR，MSR及SPR。中斷選擇電路152包含 內部暫存器ISR。 上述之詳細說明係用於說明本發明之特定實施例而非 本發明之限制。在本發明之範圍内做一些變化及修改是可 能的。 (請先閲讀背面之注意事項再填寫本頁) -裝' 、11 經濟部中央標準局員工消f合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）