307912 五、發明説明I ) 發明背景 ⑴發明領域 本發明係關於一種在半導麵釀讎電路上騸諭多層次互連之 褸晶矽對複晶矽接觸的方法，更_細地說，是嬲齡一種在互連之 複晶矽化物層之間，形成低電阻之接觸的方法與絵構。 (2)習知技藝 随著离解析度徽影技術與非均询性爾龌麯刻等半導讎製程 技術的精進，半導體元件的特繼尺寸也持纏地編小。特擻尺寸 的縮小，使得接觸窗也鼸之縮小，結果引至麗裹的接觸電阻。 例如，目前通用的接觸竇特檄尺寸一艟都小於0.5黴米(um)。道 種與場效電晶體(FET)—類的電路元件串連的寄生電容增离了以 後，會降低電路的功效，道是非常不好的現廉。另一個問題是 接觸電極(Re)的分佈很廣，道也裹非常不好的現象。 在半導體產業界中，通常會用多層制定遢的灌摻雜複晶 矽/矽化物眉（一般稱爲複晶砂化物眉），來作爲半導籲元件 的互連*然後再以金雇雇形成穰鑛電路。在基板上各種複晶矽 化物層和金屬層之間，則用介雇絕緣層OLD)加以電性隔維。道 些介層絕緣層在裡£矽化物層之間具有一竖接_窗（通孔）， 以下將簡稱爲絕緣雇。在超大型額體_路(1】1^1)中，接觸的數目 逮遠超過一百萬個，所以很重驀的是备個捿觸嚇需91有很低的 接觸電阻(¾，而且彼此很一致。 習知技藝中，使鋁金屬層次之閲的禳_有一致的低禳钃電 阻的方法，是在物理氣相沉積下一屬次的鎺金钃之前，以同步 濺鍍的方式清洗接觸窗*道樣可以避免暴露在義圓時立刻形成 氣化鋁。伹是，道欏作薷要在沉穰工具上加裝瀾鍍系統，不但 (請先»讀背面之注意亨項再填寫本頁} 装 訂 丄 本紙法尺度遑用申8讓家蟋傘（CXS ) A4规格（210Χ ：19Ί1;) 绳多柘泣夹碟2&為|二消费含作.吐.51*. 五、發明説明、厶Ί 妨礙了工具的效率，也使驅程更爲議雜。 矽化物/播晶矽（襯晶矽化物）的蟹層結權*常用來製作 動態隨機存取記憶鐮①^冲、_雄鼸機存取祖嫌镰(SRAM)、 和微處理器等類的拥醒電路，在暹些電路上作爲FETRI極、字元 線、位元繅等半導體元件的一部份。但是砂化物/複晶砂（複 晶矽化物）與矽化物/複晶矽（複晶矽化物）兩層之閹仍熬會 有离接觸電阻的問題。 1中，說明了兩層矽化物/複晶矽 (複晶矽化物）制定雇之間、一備傳統典型的摟觸。鼸中的接 觸結構，是製作在上有絕緣層12的一面半導體基板10上。圖中 有第一複晶矽雇，包括了第一複晶矽層14和第一矽化物層16， 這兩層另外也形成FET的鬮棰。然後沉積一層絕綠層20 *用以電 性隔絕第一複晶败化物雇*舉例来銳，可以利用化學氣相沉稂 法(CVD)所沉積的氣化物。接蕃利用傳統的辙影技術與非均向性 電漿蝕刻，在絕緣眉20內形成接觸窗4，直到第一矽化物層16 的表面。同樣在 1中，在絕緣雇20上和接麵講內沉積一雇未 經摻雜的第二複晶矽層21，作爲通往第一襬晶矽化物層16頂面 的接觸。在未經摻雜的第二襪晶傲層21上，沉種一層摻雜的複 晶矽層24。如果接觸是製作在FET源/汲欏通之類的細胞元接觸 區(N~)上方時，未經摻雜的複晶矽層21可以避免複晶矽層24內的 雜霣擴散進入基板10而形成很深的接面。接蕃再沉穑第二矽化 物眉26，就完成了第二雇次的互遍纖嫌屬。最後刹用傳統的檄 影與電漿触刻，制定26、24、21等臟層的案，形成了第二雇 制定的導電層。 伹是，匯1中的接觸窗4在餘刻時所殘留的离分子很難清 除，隨後所用的光阻接觸光羣也银讎去除，使得像圓1中的接
Hi —^^1 i— I 1 n ^ 1^1 n {請先》讀背面之注意事項再填寫夂3f> 訂 本紙張又度逋用申騸家«聿（CNS ) A4规格（：10·Χ29^·1 5 307812_ 五、發明説明 i 觸，很難維持一致的低接觸爾組。例如，最小特黴尺寸爲〇.5mn 或更小的接觸，接觸電阻可以從低至i〇〇歐姆，裹至超過2000歐 姆。而且，以(：?14和02混含氣讎的電娥麯刻來處理矽化鎢表面等 類的介面處理，即使去除矽化物漏16部份頂面以後，都不見得 有效。另一方面，對接觸窗內的矽化鎢雇16進行雜質植入，也 無法使接觸電阻很一致、很低。 因此，在半導體產雄界中仍然股切地讎嬰羅理想的方法， 可以爲暹些互連的嫌線層形成接麵電阻很備的播儀，又毋需爲 蕃降低電阻增加製程步驟，才能使製稚更符成本效益。 發明的籣要說明 訂 因此，本發明的主嬰目的是提出一種方法興續構，可以在複晶 矽化物Λ之間形成電阻很穩定、很低的電性接謂。 本發明另一個目的是在提出上逋的耱嫌的罔時，降低製程的複 雜程度，使得製程更符成本效益。 .¾脊4K0夹438.-^1 二消f·合作.fiffs. 根據以上的目的，本發明的第一個資施例銳明了一個方法和所 作成的結構，爲積黼電路上的互遑，在制定後的複晶矽化物雇之 間，形成具有低接觸電阻(R〇)的電性接觸。這個方法闢始時，先要 預備一面半導體基板，可以是單晶矽晶圈，在元件匾周圓並有場氧 化物(FOX)區作爲電性隔絕。最常用的FOX是用LOCOS(LOCal Oxidation of Silicon)方法形成的，氣化時，利用一層制定後的氰化 矽層遮住元件區。在場氣化物區域中露出的矽基楣經熱氣化的結 果，形成了相當厚的氧化矽(SiOJ。鼸即在元件匯形成一層薄薄的 閘極氧化眉，然後在基板上沉積一層第一複晶砂雇，並偟複晶矽層 接受N+搂雜，成爲導電雇。道時，在第一裡晶矽漏上沉穰砂化鎢 一類的第一矽化物眉，所形成的複暴称化物層可以進一步提离導電 表紙浪又度逋用中*家漂瘳（CNS ) A4規格（：l〇x 公t M菸 «9夬埭 Α ή 貝二？·«*合作.fips. 五、發明説明仏） ' 性。現在利用一道光罩和非均向性艙刻，制定襯暴败化物（複晶破 /矽化物）的臞案，其結果，暴例来說，可以在元件匾上形成 FET閘棰，並同時在埸氣化物區上形成欐晶矽化物的互連邏。繼然 道個方法所描述的是如何製作一锢搐觸，通柱作爲FET_欐之第一 複晶矽化物層，但熟罾本技藝的人應可瞭解，邋個方法一樣可以用 來製作基板上兩層複晶矽化物之間的低電阻接觸。一艨說來，在形 成閘極之後，還薷要其他的製程步驩才能完成FET。例如，以_子 植入形成淡摻雜汲棰(LDD)、在閜欐上沉積一層氧化矽（CVD氣化 物）並以非均向性的回触刻形成緦綠的側壁空閜子、然後形成濃摻 雜的FET源/汲檷接觸區。道些製程步驟都是產業界常用的，所以 不會加以詳細脫明，以簡化本發明的射_。 繼嫌回到本發明。在制定後的第一權晶矽化物]上，沉積一雇 絕緣眉*使第一複晶矽化物屬與下一雇次的互遍鑛此_維。一般說 來，在習知技藝中，接觸窗都是從維綣濯黼始餽刻，91到底下已制 定之複晶败化物雇上败化物層的表面，道常常使褥播_電阻很离， 電阻値的差異很大。本發明的方法在蝕刻接觸窗時，是利用一道光 罩和非均向性的蝕刻，從維錄層關始、鉞穿第一欲化物層，直到第 一複晶矽層。一直到已經触去部份的第一複晶矽層時，才中止電漿 蝕刻。形成暹些接觸窗後，本發明的方法繼績在纖_層上輿接觸窗 內，沉積第二複晶砂層，形成通往第一複晶矽層的接_。接蕃摻雜 第二複晶矽層，可以植入P31_子，以形成第一複晶矽/第二複晶 砂的介面，大大地改蕃了接钃的特性，使播觸電阻(¾更低，阻値 的分佈更窄。本發明免除了額外的製程，也降低了_種度。暴例 來說，同步灘鍍清洗很困難，實施的成本也高。此外* 〇14和02混 合氣體的電漿蝕刻 '或尉砂化鐮層缠行雜質植入等钃的介面處理， {請先》讀背面之注意事項再填窝本I) iM. 訂 本紙乐尺度遴用申麵家媒聿（CNS ) .\4规格（公t ) 507312 ；- 五、發明説明 Γ、 都不是很有效，也很難控制。 在第二_晶矽層上沉稹第二矽化物眉後，就形成第二樓晶矽化 物層。利用傳統的撤影技術與非均向性ft藿豔刻_定第二複晶矽化 物層後，完成了第二層次的互連，而且與第_襯晶砂化物互連眉之 間具有特性更爲理想的接觸。 根據同樣的精神，本發明另外攮出第二個資施例*與第一個資 施例很類似。在第二個實施例中，黼刻禳钃窗蹄，暴利用一道窗口 對準場氧化物匾的光覃。然後触刻播嶋窗，先齡刻維緣層，然後触 穿制定後的第一矽化物與襯晶矽層，直到底下的氣化物(FOX) 區。場氣化物區可作爲蝕刻中止層*使褥形成接麵窗時，有更大的 製程自由。道個方法繼纜在絕嫌雇上和接騰薄內沉積第二複晶矽 層，接觸到第一複晶矽雇的側壁。遷樣所得的播觸，接m姐低， 阻値的分佈也很窄。在第二樓晶矽屬上沉稹蕖二矽化物屬後，完成 了具有改良之接觸的多靥複晶矽化物*最後利用傳統的黴影技術和 非均向性電漿触刻制定暹兩層的案，定義出第二層次的互連繞繅 層。 附的籣要說明 以下將參照附*以具體的實_鮮細銳明本霍明的目的與其 他效益，所附的附酾包括： 圖1是罾知技藝中兩雇複晶矽化物之閜形成之接_的樣剖面 ，其中上眉（第二）複晶碎化物屬的權晶砂接觸到底下複晶矽化 物雇的矽化物。 圖2至圖4是第一實施例之方法與赫__面，所形成的 兩層複晶矽化物互連中，上層（第二）複晶矽化物靥的裡晶矽接觸 到底下襪晶矽化物雇在禳觸窗內的櫬晶矽。 本紙浪尺度遑用中*讕家樣皋（CNS > A4规格（：丨ox 公釐、 ----->一----^ ..------ΪΤ------{、I (請先《讀背面之注意事項再填寫主頁) 鳗菸4<(.{|夬涑奂鬲員二:'flt合作·f.ss. 三、發明説明.b) 圔5至圈7是第二實施例之方法與縮構的横剖面，所形成的 兩層複晶矽^物互連中，接_窗一國触刻至底下場氧化物(FOX)匾 的表面。 圖8是以歐姆爲簞位的鑛觸繼隱_對雇弑晶钃瀾最位龌作圈 的結果，在騙中比較了習知技藝與本發明的瀾flfc鋪果。 具髓實施例的詳細銳明 圖2至_4中，說明了本發明的第一實施例，製作兩濯襯晶矽 化物層之間的低電阻接觸。通些櫬籲砂化物層都是用来作爲積镰電 路上的電性互連。形成道種低電阻播觸的一系列步賺關始畤，先要 預備一面半導髓基板10，從_ 2可知，道面基板上已經有部份完成 的元件。基板最好是單晶矽，結晶方向<1〇〇>。對本發明來說，不 諭是P型或N型接雜的基板都可逋用，另一方面基板上也可具有形 成CMOS型積髑電路所讎的P型或N型井區。但是，爲了鳙化說 明，在圖2中只盡出製作N通道FET所爵的P_基板。本發明方法製 作之低電阻接觸所通往的第一襪晶矽化物層，也可作爲N通道FET 的閜極。 同樣在圆2中，壜氣化物12_)用来隔絕元件fi，但只畫出 兩個元件區之間的部份FOX。一個形成FOX的傳統方法是 LOCOS(LOCal Oxidation of Silicon)法。暹種方法先在元件區上沉 積一層制定的氮化矽(Si3N4)，作爲鑼化的陳蔽。然镰對基板進行熱 氣化，使露出來的場氣化物區形成了相當厚的觐化砂(Si02)，厚約 4000至5000埃。 同樣在2中，去除元件區的瓤化砂後，接蕃_元件匾上以熱 成畏的方式形成一層薄薄的氧化層8，作爲FETK__氣化層。一 般說來，閘楹氣化層蹕[約60至200埃。然後在轚儀基板上全面沉積 (請先«讀背*之注#事項再填寫主夏) k 訂 夂紙伕尺度適用中家螵皋（CNS ) A4规格i 五、發明説明、7、 第一複晶矽雇14，覆躉在颺楣氧化雇8與場氣化物12上。第一複晶 矽層最好厚約500至1500埃。第一襦晶矽層14是以低壓化學氰相沉 積法(LPCVD)沉積的。第一複晶矽雇14隨即以磷(Ρ31)或砷(As75)的 難子植入加以摻雜。雜質湯瘇最好在1.0X1019至1.0X1021難子/立 方公分，植入能置在30至50keV之間。 繼績回到圖2，接蕃就在全面沉種的第一襬晶砂篇14上沉積 第一矽化物眉16，形成了第一複晶矽化物層*可以進一步改蕃導電 性。矽化物雇最好是矽化銷(WSi2)，而且厚約500至2000埃。舉例 來說，形成矽化物層的一個最好的方法，是用六鼸化鎢(WF6)和矽 烷(SiH4)的化學氣相沉積法(CVD)。矽化鎢雇是用来改善第一複晶 矽化物雇的導電性。 現在就可利用檄影技術與非均向性電獎豔刻来制定第一複晶矽 化物層的圔案，而此第一複晶败化物是由第一複墨被層14與第一矽 化物層16所組成的。裡晶矽化物雇的横剖面是沿著制定部位的長 度，所以從2看並不明顬。道屬制定好的第一襯晶砂化物靥通常 是用來在元件區中的_極氧化層8上形成FET的鬮欐，圖2只盡出 了一部份。暹層制定好的第一複晶破化物層同時也延伸到壜氧化物 區上，因此也作爲第一雇次的互連纗嫌。鼸然本發明的方法所描述 的是如何製作一個低電阻接觸，通柱作爲ΡΈΤ閾權之第一樓晶矽化 物眉，但熟習本技藝的人應可瞭解*道個方法一樣可以用來製作基 板上任何兩雇複晶矽化物之間的低電阻接钃。一般銳來，形成FET 邋黑要其他的製程步臟，伹並非本镫明的主要部份，所以不曹加以 詳細說明，以籣化討諭，只是略加描述以說明本發明的製程連績 性。例如，由第一裡晶败化物雇形成_檷之後，就以龌子植入在閘 棰兩邊形成淡摻雜汲檷(LDD)。饋後在阑播上沉積一雇氣化矽 {請先閱讀背面之注意H.項再填寫一4莧> •乂二 訂 本紙張尺度逋用申家蘼皐（CNS ) A4規格：210X 29,公廣） .«.溱-is.e 夹*盘為貝二？5费合作‘»±.知_S. 五、發明説明..s ) ' (CVD氣化層），再全面回触刻CVD氣化雇，而形成了緇緣的側 壁空間子。辁側壁空閜子兩旁植入雜質，然後形成漏摻雜的FET源 /汲極接觸區，作爲良好的FET接觸，道樣一來就宪成的FET。 2的横剖面·並沒有畫出這些製程步驟。 雄纜回到本發明，·2中，在制定好的篛一櫬&敏化物靥上沉 積一層絕緣層20，使第一慯晶矽化物雇與下一屬次的互遍彼此隔 絕。絕緣層20最好是氱化矽(Si02)，並在反應器中利用LPCVD法分 解四乙基矽氣烷(TEOS)沉積而成。緦緣雇20最錄約500至2000 埃。雖然圖中所盡的絕緣眉是保形的(conformal)，本方法一樣通用 於平坦化的絕緣層。現在在絕緣層20上纖佈一層光阻雇22，並如· 2，在即將作爲接觸窗的位置形成釀孔。 在習知技藝中，接觸窗鄘是從維綠雇20钃始黼刻，醢到底下 已制定之複晶矽化物層上的矽化物雇16裹面。這嫌作常常使得接觸 電阻很高，電阻値的差異很大。道翟播雇囑臞高和羞厲很大的現 象，一般說來是因爲矽化鎢(WSi2)上的高分子和其他殘留物很難去 除。而且，〇^和〇2混合氣讎的電鏞麯刻、或對矽化鏞雇進行雜質 植入等類的介面處理，都不聶很有效，也使製程增加額外的成本。 _3中本發明的方法，是利用光軍22和非均向性的舳刻，在 絕緣靥內關始触刻接觸窗3。電漿蝕刻會在罔一個Μ刻機合上一直 持績到完全去除第一矽化物雇16，並蝕去底下第一櫬晶矽層14的一 部份。最好是在反應離子_刻檐(R!E)中進行蝕刻，以便進行非均 向性的鈾刻，所用的触刻氣鼸可以最四氰化磯(CF4)和氣氣(〇2>的混 合氣體。蝕刻至第一複晶矽層，可以免除任何額外清洗接_的介面 處理，也毋需另外對接觸植Λ雜質。暴例來說，本鼗明所作成的接 觸，當直徑只有0.4微米(um)時，電組約只有200至500歐姆，相對 -----卜I — U:T, <請先Μ讀背面之注意事項專填寫.恭頁} 訂 本紙悵尺度逋用肀家播舉（CNS ) Α4现格（ZlO'x 公t 307912 ；： 五、發明説明.，1 ) 習知技藝中阻値离達2000歐姆、彼此幾曩又很大的摘觸，道是非常 顯著的改赛。 露出來的接觸鼸即經通_道短暫的鶬戴釀(HF)鷂刻，然後再沉 積第二褸晶矽層。 圖4中*本發明的方法接下来使接觸審中靄出的複晶妙眉16 經過一道短暂的班^触刻，然後去除光阻層22。在維綠層20上舆接 觸窗3內，沉積第二複晶碎層24，形成通往第一複晶孩眉14的接 觸。所形成第一播晶矽對第二複晶矽的介面，接娜1阻很低。沉積 第二複晶矽眉24時，最好和沉稹第一複晶矽靥14類似，利用 LPCVD法，並且厚度在500至3000埃之間。接«摻雜第二複晶矽 眉，可以植入P31離子，或者在複晶矽的LPCVD沉積過程中在矽烷 (Sffl4)中加入（PH3)—類的雄質氣讎同步摻雜。第二複晶矽層內的 雜質濃度最好在1.0 X 1〇19至1 .〇 X 1〇21麵子/立方公分。 圖4中，繼嫌在第二複晶矽靥24上沉穰第二矽化物層26，形 成了第二複晶矽化物層。沉稍第二砂化物眉26時，與第一败化物眉 16類似，舉例來說，可用六氟化鑛和矽焼的LPCVD。矽化物層26 並不需要形成低接觸電阻的接觸，但在半_«產業界中卻常用來進 —步降低繅電阻。層26最好ϋ約500至2000埃。利用傳統的微影技 #與非均向性電漿蝕刻制定層24與26所組成之第二複晶砂化物雇 後，就完成了第二層次的互邊。暹樣一來，就完成了具有接觸電阻 更低的接觸的兩雇複晶矽化物互連。 現在請參考圖5至圖7，其中所說明的第二實施例，是在制定 好的複晶矽化物眉之間，形成低電隱之接觸的方法與結構。道個方 法中，除了触刻接觸窗的方法以外，都與第一實施例钃似。因此所 有的標號都與第一資施例相同，而凰圈5在触刻播觸窗之前都與第 本紙*尺度遴用中騸家壎筚（cns ) A<wiyi· (公廣） {诗先《讀背面之注意事項再填寫本頁) 订
五、發明説明八0 ) ' 一資施例的圖2相周。在暹個實施例中，接餳窗只形成在場氣化物 區之類的絕緣雇上，'而且在繼緣層20內触刻播觸窗之後，接觸窗內 層14與16所組成的第一複晶矽化物眉也完全去除，臟到場氣化物 區0 5中，與_ 2—樣，由擄雜之襬晶砂層14與矽化物雇16所 組成的複晶矽化物層*沉獼在基板上*覆蠆住場氣化物區12與 FET閘極氣化靥8 (在圓5中只畫出部份）。制定櫬晶矽化物靥並 完成形成FET的步驟（LDD、側壁空間子、和源/汲極，未叢出） 之後，就沉積一層維緣層20。在雇20上塗佈_層光阻，並用傳統的 微影技術形成蝕刻光羣22，其鬮孔5正對舉FOX。 現在關始以非均向性蝕刻，在維緣靥20內齡刻禳觸窗。触刻 會持績到完全去除矽化物層16和權晶矽層14，瘋到FOX12的表面。 (在所形成的許多接觸中，附圓只畫出一個播_窗5。）從鼸6可 知，道遒非均向性蝕刻在襦晶矽化物層中形成了垂直的側壁，並露 出接觸窗5內摻雜之樓晶矽屬14的侧壁7。 沉積第二矽化物層24、加以摻雜，並形成WSi2—類的複晶矽 化物雇26以後，就完成了兩層的複晶矽化物互連。通兩層利用傳統 的徼影技術和非均向性電漿触刻制定以後，形成了第二雇次的複晶 矽化物互連。因爲在摻雜之第二複暴败JB26輿摻義之第一複晶矽層 的側壁之間，形成了電阻很低的複晶砂對観晶矽矇姆介面，所以可 以形成接觸電阻W很低、分佈很窄的接钃。場氧化物匾作爲触刻 中止層。像暹樣，在接觸窗5內触刻複晶矽層14薩到FOX12的表 面，可以容忍相當程度的通嗛鈾刻，所以成爲容黑繅作的製程。 例子 圖8的例子裏，脫明了第一實_的删試鑛«Μ罾知技藝所製 -· (請先》讀背V*之注意爭項再填寫本頁)
.T 本觥浪又度逋用申*钃家ϋ拿（CMS ) A4規格（：10 X29?公釐 經多邡士夬噤达兩—二消f合作.吐印S- 307912 五、發明説明、' 作的控制結構。 8是接觸電阻以黢姆爲II位，對70個瀾置點 作圖的結果。测試結構中，場氣化物Ι140(Χ)埃，第一複晶砂層厚約 1000埃，第一矽化物層厚約1000埃，緦緣層厚約1000埃。本發明 的第一實施例在蝕刻接觸窗時，是由緇緣眉起，触穿第一矽化物 層，一直到襦晶矽層的表面。控制轟圓的擁隱則_到第一矽化物 眉的表面。接著，在測試晶臞與控制墨圓上的接觸審都接受一道氫 氟酸(HF)/水(1 : 100)的蝕刻，然後才去除挖鼸搂嶋窗所用的光阻 光罩。接著用Rc迴路测試来瀾量接_電阻(RJ。匾8中的毎一個測 置點都代表晶圖上的一點，而毎一個測置黏都包括了2000個串連的 接觸。接觸電阻(Rc)是一個接觸的平均電阻。由_ 8中欏爲30的資 料點可以看出，一個直徑〇.4um的播觸，接钃電祖可以從約2500歐 姆到商達4900歐姆，而櫬爲32的資料黏，即習知技藝所製作一個直 徑0.5um的接觸，接觸電阻可以從約1300歃姆到約4300歐姆。 圖8的表中也顯示出本發明的方法所得到的捿觸電阻(RJ。 由欏爲40的資料點可以看出，直徑0.4um的接觸，接觸電阻約從 250歐姆到約700歐姆，而11徑0.5um的接觸，由嫌爲42的資料點可 以看出，其接觸電阻約爲200歐姆，而且阻値兼興很小。很明顬 地，本發明的方法確實能在複晶矽化物靥之間製作更爲改庚的接 觸。 雖然本發明係以悬佳11癱例加以讎糊，伹熟_釀技藝的人士都 能瞭解，本發明尚有許多細節上不岡的變化，並不邏僱難本發明的 範與精神。 {請先W讀背ή之注意亨項再填寫本頁) •Λ 訂 本纸張尺度適用中困國家螵車（〇5}.\4規格（110<；：9”公廣>