TW305087B - - Google Patents

Download PDF

Info

Publication number
TW305087B
TW305087B TW084110354A TW84110354A TW305087B TW 305087 B TW305087 B TW 305087B TW 084110354 A TW084110354 A TW 084110354A TW 84110354 A TW84110354 A TW 84110354A TW 305087 B TW305087 B TW 305087B
Authority
TW
Taiwan
Prior art keywords
data
code
circle
signal
output
Prior art date
Application number
TW084110354A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW305087B publication Critical patent/TW305087B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Description

B7 B7 經 央 樣 準 為 員 工 消 入 η 杜 印 製 五、發明説明 相關申請案之相互參照 本案係關於1994年6月15日所提出之下列共同讓渡申請案 :ΤΙ-19359案號08/260,148; ΤΙ-19360索號08/259,819 ; ΤΙ-19363案號08/259,803 ;及ΤΙ-19365案號08/259,820。 未案也係關於同時提出之下列共同讓渡申請案ΤΙ-19361案 銳-------;ΤΙ-19362案號_______; &ΤΙ-19364案號 發明之领域 本發明係在電路之領域,尤指信號整形電路。 發明之背景 在遙控系统’常使用串列數位數據流在發射機與接收機 之間發射數據。在大多數情形,使用幅移鍵控。使用數位 資料將發射機開機(邏辑1)或關機(邏輯〇>。在有些情 形,使用頻移鍵控法(不同類率供遲輯1及〇〉發射數位資 料。在兩種情形,由接收機檢測數位調制之信號,並將其 解調,亦即,產生略微不同之電壓供遜輯1及邏輯〇。解調 之信號可能很小且有雜訊。一信號整形電路用以自該微弱 之串列數據流恢復數位資料。 通常’解調電路在不存在有調製之信號時產生固定之DC 電平(操作點)。接收到調製之信號時(通常爲RF),解 調器發生反應,產生關於其操作點之對應變化。此等變化 之幅度依所發射信號之強度,發射機與接收機間之距離, 接收機之增益及靈敏度而改變。在一般之應用,在解調器 輸出之變化約爲幾百mV至約一。 -3 *-' m- 11 nt nn 1^1 1^1 ^ I n i n i 111 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準((:奶)六4規格(21〇><297公#) A7 B7 3C5087 五、發明説明() . 需要信號整形,俾在數位範圍進行串列數據流之進一步 處理(解碼〉。整形操作包含將小信號變化變換爲清楚之 全電平數位信號。通常,—定量之雜訊如至小解調信號, 而使操作變得複雜。另一困難來自解調器之操作點難以界 定,或甚至會由於溫度變化或老化而漂移。 慣常爲如在圈14之先前技藝所示,使用一種自動偏壓比 較器進行簡單之信號整形。(此比較器有時也稱作調適濾 波器,不過嚴格而言,此用語並不正確>。將未整形之信 號加至比較器之未反相輸入,同時將低通濾波(亦即平均 )之同一信號加至反相(或參考)輸入。Chamber lain Group, Inc.曾將此法用於其車庫開門器接收機,並且TRW 曾將其用於遠程無輪匙進入接收機。 圈14之先前技藝使用低通濾波之信號作爲比較器操作點 之近似。期然,爲自平均處理獲致良好結果,低通濾波器 之時間常數必須較一位元時間(串列數據流中之最短脈衝 之持績時間)爲長。 此方法有幾項缺點: 1. 比較器之常用棋式範困通常受到限制。這限制通道之 DC偏壓點。因此,使用此法之電路在其可能之用途較少變 通性。 2. 如果所接收之信號電平(亦即關於DC操作點之變化) 小於比較器補償,在輸入之變化便不會導致在比較器輸出 之改變。因此,此方法之靈敏度(亦即能可靠辨識之最小 信號)受比較器偏移所限制。 本紙張尺度適用中國國家橾準(CNS ) A4規格(21〇'乂297公釐> (請先閲讀背面之注意事項再填寫本頁) -6
經濟部中央標準局員工消費合作社印製 Λ7 Λ7 經濟部中央梂準局員工消费合作社印製 五、發明説明() , 要增加靈敏度,可如圖15之先前技藝所例示,在比較器 之前置一放大器級。不過,解調器之操作點(〇p)必須參考 放大器之輸入,否則在輸出之操作點將會漂移,可能超出 比較器之允許輸入範園。這意指在輪入加一放大器級並 未根本解決操作點問題。 因之本發明之目的爲提供一種具有增加靈敏度,而可解 決操作點間題之信號整形電路。 一般精於此項技藝者利用詳細説明及附圈,將會明白本 發明之其他諸多目的及優點。 發明之概述 一種交流"AC"轉合之信號整形電路,包括一個或多個AC 权合之增益級,一比較器,及一施密特觸發器。增益級最 好包含一全微分運算放大器。一反餚電容器設定放大器之 增益’及另一可爲切換電容器之電容器將利於設定增益級 之時間常數及操作點。此配置可提供改善之電源抑制,而 具有穩定之操作點。 附圈之簡要説明 圈1爲包括本發明之積鱧電路SMART元件之接腳布局圈。 圈2爲圈1之積體電路元件之結構方塊圖。 圈3爲圈2之類比處理機22之示意圖。 圖3a爲圈2之高通濾波器221第一實施例之示意圈。 圖3b爲阃2之高通濾波器221第二實施例之示意圈。 圖3c爲圖2之高通濾波器221第三實施例之示意圖。 圖3d爲圖2之高通濾波器221第四實施例之示意圖。 本紙張尺度適用中國國家榇準(CNS > A4規格(210X297公釐〉 ---------f 裝------訂-----J (請先閲讀背面之注意事項再填寫本页) 經濟部中央標準局員工消費合作社印製 A7 B7 -r~--- ., 五、發明説明() 圖4爲圖2之同步器/計數器24之示意圖。 圈5爲時序圖,示數據取樣。 圈5a爲圈4之示意圖之定時圖。 圈6爲本發明處理機核心之方塊圈。 圖7爲圈2之1C 20之功能方塊圖。 圈8爲例示一在數據發射系统構形爲發射機之IC 20及 另一構形爲接收機之1C 20之圖。 圈9爲定時圈,例示圈8之發射機之數據流發射。 圖10爲先前技藝圈,例示數據流之發射。 圖11爲流程圈,例示接收機存取許可。 國12爲流程圈,例示發射機鎖。 鬮13爲例示40位元瑪分爲各爲8位元之5位元组。 闺14爲先前技藝圈,例示一供信號整形之自偏壓比較器 〇 圈15爲先前技藝圈,例示一在比較器之前,供信號整形 之放大器級。 附綠之説明 附綠1,第1-6頁包含圈6之MPU 30之指令列表。 附綠2,第1-3頁包括圈6之ΜΡϋ 30’其指令可程式邏 輯陣列313之擴充列表。 附綠3,第1頁包含圈6之ΜΡϋ 30 ’其指令可程式遘輯 陣列313之簡化列表。 附綠4,第1頁包含1兆個可能碼之首十個加密輪出之 例示。 本紙張尺度適用中國國家標隼(CMS ) A4規格(2丨〇><297公着) ---------1' 裝.------訂-------^ 乂 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標隼局員工消費合作社印製 ------- 67 _ _ 五、發明説明() . 附綠5,第1-2頁包含一加密,譯密實例。 附綠6 ’第1-6頁包含用於滾轉碼方法之程式。較佳實施 例之詳細説明 圈1爲包括本發明之锖鱧電路20之接腳布肩闽。如稍後 所詳知解釋,㈣電路2G包含之於㈣發射機及接 收機’其另包括學習能力m電路2()有14個接脚,並可 包裝於-雙列直插式及小輪麻表面安裝封裝。表i提供諸 接脚之説明〇其後爲諸選定接腳之討論。 n- HI HI n —^1— ^ In It ml In tMWMH、一-aJ (錆先閲讀背面之注^^項再填寫本萸) 表 1 接腳 編號 I/O 説明 DIN/D0UT T 1 I/O 串列數據輪入/輸出。在接收撲式 ’ DIN/DOUT變爲自最多四發射機接 收串列數據之輸入。在學習樸式, ,DIN/D0UT變爲自最多四發射機學 習代碼之輸入。在發射棋式,DIN/ DOUT變爲所發射數據之輸出。DIN/ DOUT爲主動高◊並由内部可變振盪 器予以定時。 CONF 2 I 元件構形位元。置定至遲輯高遲輯 電平時,呈現發射機模式(CONF被 内部上拉,並且無需連接至此终端 以供TX掭作模式。置定至低遲輯電 平時,元件呈現接收機模式。 -7 - 本紙張尺度速用中國國家榡準(CNS ) A4规格(210x297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 ^- 五、聲明説明(_)_ 表 1 接腳 編號 I/O 説明 PROG 3 I 程式設計啓動。PROG暫時保持至邏 輯高狀態時,元件進入程式設計模 式。PROG被内部下拉並去除反跳。 LED 4 0 發射,接收,及程式指示。在發射 模式,LED在發射數據時間之期間 呈現低狀態。在程式模式,LED呈 現低狀態,直到元件成功接收並儲 存來自DIN/D0UT之40位元之代碼。 在接收機模式,LED在接收有效碼 之期間呈現低狀態。LED在内部連 接至電源,以便LED指示器可直接 連接至此接腳,而無需在操作電壓 之整個範園有外部限流電阻器。 OSCC 5 I/O 内部振盪器頻率控制。自0SCC連接 至GND之電容器及自0SCR連接至 0SCC之電阻器決定内部振盪器之速 率。自0SCC連接至GND之電容器爲 選用。 OSCR 6 I/O 内部振盪器頻率控制。自0SCR連接 至0SCC之電阻器決定内部振盪器之 速率(配合自0SCC連接至GND之選用 電容器所使用)。 GND 7 類比及邏輯接地 n ^i-n ί ϋ^ϋ 1— nn ^^^1· ^ I In nn n·^ mB n 1 i -·洚 i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(21 〇 X 297公釐) 305087 五、發明説明() A7 經濟部中央操準局員工消費合作社印製 表 1 接腳 编號 I/O 説明 VRC/TX1 8 I/O 通道1 VRC (有效接收碼)輸出及通 道1 Ί1啓動。在接收模式,VCR/ TX1爲一輸出,並於元件接收正確 40位元之保密碼及匹配通道1之通 道數據(4位元)時,觸發至遜輯低 狀態(供最少數據768時鐘循環)。 在發射模式,VRC/TX1爲一用以啓 動通道2發射之輸入。VCR/TX1拉 至GND時,元件自DIN/D0UT連續發 射儲存於EEPR0M記憶體之通道1代 碼序列(最多360畫格)。元件將不 再發射代碼,直到VCR/TX1再次拉 至GND。VRC/TX1在發射及接收模式 均有内部上拉電阻器,並且在發射 模式使去除反跳切換。 VRC/TX2 9 I/O 通道2 VRC (有效接收碼)輸出及通 道2 Π啓動。在接收模式,VCR/ Π2爲一輸出,並於元件接收正確 40位元之保密碼及β配通道2之通 道數據(4位元)時,觸發至璉輯低 狀態(供最少數據768時鐘循環)。 在發射模式,VRC/TX2爲一用以啓 動通道2發射之輸入。VCR/TX2拉 至GND時,元件自DIN/D0UT連續發 射儲存於EEPR0M記憶體之通道2代 碼序列(最多360畫格)。元件將不 再發射代碼,直到VCR/TTX2再次拉至 GND。VRC/TX2在發射及接收模式均 有内部上拉電阻器,並且在發射模 式使去除反跳切換。 1· m··· ^in In mff mt ml n^i ^ HI mu n i I ’ I ^¾. 、一3 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 «- 五、發明説明() 表 1 接腳 編號 I/O 説明 VRC/TX3 10 I/O 通道3 VRC (有效接收碼)輸出及通 道3 TX啓動。在接收模式,VCR/ TX3爲一輸出,並於元件接收正確 40位元之保密碼及匹配通道3之通 道數據(4位元)時,觸發至遲輯低 狀態(供最少數據768時鐘循環)。 在發射模式,VRC/TX3爲一用以啓 動通道3發射之輸入。VCR/TX3拉 至GND時,元件自DIN/DOUT連績發 射儲存於EEPROM記憶體之通道3代 碼序列(最多360畫格)。元件將不 再發射代碼,直到VCR/T13再次拉至 GND。VRC/TX3在發射及接收模式均 有内部上拉電阻器,並且在發射模 式使去除反跳切換。 -10- m· ml mu a—^— mp ^ 1^^1 nn ml an— tin - i (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準(CNS〉A4規格(210X29*7公釐) A7 五、發明説明() 經濟部中央標準局員工消費合作社印聚 表 1 接腳 编號 I/O 説明 通道4 VRC (有效接收碼)輸出及通 道4 TX啓動。在接收模式,VCR/ TX4爲一輸出,並於元件接收正確 40位元之保密碼及匹釔通道4之通 道數據(4位元)時,觸發至邏輯低 狀態(供最少數據768時鐘循環)。 在發射模式,VRC/TX4爲一用以啓 VRC/TX4 11 I/O 動通道4發射之輸入。VCR/TX4拉 至GND時,元件自DIN/DOUT連續發 射儲存於EEPROM記憶體之通道4代 碼序列(最多360畫格)。元件將不 再發射代碼,直到VCRAX4再次拉至 GND。VRC/TX4在發射及接收模式均 有内部上拉電阻器,並且在發射模 式使去除反跳切換。 TEST 12 TEST保持至Vcc時,元件進入自動 測試模式。 VCC 13 I +2.7至+ 15V (僅TRC1315),自 Vcc 至Gnd需一 0.1/zF陶瓷旁通電容器 〇 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) A7 -- B7 ----W- 表 1 接腳 編號 I/O 説明 VCC/CAP 14 I/O +2.7至+6V (僅TRC1300)或luF電 容器自CAP至接地(僅TRC1315), VCC/CAP於TRC1315元件亦提供調 節之DC輸出。自VCC/CAP至Gnd需 O.laF陶瓷旁通電容器供TRC1300 及 TRC1315。 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) .裝' 锖體電路(1C) 20有8主要功能接腳,亦即LED,CONF, PROG, DIN/D0UT及VRCVTX (4倍在本索所述之資施例, 有些始终爲輸入(CONF, PR0G),有些始終爲輸出(LED), 有些則依操作棋式而爲二者之任一(D丨N/D〇UT, VR(VTX)。 所有8接脚均宜完成爲雙向丨/〇埠,標記於微控制器之記 憶激空間(稍後參照圈2説明)。這可依軟髏而界定任何接 腳爲輸入或輸出。輸入/輸出(1/〇)介面電路(稍後參照 圈2説明)完成爲二8位元暫存器:一用以在接腳界定數 據方向之方向暫存器,及一用以於一接脚界定爲輸出時對 其寫入數據之數據暫存器。 在圖1中’構形(C0NF)接腳2僅用作輸入。微控制器在 此接脚檢測到邏輯高時,元件進入發射模式。在該模式, 1C 20自VRC/TX接腳讀取4位元之並列數據,將其編碼爲 串列數據格式’並將其輸出至Din/d〇ut接脚。在C0NF接脚 12- ;紙张尺度適用中國國 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 五、發明説明() * 上檢測到邏輯低時,1C 20進入接收模式。在該模式,1C 20在DIN/DOUT讀取串列數據,將其解碼,如果存在有正確 保密瑪’並將資料輸出至4 VR(VTX接脚。 在圖1中’數據輪入數據輸出(DIWDOUT)接脚1用於串 列數據流。系統在發射模式時,此接脚構形爲輸出。代表 識别瑪及數據之串列型式被圈2之微控制器40輸出至此接 脚。系統在接收棋式時,來自系統接收區段(在1C 20外 面)之低電平’可能爲雜訊信號自此接腳讀出至圖2之類 比處理機22。在類比處理及數位濾波後,便恢復原來之串 列數據流。然後通過解碼過程重現識别碼及數據。 在圈1中,有效接收碼/發射(VRC/TX)接腳8-11用於並 列數位資料’諸如正常爲按鈕開關之狀態,其在構形爲發 射機時’將會連接至該等接脚。1C 20在發射模式時,此 等接脚構形爲輸入。其被圈2之微控制器40去除反跳及讀 取。4位元之並列數據然後連同一識别碼(稍後解釋)予 以串列發射》1C 20在接收模式時,此等接脚用作輸出。 藉解瑪程序自串列數據流所取得之4位元資料寫入至此諸 接脚。因此,在接收機邊之並列數據輸入將會匹配在發射 機邊之並列數據輸出(如果存在稍後所解釋之識别碼)。 在圈1中,程式(PROG)接脚3僅用作輸入。圈2之微控 制器在此接脚檢測到邏輯高時,元件進入學習(程式 > 模 式。在該模式,1C 20等待成功接收來自發射機之數據。 數據解碼後,取得識别碼,並儲存於圖2中所示之非易失 記憶體36。自此點起,該發射機(該識别碼 > 變爲在該接 13- 本紙張尺度適用中國國家樣率(CNS > Α4規格(210X297公餐) ---------裝-------訂------^線 ί ( (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準居員工消费合作社印裝 3050S7 A7 B7 五、發明説明() 收機"獲得特許"。 仍請參照國1及PROG接脚3,學習樸式導使設定圈2之非 易失記憶體36之非易失旗標,其導使1C 20"記住"其已在此 樸式◊如果以後啓動發射棋式,旗標便導使所儲存之識别 瑪自記憶體刪除(随機化)。此一有利特點稱爲"發射機閉 销"(transmitter-lock),其可增進保密性。其使得不可能 在學習模式自獲得特許之用户"竊聽"及獲知識别碼,意圈 在以後模擬及獲得未經核准之存取。 在圈1中,LED接腳4僅用作輸出。圈2之微控制器對其 寫入邏輯高時,調節之電流爲輸出◊此電流可直接驅動一 發光二極管(LED)。因此,LED接脚4用以指示學習模式或 成功完成自動測試。 現請麥照圈2,例示1C 20之結構方塊國。1C 20包括一 類比處理機22, 一同步器/計數器24, 一時鐘振盪器26, 一主處理單元(ΜΡϋ)振盪器27, 一數據觸發器28, 一主處理 單元(MPU) 30, 一僅讀記憶髏(ROM) 32, 一随機存取記憶 體(RAM) 34, 一非易失電可擦除可程式随機存取記憶體( EEPR0M),以及輸入/輸出介面電路38。以下爲闽2之電路 方塊之説明。 在圈2中,類比處理機方塊22處理來自DIN/D0UT接腳1之 進入串列數據流。其輸入由來自外部射頻(或紅外線>接 收站之原始解調信號所構成。囡此,其僅用於接收樸式。 輸入信號正常爲微弱(幾毫伏)並有雜訊。輸入信號之DC 電平正常爲不很明晰。類比處理機22將信號之AC (變化 -14- 本紙張尺度適用中國國家榡準(CNS ) Α4规格(2丨〇><297公釐) -----------I ί (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 A7 B7 n- 五、發明説明() )部份放大,並對其進行有限量之雜訊濾除。其最後監視 信號自"低"狀態至"高"狀態之過渡,並產生對應之明晰數 位輸出。 圈3例示類比處理機方塊22。類比處理機22包括若干高 通濾波器221,一第一比較器222,一低通濾波器223及一有 磁滯之第二比較器224。高通濾波器221用以除去輸入信號 之(固定)DC電平,同時將AC部份放大。約爲100之總AC增 益便足以使毫伏範团信號升高至可應用於進一步處理之電 平。可藉切換電容器技術完成高通濾波器221,並且濾波器 221之時鐘速率可如時鐘振盪器26所設定而爲可變,如以下 所更詳細解釋,其頻率係由外部電容器及電阻器所決定。 因此,濾波器截止頻率將會自動調整至(使用者界定之〉 取樣速率。爲增進供給源抑制性能(對1C之數位部份所引 起雜訊之免受性),較佳爲以全微分技術完成高通濾波器 〇 在圈3中,高通濾波器221之後爲一比較器222,濾波器 221輸.出爲負時,其數位輸出爲邏輯高,濾波器221輸出爲 正時’則爲邏輯低。第一比較器222之後爲一連績時間低通 濾波器223及一第二比較器224。比較器224有一定量之輸入 磁滯’以有效抑制短(高頻)數位雜訊尖峰。數位處理機22 之輸出爲純淨之數位數據流,其理想爲應匹配發射機1C所 產生之數據流。 圈3a爲高通濾波器221之第一實施例,其提供AC耦合。與先 前技藝之圖14及15比較,將可驗證對應於DC耦合系統之傳 -15- 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) ---------.I裝·------訂------•-線 f Γ (請先閱讀背面之注意事項再填寫本頁) A7 B7 305087 五、發明説明() · 統方法。如果比較器模擬爲線型高增益放大器(具有增益 A ),並假定低通濾波器爲一階系統,則可寫成簡單之公 式供比較器輸出Y,爲輸入信號X之函數: Y = A (X-X/(l+jf)) = AX (l-l/(l+jf)) Y = AX (jf/(l+jf)) 其中f爲低濾波器之一階極點,而j爲虚數單位。 檢查第二公式便顯示高通濾波器特徵◊如圈3a中所示之 高通濾波器構形可替代先前技藝圖14及15之傳统電路,而 無功能改變。此高通濾波器法具有下列優點: 1. 其爲AC耦合,亦即進入信號之DC電平(操作點)爲不 相干,因爲信號通過電容器。 2. 可任意選择操作點(〇p),只要其在放大器之輸入共模 範園以内。 雖然圈3a之高通漉波器第一實施例較之先前技藝圈14及 15有顯著改進,但可能仍存在偏移問題。信號整形器之靈 敏度仍然受比較器偏移所限制。因此,需要一個或多個前 篥放大器’俾增加重敏度。不過,諸放大器可均以與比較 器相似方式予以AC耦合,因爲比較器及有微分輸入之放大 器總是很相似。此種設計將可完全解決偏移問題。一級之 輸入有關偏移僅在輸出造成操作點變化,其被次一級之高 通(AC耦合)特徵所去除。
圖3b示圈3之高通濾波器221之第二實施例,其具有一連 績時間階段以例示AC耦合增益級之實施。放大器假設爲有 很大(無限)增益。閉環高頻增益由C1&C2之比所置定。DC ' 16- 本紙張尺度適用中國國家榡準(CNS > A4規格(210x297公嫠〉 ^^^1- ^^^1 ^^^1 ^^^1 ^^^1 fn n (請先閲讀背面之注意事項再填寫本頁) 訂 «線- 經濟部中央標準扃員工消费合作社印製 經濟部中央棣隼局員工消費合作社印製 A7 B7 -—--------- 五、發明説明() · 增益爲0。時間常數(截止餚率之倒數)由R及以之積所置定 〇 雖然提供更進一步之改進,但圖3b之實現,對於在積體 電路内之實施可能不切合實際,因爲一般需要很長時間常 數(微秒範团 >。在實用系統,如以上所示,位元速率限 於幾KHz ’時間常數一般必須較一位元時間爲長。因此,無 法經濟地以晶片上電阻器及電容器實現此種長時間常數。 利用外部電容器及/或電阻器實施雖屬可行,但對最後用 户增加更多負擔(及成本)。 不過,如圈3c之第三實施例中所示,可由一等效之切換 式電容器網路(switched -capacitor network)替代電阻器 ,根據熟知之公式*·
Req = 1/(C3 fs) 其中fs爲切換領率’並且如參照圈4及5a所解释,pHi及 PH2爲非重疊時鐘。 因此,高通濾波器之截止頻率爲: fc = (C3/C2)fs 只要切換頻率(其通常也爲進入信號之取樣顏率〉快於 位元速率,此切換電容器之方法便有很好效果。_3c之高 通濾波器221實施,具有下列優點: 1. 可在晶片上實現長時間常數。 2. 系統仍爲AC耦合及自動偏壓。 3. 截止頻率由諸電容器之比所設定’其很容易在積體電 路上匹配。 -17- ( CNS ) A4^ ( 210X297^* ) ' -- (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央揉準局—工消費合作社印製 A7 B7 五、發明説明() · 4.取樣頻率fs變化時(通常因爲不同之預期位元速率) ,截止姨率fc便成比例變化。這由於無需新的計算或不同 之外部组件,而可使信號整形器之使用簡化。 圖3d示高通濾波器221之全微分結構較佳實施例。其由二 相似構造之增益級A及B所構成,额定增益約爲1〇,時間 常數约爲50取樣週期(假設以約10x預期位元速率取樣) 。第二增益級B之後爲比較器222。該二增益級以一種平衡 之全微分方式完成◊此種架構會改進電源抑制及對寄生效 應之免受性。諸放大器予以設計爲致使其共模操作點穩定 。電容器C1爲輸入電容器,其將輸入信號耦合至放大器。 濾波器221因此爲全微分,因爲檢入信號在其進入增益級時 通過一電容器。在較佳實施例,其大小約爲1〇微微法拉。 電容器C2以反饋方式予以連接,以設定增益。在較佳實施 例,其大小約爲1微微法拉。電容器C3在一邊予以連接至 一在較佳實施例約爲5伏之電源。電容器C3之另一邊連接 至切換信號PHI 1及ΡΗΙ2。大小約爲0.02微微法拉之電容器 C3設定時間常數,並設定全微分運算放大器之操作點。輸 入電容器C4之一邊予以接地,電容器C6之一邊也是如此。 電容器C4,C5及C6輿電容器Cl,C2及C3大小完全相同。 比較器222因此有增益級A及B所提供之微分輸入以及單 端輸出。其提供進入數位信號之第一近似。另一電容223加 於比較器222之輸出,俾限制其高顏響應。這限制輪出信號 之變化速率。施密特觸發器224(有磁滯之缓衝器)使信號 恢復至全遲輯電平。並且,比較器及施密特觸發器之組合 -18- 本紙張尺度適用中國國家樣準(CNS ) A4规格(21〇 X297公釐) ----\ 聋 (请先閱讀背面之注意事項再填寫本頁) -'wt Γ
可消除非常快速之雖訊尖峰,否則可能被取樣及誤譯。 經濟部中央標準局員工消費合作社印製 繼續參照圈2,同步器/計數器24以樣本時鐘之速率對 來自類比處理機22之輸出取樣(該輸出信號具有數位電平 ’但仍爲連續時間〉,其在本例爲時鐘振盪器26之輸出。 其過濾所產生之離散時間信號,然後球定(計數)該信號 之相對高低時間,以允許藉主處理單元30解碼。用於此實 施例之濾波器爲圈4中所示之一種窗濾波器χ4,具有宽度 二及一種簡單多數表決設計。如果任何孤立(亦即一樣本 長)雜訊尖峰已通過類比處理機22,此濾波器有效消除此 等雜訊尖峰。方塊24之計數器部份藉信號上升邊緣"RE__ , 下降邊緣"FE"以及麥照圈4及5a所更詳細解釋之"rc"介接 至MPU 30。如圈4之示意圈所示,其由一在每一取樣時鐘 循環予以增量之8位元計數器,及若干檢測進入串列數據 流上升或下降邊緣之邏輯所構成。雖然以下爲參照圖4之 更詳細解释,但計數器通常由MPU 30在每一上升邊緣讀出 ’然後重置。在每一下降邊緣,計數器再次讀出(但不重 置〉。此讀出如圈5中所示產生進入脈衝L1之"高"時間。 次一讀出(在次一上升邊緣)產生總脈衝宽度L。如稍後參 照圈9所解釋,解碼算法使用L1及L之値自串列流取得所 發射之數據。一重置計數器輸出饋给至I/O介面38,此介面 復標記於記憶體位址空間〇指示上升或下降邊緣(分别爲.· RE"及"FE">之信號直接連接至主處理單元30。 請注意圈4,其爲圈2之同步器計數器24之電路示意圈 ,並請注意圈5a,其爲時序圖,例示圖4之操作。如以下 -19- 本紙張尺度逋用中國國家橾率(CNS ) A4规格(210X 297公釐) —^1 ί^ι ί —^n HI m 'n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明() , 所將討論’系統予以設計爲幫助微控制器或猓處理機(”控 制器")將串列數據流,如像一般在串聯介面(例如RS-232 標準)或供在RF键路上之遙控應用所使用者解碼。其測量 進入串列信號(SERIAL)之邏輯高及遲輯低部份之脈衝寬度 。其使用二進制計數器,並於出現上升或下降邊緣(RE, FE )時發出信號至控制器。 圈4之電路使用二時鐘脈衝達成同步。第一時鐘脈衝爲 時鐘振盪器26所產生之樣本時鐘脈衝(SCLK),其置定讀出 串列數據信號SERIAL之速率。SCLK之每一上升邊緣產生所 取SERIAL之樣本。第二時鐘脈衝爲時鐘振盪器27所產生, 由控制器30本身所使用之主時鐘脈衝◊此時鐘腺衝一般遠 快於SCLK (在較佳實施例爲〗5 mHz對50 KHz),因爲控制 器必須足夠快速以實時方式處理(亦即解碼)串列資料。在 此種應用’需要至少二非重疊相位,其名爲PHI1及pH丨2。 在圈4之電路示意圈中,所有觸發器均爲邊緣觸發之Β 型。其次説明各電路部份。 圖4之區段A對進入之信號取樣,使其同步並將其濾波 。觸發器XI用以使進入之信號(在"SERIAL"上〉輿取樣時 鐘脈衝SCLK同步。三另外觸發器χ5,χ2,χ3形成一3級延 遲線,其釔合解碼邏輯Χ4形成一種3級多數表決設計(也稱 爲窗濾波器)。每當來自延遲線之二或更多輸出爲高時滅 波器輸出爲高。每當來自延遲線之二或更多輸出爲低時, 濾波器輸出爲低。此濾波器用以略去串列數據流中孤立雜 訊尖峰之效應’其可能使一樣本之邏輯値惡化,而不改變 -20- 本紙張尺度適用中@@家橾率(CNS ) M規格(21Qx297公董) m a^n— i tn n^i nn ftm nfr— mV n^i a^i (請先閲讀背面之注意事項再填寫本頁) 訂 A7 3050^7 五、發明说明() (請先閲讀背面之注意事項再填寫本頁) 緊接其前成緊接其後之樣本。由於進入之信號在經歷任何 修改前通過二觸發器(XI及X5),故獲得很可靠之取樣及同 步。此係国爲暫時穩定性之或然率随取樣所用連績觸發器 之數快速滅少。節點N5傳送取樣及濾波之輸入信號。 圈4之區段B檢測取樣時鐘脈衝之上升邊緣。觸發器X24 及X6用以使用較快之主時鐘腺衝取樣。由於使 用二速續觸發器’故顯著減低暫時穩定性之或然率,並獲 得可靠之同步。對SCLK重複取樣之目的,爲提供一指示 SCLK之邊緣何時出現之信號RC ( ”上升時鐘脈衝")。使此 指示信號與主時鐘脈衝(PHI2)同步,並致使在檢測到上升 邊緣時,產生一恰好爲一PHI2週期長之脈衝。邊緣檢測電 路由觸發器別及"與”門X12/X19所完成。如果並且唯有至 X8之輸入爲高且輸出爲低,信號輸出RC才會爲高β此情沉 相等於目前取樣値爲高而前一取樣値爲低。RC始终在SCLK 之實際過渡後出現於1與2 PHI2週期之間(過渡本身爲異 步)。 經濟部中央榡準局員工消費合作、社印製 圈4之區段C檢洲已滅波SERIAL上之上升及下降邊緣。 使取樣及濾波之輸入信號N5與SCLK同步,但不與主時鐘脈 衝PHI2同步。因此需要第二同步。觸發器χιο提供此同步。 其藉RC信號予以定時(該信號由區段B所產生,並與PHI2 同步 >,並且產生PHI2同步信號DATA2。可藉單一觸發器達 成此重複取樣,因爲暫時穩定性不是問題。耶實在僅在 SCLK之上升邊緣變化’並且RC爲一腺衝有上升邊緣在SCLK 之上升邊緣之後出現在1與2 PHI2遇期之間,其始終產生 足夠調定時間供觸發器X10。 -21- 本紙張尺度適用中國國家揉準(CNS ) A4规格(2I0X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 «θ---~~~*- · 五、發明说明() t 繼績討論圈4之區段C,觸發器XII連同”與非"門X14及 X18—起形成一下降邊緣檢測器。xn由PHI2予以定時;此 與由RC予以定時之X10相容,因爲二信號同步,並且PHI2上 之上升邊緣始终出現在RC上之上升邊緣之前。此下降邊緣 檢測器之輸出始终恰好爲一PHI2遇期長。在正常操作時, 信號N19 ( X18之第二輸入)爲高,其使X18操作如反相器。 吾人可驗證FE於XII之輸入爲低而輸出爲高時變爲高(目前 值爲高,先前值爲低 >。同樣,觸發器X11連同"輿非"門 X15及X22—起形成一上升邊緣檢測器。輸出信號RE與PHI2 同步,並始终爲恰好爲一遇期長。 圖4之區段D產生計數器重S信號。計數器需在每一檢 測之上升邊緣(RE上之腺衝)之後予以重置。計數器重置 信號RST必須在RE脈衝後出現一 SCLK時間◊此係由區段D所 完成。重新同步型之串列信號DATA2由觸發器X7予以取樣, 其也由RC予以定時(恰如Xl〇>。這產生一RC遇期之延遲。 延遲之信號然後進行至由觸發器X9 (由PHI2所定時)及"與 "門X13/X16所形成之上升邊緣檢測電路。所產生之信號 RST與PHI2同步,並恰好爲一PHI2遇期長。RST始終(约)在 一RE脈衝後一SCLK週期出現。 圈4之區段E測量脈衝宽度。如以上所示,在SCLK之每 一上升邊緣後一小段時間,產生一與ΡΪΠ2同步之RC脈衝。 此腺衝用以對一在本例爲8位元二進制型,名爲CNTR8之計 數器定時。結果爲計數器値在SCLK之每一上升邊緣增量。 換言之:計數器連續計數由SERIAL信號所取樣之數。 22- 本紙張尺度適财關家縣(〔刚44胁(21(^297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 訂- A7 B7 ---gi------ 五、發明説明() . 圖4之區段E之觸發器X17使用PHIl對RC信號重新取樣。 結果爲計數器脈衝相對於PHI2延遲一時鐘脈衝相位。此爲 藉重置使用同步計數器所必須者。由區段D出來之RST信號 與PHI2同步(但略微延遲),並且不可能進入計數器,該 计數器本身將由一相.對於PHI2略微延遲之信號所定時。在 計數器時鐘脈衝之另外一相延遲保證適當之調定時間供RST 信號。計數器之設計致使KST爲高,並且在CLK輸入出現上 升邊緣時,計數器重置至數字値1 。這將會如以下所述, 產生讀出正確之値供高及低時間。 在較佳實施例,計數器爲一有重置之8位元同步計數器 ’並有溢流輸出,每當計數達到255時,此輸出變爲遜輯高 。此溢流與ΡΗΙ2同步,並用以於計數器超過其範園時,強 制FE及RE爲高。此爲在SERIAL將長時間不作用(低或高) 之情形所希望者,因爲在此情形,不會檢測到邊緣,並且 控制器可能卡在軟體環路中等待RE或FE。 其次説明用以將進入之腺寬調制之數位串列脈衝流解瑪 之整體方法如下: 1. 串列數據如上所述由SCLK予以取樣,並使輿PHI2同步 〇 經濟部中央標率局員工消費合作社印製 I-------袈------訂 (請先聞讀背面之注意事項再填寫本頁) 2. 串列數據上之〇至1 (上升邊緣)產生RE信號。 3. — SCLK週期以後,計數器重設至値1。 4. 串列數據上之1至〇(下降邊緣)產生FE信號。 5. 控制器讀出計數器之値,而藉以重新作用(在一SCLK 時間以内 >。此値表示目前脈衝之高時間(L1)。 6-串列數據上之〇至1 (上升邊緣)產生RE信號。 -23- 本纸張尺度適用中國國家榡準(CNS ) A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明说明() . 7.控制器讀出計數器之値,而藉以重新作用(在一sclk 時間以内)。此値表示目前脈衝之總時間(脈衝寬度)(L) 〇 8· — SCLK遇期以後,計數器重設至値1 ,同時控制器比較 L1及L,而藉以分析所接收之脈衝。(顯然,低時間將計算 爲lo=l-li。) 連績重複步驟4至8,俾將進入之串列數據流解碼,並 實時取得所發射之資料。控制器可有效率做此工作,囡爲 其不必等待及分析SERIAL上之每一進入樣本。而是藉此解 碼電路完成脈衝之計數。控制器可比較相對高及低時間, 而藉以集中於解碼操作。 此種設計可在簡單之控制器執行相當複雜之解碼算法, 因爲解碼區段除掉大部份之處理負擔。使控制器在執行解 瑪算法時等待RE及FE信號,即使控制器不具有中斷能力, 也保證解碼電路與控制器間之有效同步。 現請回頭參照圈2,時鐘脈衝振盪器26控制串列數據傳 輸之速率。在發射模式,其置定所發射串列數據流之位元 速率。在接收搆式,其置定進入數據流取樣之速率。振盪 器26爲張弛型,並且使用一外部電阻器及一外部電晶想, 以置定較佳爲在约5 Khz舆50 Khz間之姨率。 在圈2中’振盪器27在頻率予以固定,並控制MPU 30執 行其程式之速率。在名義上,ΜΡϋ 30執行每秒約]百萬指 令循環。由構形爲發射機之IC 20出來之輸出數據(串列數 據流)將會與外部可調整時鐘脈衝同步。MPU振盪器27依外 -24- 國國豕榡準(CNS > A4规格(2丨〇><297公着) --------—八 裝------灯 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() ’ 部時鐘脈衝,以所需之位元速率產生串列數據。關於外部 時鐘脈衝之資料通過同步/計數器方塊24所產生之"RC" (上升時鐘脈衝邊緣〉信號提供至MPU 30。不過,來自MPU 3〇之串列數據必須仍與時鐘脈衝振盪器26同步。定時離開 時鐘脈衝振盪器26並且置於I/O介面38與串列輸出接脚8-11 間之數據觸發器28達成最後之同步。 圖6中以方塊圈形式例示圖2之MPU 30。如以下之討論 所示,MPU核心結構30極爲簡單,產生最少之硬體,但其仍 允許完成很強大之邏輯或算術功能。其極爲輕巧,不包括 記憶體,僅約佔據1000-1500平方密耳之半導體棋具面積。 其可藉現有之1微米雙金屬CMOS技術,諸如Texas
Instruments Incorporated所實施之prism法製成。 在圖6中,MPU 30有一8位元寬數據匯流排3〇1及一 12位 元寬位址匯流排302。這可在Von Neumann型結構存取最多 至4096個8位元寬記憶鱧位址(R〇M 32,RAM 34,EEPR0M 36或I/O 38)。由於MPU 30意欲供小型嵌入型控制器應用 ’故此種有限之記憶體空間便已足夠。與較常見情形之16 位元寬位址匯流排比較,12位元宽位址匯流排3〇2之優點爲 缩小硬髏。在一位址操作之所有暫存器或邏輯塊(程式計 數器,增量器,位址暫存器… > 均縮小鱧積。 附綠1中第1-6頁包含供固6之MPU 30之指令組。該指令 组爲非常有限之指令組(22指令 >,囡此MPU 30爲縮小指 令組(RISC)型。諸指令執行下列功能: 算術及邏輯(7指令> : -25- 本紙張ΛΑϋ财關家榡準(CNS )( 210X297公釐y n. m s nn an m n ^ I i m ~ V (請先閲讀背面之注意事項再填寫本頁) A7 經濟部中央標隼局員工消費合作社印製 五、發明説明( 加,減,邏輯,,與、邏輯”或.,,"異",進位之向右移位 ,進位之向左移位。 助記指令:ADD, SUB, AND, ORL, XOR,SHR, SHL 暫存器轉移(1指令) 自累知器載入B暫存器。 助記指令:LBA 進位位元操縱(2指令): 置定進位及清除進位。 助記指令:STC,CLC 跳越(3指令): 絶對跳越,進位置定時绝對跳越,進位未置定時绝對跳 越。 助記指令:JMP, JPC, JNC 記憶體存取(5指令): 立即載入累加器,直接載入累加器,直接餹存累加器, 間接載入累加器,間接儲存累加器。 助記指含令·· LAV,LDA,STA,LAI,SAI 以上所提供之指令足以執行在遠程存取之领域所預期之 任何邏輯或算術工作。 另外,4指令允許以簡單方式執行内務工作•·停止(並 進行至低功率待機模式),等待上升數據邊緣,等待下降 數據邊緣,等待上升時鐘脈衝邊緣。助記指令:STP,WRE ,WFE,WRC。 STP停止程式之執行,並將MPU 30置於低功率待機模式, 26- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) $ 、τ r 305087 --- B7 五、發明説明() * 外部遲輯信號可將其再次拉出此模式。STP指令導使置定一 觸發器,將MPU時鐘腺衝凍結在既定狀態,直到外部事件重 新置定觸發器(在本案爲使用者啓動一開關)。 ffRE,WFE及WRC爲此實施例所特定之指令。其將MPU 30置 於等待狀態,直到出現特定事件(在本例爲上升或下降邊 緣)。此等指令僅用以於串列數據流解碼時,依據外部供 给之無關時鐘脈衝,使MPU 30同步。 雖然在較佳實施例不支援子常式調用及返回,但可很易 將其加入。 以上所示之指令連同縮小之12位元侧位址匯流排302 ,在 操作碼(對應於每一指令之二進制値)之選擇上,允許很 大變通性。在此特定實施例,操作碼(8位元長)予以選 擇爲致使可僅用4位元,而使需要記憶體參考(位址)之 諸指令彼此區别。4其他位元用作位址之高部份。位址之 低部份然後在次一位元組予以編瑪。此種設計較之操作瑪 後随二位元组供記憶髏參考,可更有效率利用現有之ROM儲 存空間。本案所取之方法產生較小之程式,其在給定固定 之MPU時鎊腺衝速率時’也執行更快。 經濟部中夬標準局員工消費合作社印裝 ---------f装------訂 (請先閱讀背面之注意事項再填寫本頁) 請再參照國6,MPU 40有非常有限之一组暫存器。通過8 位元累加器或A暫存器303執行對記憶體之所有來回傳輸 。在A執行所有單運算元算術或遲輯功能(例如SHL)。一 單一條件或進位位元(c)3〇4用以指示遲輯或算術溢流,負 數(二進制補碼運算〉,移位輸出位元等。此一位元之狀 態用作供條件跳越之限定符。在A暫存器3〇3與一第二8位 ~ 27- 本紙張尺度適财類家縣((:NS) Α4· (2ιΐ)χ297公董) 經濟部中央標準局員工消費合作社印裝 五、發明説明() , 元B暫存器305之間執行二運算元邏輯或算術運算(例如加 ,"與’’> 暫存器305僅可通過LBA命令予以寫入。 在圖6中,一8位元指令暫存器(IR) 3〇6用以自記憶體 下載指令並將其解碼。此暫存器僅可在一次指令取出循環 對記憶體來/回寫入。一4位元位址暫存器高(ARH) 3〇7用 以暫時儲存記憶體位址之高部份。闞連之位址暫存器低( ARL) 308用以暫時儲存一位址之較低8位元。程式計數器( PC) 309爲12位元寬,並針對將在程式執行時自記憶體下載 之次一位元组。 在鬮6中,從屬暫存器(SVARS) 324保持2用於複合指令 之狀態變數。一實質上予以定時之指令程式遲輯陣列(Ipu )313作用如主暫存器。有一主暫存器CARRY 325及一從屬 暫存器C1 326供條件(進位)位元3〇4。提供通用重設,設 定及清除能力。一算術邏輯單元暫存器ALU1 327爲一供A暫 存器303及B暫存器305之從屬暫存器(通過組合式ALlJ 310 )。這允許ALU運算之結果回至a暫存器3〇3。在此"循環" 模式’暫存器ALU1 327在時鐘循環Phi3讀取數據,而A在 時鐘脈衝循環phil讀取數據。 仍請參照圈6,一暫存器LATCH3 328使三線自選擇ALU運 算(IR(3,5))之指令暫存器3〇9延遲。此係因爲Mpij 30之流 水線處理爲致使一指令自記憶體下載時,前一指令之ALU 310運算可能仍在進行。暫存器INC1 329爲一供程式計數器 PC 309之從屬暫存器(通過組合式we 323 )。這允許程式 -28- 本紙張尺度適用中國國家橾準(CNS ) A4規格(2丨〇 χ 297公釐) *aaaaw mm···· aaam (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 ---B7 _ 五、發明説明() · 計數器增量之結果回至Pc 309。-間接定址塊IND_ADD318 爲一用以在啓動時強制一間接位址在位址匯流排(BBUS)317 之遲辑塊(不是暫存器)。至塊IND_ADD318之輸入來自有 四位兀IR(0,3)之指令暫存器3〇6。此4位元(指令之一部 份〉在王記憶體中由16可能之位置選擇一位置用作供LAI及 SAI指令之間接位址位置。此16位置各由2位元組所組成( S爲其需保持一 12位元實際位址)。一RESET塊324用以在 RESET信號啓動時之預置期間強制CBUS 319至0 (初始執行 位元)。RESET塊324係予完成爲一組N溝道M0S電晶體。 在圈6中’ 8位元ALU 310允許7種不同之算術運算’涉 及僅A暫存器303,或A暫存器303及B暫存器305,以及條 件位元311。ALU 310之選擇輸入312由3線所组成,其直接 來自指令暫存器306,並確定需執行何項運算。指令程式邏 輯陣列(IPLA) 313用以在IR 306將目前指令解碼。其輸入 也包括二表示狀態變數供執行複合指令之線,三條供程式 流程同步之外部線(RE, FE, RC)及一重篡線。IPLA313控制 諸暫存器輿MPU 30之组成塊間之全部數據流動。IPLA 313 係予完成爲一有動態(預充電〉輸出之AND_0R PLA。附錄2 ,第1-3頁包含IPLA 313之擴充列表,而附綠3第1頁包含 一簡化列表。 仍請參照圖6 ’除了8位元數據匯流排30〗及12位元位址 匯流排301外,遠有三單獨之内部匯流排。第一匯流棑ABUS 314爲8位元寬,並允許在數據匯流排301與暫存器303, 305及306間之麩據交換。其也允許來自让11 之輸出反饋 -29- 本紙張尺度㈣中關家料((’NS ) ( 21GX297公着 m. —^ϋ m ml ^^^1 1^1^1 m n (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央樣準局員工消費合作社印衆 五、發明説明() j 至暫存器303。也通過ABUS 314發生自數據匯流排301至位 址暫存器307及308之數據下載。ABUS 314通過二缓衝器塊 INBUF 315及OUTBUF 316而與數據匯流排301隔離。這允許 内部暫存器較之如果其已直接連接至數據匯流排301具有較 小之驅動強度。第二匯流排BBUS 317爲12位元寬,並直接 介接至外部位址匯流排302。BBUS 317允許在ARH307與ARL 3〇8(也合稱爲位址暫存器或AR)之輸出與一間接位址暫存器 IND_AD 318間之數據交換。在有些情形,可使BBUS 317短 路至第三匯流排CBUS 319。CBUS 319也爲12位元寬,並且 主要用以將程式計數器PC 309之增量値傳回至PC 309。在 有些情形,可使其短路至BBUS 317 (開關BC_SW320接通時 )° 在圈6中,A暫存器303及B暫存器305有一單獨輸出之 單埠暫存器。依啓動允許入ENIN 321或允許出ENOUT 322而 定,二暫存器可自ABUS 314讀出或寫入至ABUS 314。不論 ENIN或EN0UT,均始终允許輸出。除了 ENOUT控制輸入爲永 久中斷外(IR306無需寫入至ABUS 314),指令暫存器 IR306與暫存器303及305相似。位址暫存器ARH 307及ARL 308爲雙埠暫存器。信號ENOUT 322啓動時,適當之輸出便 寫入至BBUS 317。ENOUT 322不作用時,所討論之輪出爲高 阻抗。 繼績討論圖6,BC_SW 320係予完成爲簡單之雙向CMOS開 關’其在EN信號爲高時接通。pc 309爲一有單獨輸出,型 式與A暫存器303及B暫存器305相同之單埠暫存器。增量 -30- (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 線- 本紙張尺度適用中國國家榡準(CNS > A4規格(210X297公釐) 經濟部中央揉準局員工消費合作社印製 A7 B7 "29 1 — ---------- 五、發明説明() · 器INC 323爲一簡單之组合式邏辑塊(增量器以半加法器及 一種漣波進位所構成)。 在圖6中,ALU 310爲一簡單之组合式邏輯塊。利用全加 法器及一種進位漣波設計執行加及減功能。多工器用以選 擇加/減之輸出或其他功能(AND OR. · .)。ipla 313以一種 在時鐘脈衝相位phi 3上進行預充電以及在時鐘相位上 進行評量之AND-0R陣列實施。來自該陣列(實際之pLA)之 輸出係使用有時鐘脈衝信號phil或phi2之個别邏輯閘,以 產生僅在此等各别相位作用之控制信號而予以選通。將行 在時鐘脈衝相位phi3作用之信號在phi2被鑌存,然後藉 phi3選通。INC 323爲簡單之组合式邏輯塊(增量器由半加 法器及一種漣波進位所構成)。 在圖6中,IND_AD 318使4位元向右移位一位置(這產 生BBUS 317之位元1至4>,將ABUS 314之位元5至10拉低 及位元11拉高,而藉以自指令暫存器316位元IR(〇,3)計算 一間接位址。位元0在存取第一位址位置時保持高,而第 二位址位置保持低。結果爲將位址位置標記在記憶禮位址 800至81F(hex),其在此種實施上爲RAM 34。 在圖 6 中,ALU1 327,INC1 329, SVARS 324, CARRY325 及C1 326係予完成爲標準(二埠)閂鎖器。INBUF 315, 0UTBUF 316及ADBUF 330雖然爲僅意在加強驅動能力之簡單 缓衝器,但實際係予完成爲全靜態暫存器(閂鎖器)。此 爲在功率不足狀況時,避免浮動節點之可能性。 現在討論供圖6之MPU 30所用之定時設計。該定時設計 依靠三非重疊時鐘脈衝相位:由MPU時鐘脈衝27所產生之 -31- 本紙張尺度適用中國國家標隼(CNS ) A4规格(210X297公嫠) I-------------.玎------^二 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 3ϋ ---------- 五、發明説明() ·
Phil, phi2及phi3°phil爲供(動態)IPLA 313之評量相位 。也在phi丨,位址予以更新,並且置於位址匯流排302。發 生所有對記憶體往返之傳輸時爲phi2。READ及WRITE信號在 Phi2期間作用。至IPLA 313之所有輸入在phi2改變狀態。 Phi3爲動態IPLA 313之預充電相位。通常在phi3不發生操 作。算術或遜輯運算之情形爲一項主要例外•·在Phi3期間 ’結果自ALU 310輸出傳回至A暫存器303。三相位定時設 計之一項優點爲可在一時鐘脈衝循環(三相位〉執行諸基 本功能。該設計也爲致使在每一循環出現恰好一記億髏存 取。由於記憶體存取在此處理機核心爲最慢之操作,故獲 得最大速度優點。另外,一種三相位設計理想爲適合存取 大多數常用記憶體(ROM 32, RAM 34...)。在phil期間,呈 現記憶體位址。整個相位允許記憶體内之諸位址匯流排及 解碼器穩定》phil也可允許記憶鱧諸位元線之預充電。在 Phi2期間,使READ或WRITE信號作用,並發生實際之記憶鱧 存取。相位三在去除READ或WRITE信號時保燈位址匯流排 302保持穩定。該設計保證不可能出現誤操作或轧眞記憶鱧 存取。 現在回頭討論圖2,ROM 32Λ含可執行程式及MPU 30所 用之常數數據。此程式之大小約爲1500記憶體位元组。圈 2之RAM 34保持ΜΡϋ 30之程式執行時所產生之暫時數據。 實例有變數,計數器値等。RAM 34内含約32記憶體位元组 。圖2之EEPR0M 36保持MPU 30之程式執行時所產生之非易 失暫時數據。EEPR0M 36可直接由MPU 30讀取。不過,寫入 -32- 本紙張尺度適用中國國家標隼(CNS ) Μ规格(210X 297公釐) { 装 訂 I ^ (請先閲讀背面之注意事項存填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 31 - 五、發明説明() ’ 爲一種二步骤操作。通過施加高程式規割電麼( 一般爲16V )而使揮發性數據(在除掉電源時消失)可保永久。此電壓 由一晶片上電荷泵所產生。EEPROM 36内含約24 EEPROM位 元组,並且主要用以儲存4識别碼(各爲5位元组),以及 各種旗標(例如供發射機鎖>。
圖 2 之MPU 30,ROM 32,RAM 34及EEPROM 36包含一供 1C 20之微控制器,其宜提供下列功能·· 進入串列數據流之解碼(接收及學習模式); 進入識别碼與所儲存碼之比較(接收模式); 輸出接脚之啓動(接收模式>; 並列輸入之輪詢及去除反跳(發射模式>; 並列串列轉換(發射模式); 輸出串列數據流之解碼(發射模式); EEPROM記憶體數據之保持; 供EEPROM記憶體之電荷泵之控制及定時; 與滚轉碼特點鼷連之加密及譯密; 對ROM,RAM ’ EEPROM等之各種自動測試;以及 各項内務工作(LED...之啓動及定時)。 圖7例示1C 20之功能方塊圈。在功能上,一移位暫存器 41將進入之串列數據位元轉換爲並列格式。解碼器遲輯42 在接收模式用以將所接收之符號(稍後解釋)轉換爲一可 與儲存於EEPROM 36之四個40位元碼比較之40位元型式。發 現與所儲存碼匹配時,適當之輸出接脚(VRC/TXl-4)將會作 用供接收有效碼之全部時間。構形邏輯44使1C 20構形爲發 ~ 33~ 本紙張尺度適用中國國家橾隼(CNS ) A4規格(2丨〇><297公羞) ---------(裝------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裝 A7 B7
五、發明说明() I 射機或接收機。编碼器邏輯46及解碼器遲輯42以及雙向I/O 埠均受構形邏輯44所控制。编瑪器遲輯46使用來自EEPROM 36之並列數據’並將選定之保密碼編碼供傳輸至DIN/DOUT 接腳1。在编碼器46產生預先瑪及保密碼符號序列,以及通 道識别符代碼。發射由四輸入接脚VRC/TX8-11之一條或多 條接腳上之邏輯過渡(至低狀態)所啓動。EEPROM 36儲存 四組之40位元保密碼(每一已學習發射機40位元)。 EEPROM 36在功能上也包含随機碼產生遲輯36a,其可用以 產生随機碼供構形爲發射機之1c 20。程式規劃邏輯48產生 在該碼自移位暫存器41載入至記憶體單元後(經由並列匯 排〉將EEPROM 36規劃程式所需之程式規劃脈衝(使用内部 電荷泵)。由一内部固定時鐘脈衝得到特定程式规割脈衝 掃掠電壓之定時。 圈8例示一採用1C 20之數據系统50。ic 20爲將C0NF接 脚2連接至Fee而藉以構形爲發射機52,同時[C 20爲將 C0NF接腳2接地而藉以構形爲接收機54。數據系统50例證 一種車庫門開啓系統。發射機52將容纳在一例如位於汽車 内之遙控器内,而接收機54則將連接至車庫門。數據系統 50也例證一種汽車安全系統,其中發射機5〇可容纳於一鑰 匙内,並且接收機50可連接至汽車門鎖。開關521將連接至 發射機52之VRC/TX接脚8-Π,並於鏖下時啓動發射機52, 而接收機54之VRC/11接腳則將連接至例如門鎖。將din/ D0UT接腳1連接至射頻調變器及連接至射類解調器,藉以 完成發射機52輿接收機54間之通信。 -34- 本紙張尺度適用中國國家標準(〇^)^4規格(210/297公釐) I 1( 裝 II |灯 I— n—^ (請先閲讀背面之注意事項再填寫本頁) A7 305087 --—g3_______ 五、發明説明() , (請先閲讀背面之注意事項再填寫本頁) 在圖8中,發射機52之接腳8-11爲輸入。發射機52讀取 此等輸入’並且將數據固定爲串列格式及將其傳出至接腳} ,在此處發射至接收機54。由於接收機54之C0NF接腳2接 地,故接收機54成構形爲接收串列發射之數據。來自發射 機52之串列發射數據通過接收機54之DIN/D0UT接腳1輸入 至接收機54 〇接收機54之VR(VTX接脚8-11作用如輸出接腳 。因此’根據構形將方向倒反,1C 20之相同接腳可藉以用 作發射機或用作接收機。 請回頭參照圈7之功能方塊圈,構形邏輯44將1C 20構形 爲接收機或發射機。實際上,圈2之微控制器4〇執行如圈 12中所例示之構形。在接電時,插入R〇M 32之程式導使控 制器40感測C0NF接腳2。如果感測到邏輯高,微控制器4〇導 使1C 20將其本身構形爲發射機。如果感測到遲輯低,微控 制器40導使1C 20將其本身構形爲接收機。 經濟部中央標準局員工消費合作社印裝 在圖8中’發射機52有一獨特之識别碼,其在發射機啓 動時編碼爲串列數位數據格式。數位信號予以調變至一類 道(通常爲射頻或紅外線)。接收機54將信號解調,並將 串列數位資料解碼。識别碼與儲存於接收機54之(褚)代 碼比較。如果發現匹配,便允許存取。在1C 20,一代瑪由 40位元所组成,這表示其可有2a40 ( 1兆)個可能値之一 。一發射機通常僅用一代碼,在發射機52例示爲代碼1。一 接收機可任意學習幾(4)個。這允許幾部單獨之發射機啓動 同一部接收機。 現請參照圖9,圖示1C 20所用之數據格式。圖8之發射 -35- 本紙張尺度適用中國國家橾準(CNS ) A4规格(21〇';<297公釐) 經濟部中央榡準局員工消費合作祍印製 A7 — B7 --S4---—_____ 五、發明説明() * 機52所發射之串列數據由一同步序列56 (接收機54用以使 定時資料恢復),後隨四十保密位元及表示並列數據之八 位元(四位元,在一行發射二次)所組成,其共同以參考 數字58表示。對照使用如圈1〇中所示長同步脈衝之先前技 藝技術,同步序列56由二十四數據脈衝所組成,有额定爲 50%工作循環(一時間單元高及一時間單元低,或對相等量 之時間爲1010101010...10)。帶有資科之四十八位元予以 編碼爲110 (邏輯"1" >或〗〇〇 (邏輯"〇_· >。三數據脈衝予 以編碼爲供遲輯"Γ及邏輯"〇"之符號。參考數字58a表示已 編碼之邏輯"Γ,而參考數字58b表示已編碼之邏輯"〇"。 在圖9中,接收機54之自動調適放大器/比較器濾波器 43 (圖7 >接收發射機52所產生之數據格式。在同步序列 56前通常有若干雜訊。放大器/比較器43搜尋數據流並使 其同步,以取回數據。由於同步序列56係由若干數據脈衝 所構成,而不同於一長脈衝,故濾波器43之時間常數56a很 快升高,並且遠較先前技藝技術快速達到進入信號之平均 値,因此提供遠較爲可靠之檢測。由於三時間單元爲编瑪 數據,故實際工作週期不再爲50%,而是33%或66%。數據信 號因此有較多AC組份而較少DC雜訊組份,其有助濾波器43 迅速升高,並使其調適界限切換値56b保持約在信號之中間 〇 仍請參照圖9,接收機54必須確定同步脈衝56何時完畢 及數據序列58何時開始。微控制器40將脈衝比較而完成此 工作。微控制器40内之算法找尋每一脈衝。同步脈衝大約 36- (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標隼(CNS ) A4规格(210x297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明() 1 應有50¾工作週期,並且微控制器4〇所使用之實際標準爲同 步腺衝56將在3/8與5/8之範固中間。L表示一由高信號L1 及低信號L0所構成之同步脈衝56之高/低過渡脈衝。微控 制器於3/8L〈Ll<5/8L時認出一有效同步脈衝。 仍請照圖9,符號檢測略微不同。如果微控制器40檢測 到具有相同50¾工作週期之八個連續脈衝,則該長度視爲一 單位長度UL ’所有其他者皆以此爲準。這表示一符號5如或 58b爲1.5UL。微控制器40於ll/8UL<L<13/8UL時認出一有效 符號。因此,算法首先找尋八個有效同步脈衝,亦即至少 八個具有50¾工作週期之腺衝。在此以後,微控制器4〇然後 藉公式11/8UL<L<13/8UL確定符號。現在必在符號遲輯"1" 58a與符號邏輯"〇"58b之間確定。此係藉比較符號之長度所 完成。如果L1長於L0 ,算法確定邏輯。如果L〇長於u, 則存在邏輯"0”。這可藉另外之限制而更爲改進,致使“需 在3/8與5/8之間,而L0需在7/8與9/8之間。當然,算法可 設定爲使邇輯0及邏輯"1"反向決定。因此以與總單位長 度UL比較之比例公制基礎完成所有之比較,以區别同步及 數據。使用比例3/8及5/8之一項優點,爲除以八在二進制 很容易。這允許以很高速率實時有效率作成確定。由於符 號具有長度(3位元)不同於同步脈衝(2位元),故其 可谷易藉將算法解瑪而予以區别。檢查工作遇期爲多於或 少於50%,可藉以確定邏輯〇或邏輯}間之差異。所有脈衡 均接近對稱,此事實保證頻率内容有助調適濾波器43界限 檢測器。 -37- 本紙張尺度適用中國國家榡準(CNS ) A4规格(2i〇X297公釐) ---------c^.------tT------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明() .
如以上參照圈8所述,發射機52有—識别碼错存在 EEPROM 36,並且接收機54可在任一時間認出4碼。EEpR〇M 36内含四組供保密碼用之四十位元及另外供檢查和(誤差 校正〉用之八位元。整個EEPR〇M記憶體爲168位元,另加少 數额外位元,使總數達到192位元。構形爲接收機時,此諸 组儲存最多四個學知之代碼;構形爲發射機時,只有第一 组之四十位元用作保密碼。發出藉實際在一行發出二次( 爲避免數據摻雜)之另外四符號之位置所説明之頻道區分 ,以識别已啓動之(諸)頻道。同一時間可啓動超過一個頻 道。在接收機’發現首四十位元與儲存於EEPR〇M 36之四個 四十位元碼之一匹配後,最後四符號便予解碼,並用以啓 動適當之(諸)頻道。如果希望,可在接收機使用一種四位 元二進制解碼器,以依據四頻道輸出控制多至16個裝置, 一次一個。 現請麥照Η 11 ’發射機52發出串列數據流時,接收機54 接收該數據流,將該數據流解瑪,並將四十位元識别碼儲 存至RAM34中。MPU 30將所接收之四十位元識别碼輿儲存於 EEPR0M36之碼比較。如出現匹配,便允許存取,並將數據 位元發送至輸出接脚1。如未出現匹配,則無動作。1C 20 宜如其次所解释,具有學習接收機54之所發射代碼之能力 〇 將邏輯高置於PR0G接腳3,藉以進入學習模式。微控制器 40然後監視DIN接腳1 ◊收到有敫串列輸入流時,其如上述 予以解碼。然後將取得之識别瑪加至接收機EEPROM中之核 -38- 本紙張尺度逋用中國國家榡隼(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ’訂 經濟部中央標準局員工消費合作社印製 A7 B7 37 - 五、發明説明() i 准代碼表。接收機可學習最多四個發射機代碼。如果第五 次試圖規劃程式,接收機便將第一次儲存之代碼重寫。 有一積體電路可用作發射機,接收機,並具有學習能力 ,提供強大之優點。另一稱爲發射機鎖之功能,保證在1C 20進入學習模式後之任何時間,不首先消除任何記憶之識 别碼,便無法啓動供該1C 20之發射模式。這有利防止不誠 實之用户將接收機晶片置於學習模式,竊聽别人之數據發 射,並從而獲知其代碼,取出其晶片,並將其粘至發射機 板,以獲得"備份'未核准之發射機。 圖12爲1C 20之装置流程圖,示發射機鎖特點。每當1C進 入學習模式時,便置定一旗標,並予永久規劃程式至 EEPROM 36。在通電重置時,微控制器40檢查CONF接腳,以 確定1C 20是否將作用如發射機或如接收機。如果其作用如 發射機,微控制器檢查儲存於EEPROM 36之旗標狀態。如果 旗標未置定,這指示1C 20先前未予構形在學習模式,並發 生正常之發射。如果旗標已置定,則使所記憶之識别碼随 機化(其具有與消除相似之效果)。 關於圈12及8,爲進一步避免未經核准之用户獲知發射機 52之識别碼,該碼由微控制器40根據只有發射機52及接收 機54知道,但任何潛在竊聽者不知道之固定順序過程予以 改變(滾轉)。在詳細説明該方法之前,先提供一般操作 特徵。 每次發射代碼時,該過程加一’然後在發射前將代碼加 密。接收機54將此加密之數據解碼回至原來之代碼。此爲 -39- 本紙張尺度適财卵家鮮(⑽)( 210X297M ) --------r—------IT------( (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明() * 就四頻道之每一頻道,並就四已知發射機碼之每一碼單獨 完成。每次壓下發射按鈕時(爲四頻道之任一頻道),滚轉 碼法首先使40位元保密碼增量,並將此儲存於EEPROM 36中 。其然後將已增量碼加密並發射。最後之增量及未加密碼 始终記憶在發射機非易失EEPROM記憶鱧中,因而即使去掉 電源時,也記得在序列中之目前位置。如較早所指出,每 一識别碼由40位元所組成,其產生總共2 (1兆)個可能値 。加密程式構造爲只有在2次啓動後才重複同一代碼。接 收機54接收發射機之加密碼。其次,其將該碼譯密並儲存 於RAM中。在RAM中之代碼輿储存於EEPROM中之先前有效代 碼作-比較。如果RAM碼在EEPROM碼之256以内,便視其爲 有效。該有效碼取代儲存於EEPROM中之先前代碼。其次所 發射之有效碼將重複該序列。如果該碼爲無效,則將不儲 存於EEPROM,頰道將不啓動,並且將不允許存取。接收機 每當收到有效碼時便行啓動(允許存取>。以此方式,發 射機叮啓動多至255次,而接收機不接受信號,並且不會喪 失同步。例如,在有些情形,發射機可發出代碼,而接收 機不將信號解碼(例如,如果接收機在範团以外)。這通 常將會導使發射機及接收機彼此脱離序列。不過,宜允許 接收機依據目前所儲存之40位元保密碼,依來自發射機之 其次256預期碼之任一碼而啓動。在一種極罕見之情形,發 射機可能啓動超過256次,而接收機未接收有效之發射碼。 只要使用上述上習模式使接收機"重新學習"發射機代碼, 便可完成重新同步。 -40 — 本紙張尺關輯} ~ (210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 袈1
、1T 3〇5〇87 五
經濟部中央標準局員工消費合作社印製 —---、發明説明() 接收機54收到有效碼時,便啓動遑當之頻道輸出。緊接 在此以後,接收機54將此新收到之代碼儲存於其EEpR〇M36 中。,有效碼’定義爲一由接收機依據最後收到之碼(其儲 存於EEPROMs己憶嫌中〉所預期之瑪。由於接收機僅依來自 滾轉瑪序列之次一預期碼而啓動,因此截聽及随後重新發 射相同代碼將不允許啓動接收機。 現請注意滾轉碼程式。對40位元碼使用"異”(x〇r)操作將 發射之碼加密及譯密。如圈13中所示將40位元分爲5個各 爲8位元之位元组’其中S4爲最高有效,而S0爲最低有效 。S4-S0爲非加密數據。一40位元二進制"升"計數器(軟體 所完成)用作初級數產生器。將初級數加密藉以產生實際 之序列。加密程式如下述對5位元组,初級字操作。其產 生各爲5位元組長之加密二進制數e〇-E4。 令S0-S4=初級保密碼位元组〇-4。 令E〇-E4==加密瑪位元组〇-4。 S0-S4自二進制0順序循環至2 -1。使用X0R操作(自保 密碼)得到加密之位元組E0-E4。同樣,使用逆向操作(自 加密之數據〉可得到保密碼。以下示該二操作:加密法(用 於發射機): E0=S0 簡化 E0=S0 E1=S0㊉SI El二E0㊉S1 E2=S0㊉S1㊉S2 E2=E1㊉S2 E3=S〇esi®S2eS3 E3=E2®S3 E4=SO0S10S20S30S4 E4=E30S4 41 本紙張尺度適用中國國家橾準(CNS ) A4規格(210 X 297公釐) ---------1 裝------訂------{ ·. (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明() · 譯密法(用於接收機> :
SO=EO
Sl=E〇eSl S2=E10S2 S3=E20S3 S4=E30S4 附綠5中之表例示總共2或1兆個可能碼之首十個加密 輸出。 附綠6,第卜2頁包含一加密/譯密實例。如該表及附錄 所示,在每一位元组,最低有效位元组之至少一位元之改 變。在程式執行時,很多位元開始改變,而非有簡單之計 數。這有利使未經核准之個人在位元顦示隨機變化時更難 以使加密倒轉。由於最低有效位元组始终在變化,如果其 以另一數予以"異”操作,則第二最低有效位元组也將改變 至少一位元,如此等等。 附綠7,第1-6頁包含用於滾轉碼法之程式。在發射模式 ,來自EEPROM 36之數據(S0-S4)予以下載至RAM 34。數據( S0-S4)予以增量一。將增量之數據(S〇-S4)存回至EEPR〇M36 。將RAM 34中己增量之數據(S0-S4)加密,產生(E0-E4)。 在接收模式,接收加密之數據(E0-E4)並且錄存於接收機 RAM 34中。加密之數據(E0-E4)予以譯密回至其原來形式( S0-S4)。ram 34中之數據藉二進制減法與EEPROM 36中之數 據比較’以找尋匹配。如果比較類示错存於RAM中之四最高 有效位元组減儲存於EEPROM中之四最高位元組等於零,則 - 42- 本紙張尺度適用中國圏家梯準(CNS) Α4·_ ( 21()x297公董) ---------1 裝------訂------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() · 二者彼此爲在256以内。RAM中之數據及EEPROM中之數據爲 256以内時彼此便爲匹配。找尋匹配( RAM數據一EEPROM 數據-1 ) <255意指MATCH。如果發現匹配,便將新數據儲 存於接收機之EEPROM。將其與次一進入之代碼比較,如果 新代碼在所儲存數據之256以内,其便爲有效。 在滾轉碼法之另一項解釋中:如果A表示先前所儲存之 已譯密値(EEPROM),而B表示已譯密之最後所接收之(ram) 代碼,則自B減去Α»然後,自該結果減二進制1。如果最 後結果之4最高有效位元组等於〇,原來之數便爲相隔在1 與256之間,並且允許存取。數學公式爲: l.A<B<A+256 2.0<B-A^256 3.0<B-A-1^255 如符合方程3,則原來之數爲在1輿256之間並發現匹配。 要對接收機規劃程式,將裝置置定爲供學習模式。在學 習模式,將加密之數據E0-E4發射至接收機。接收機將數據 (E0-E4)解碼,產生(S0-S4) ◊其將譯密之數據(S0-S4)儲存 於RAM 34。對照儲存於EEPROM 36之數據檢查儲存於RAM中 之數據(S0-S4)。如未發現匹配或二組數據不在彼此之256 以内’則新數據(S0-S4)不予儲存。如該程式所示,程式爲 相當短;其取ROM儀存器之很少位元組。而且,其很快逮, 计算僅需二三微秒。該設計爲雙向,使用很少指令’並使 用整數,而非截斷數。 上述之滾轉碼算法可予普遍化。代替每次啓動發射機時 …43_ 本紙張尺度適用中國國家棣率(CNS )施谈(2齡297公廣) n' tm tm I n^i —^ϋ ^ n —κ^ —^^1 ^^—^1 n^i·—,J I^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 305087 ---42— 五、發明説明() ---------1 裝------訂 (請先閲讀背面之注意事項再填寫本頁) ,使在發射機產生初級代碼之二進制計數器增量1,其可予 增量不同於0之任何數。如果選擇質數作爲増量値,則初 級序列僅在W次啓動後才會重複,N爲計數器之位元數。 質數增量値使初級序列在基本算法中顯示遠較爲随機。增 量値可爲負也可爲正。然後如上述將初級代碼加密。 在接收機邊,首先使用上述之譯密算法將加密之代碼譯 密。然後計算此譯密値與最後有效接收並譯密値之差。將 此差除以在發射機之初級計數器中所用之同一增量。如果 此數大於0,但不大於預定之正極限(例如256 ),該代碼 便視爲有效,並允許存取。 可將另一項改進加至基本加密算法本身。對初級代碼進 行基本加密後,可依預定方式置換所有位元,以使結果類 示更爲隨機。在接收機邊,在應用基本譯密算法前,需進 行相反之位元置換。事實上,這對應於將位元置換應用於 加密之代碼。 另一變化包含將位元置換應用於初級而非加密之代碼。 在發射機邊,這意指在基本加密算法前應用置換。在接收 機邊,這意指在基本譯密算法後應用相反置換。 經濟部中央標準局員工消費合作社印製 雖然本發明業經參照例證性實施例予以説明,但此項説 明不意在以限制性意義予以解釋。猜於此項技藝者參照此 項説明,將會明白本發明之各種其他實施例。因此吾人擬 想後附之申請專利範团將涵蓋在本發明之眞正範圍及精神 以内之諸實施例之任何此等修改。 -44~ 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X29*7公釐)

Claims (1)

  1. 305087 A8 B8 C8 D8 j俦正. pfl C 經濟部中央標準局員工消費合作社印製 申請專利範圍 專利申請案第84110354號 ROC Patent Appln. No.84110354 修正之申請專利範園中文本-附件二 Amended Claims in Chinese - Enel. II (民國85年12月屮日送呈) (Submitted on December ^ , 1996) 1. 一種交流"AC"耦合之信號整形電路,包含: 許多增益級AC耦合至一輸入信號,該許多增益級具有 高通特徵; 一比較器耦合至_增益級之輸出;以及 一低通濾波器耦合至比較器,以限制比較器之輸出變 動速率。 2. 根據申請專利範團第1項之AC耦合信號整形電路,另包 含一耦合至比較器之輸出之施密特觸發器。 3. 根據申請專利範圍第2項之AC耦合信號整形電路,其中 許多增益級包含全微分運算放大器。 4. 根據申請專利範園第3項之AC耦合信號整形電路,其中 全微分運算放大器包含: 一輸入電容器連接至輸入信號; 一運算放大器連接至輸入電容器; 一反饋電容器連接至運算放大器以置定增益;以及 一切換電容器以置定運算放大器之時間常數及操作點 -45· 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) I I 1C 裝 II 訂 ^ (請先閲讀背面之注意事項再填寫本頁)
TW084110354A 1995-03-23 1995-10-04 TW305087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/408,809 US5565812A (en) 1995-03-23 1995-03-23 Increased sensitivity signal shaper circuit to recover a data stream coming from a digitally modulated channel

Publications (1)

Publication Number Publication Date
TW305087B true TW305087B (zh) 1997-05-11

Family

ID=23617857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084110354A TW305087B (zh) 1995-03-23 1995-10-04

Country Status (3)

Country Link
US (1) US5565812A (zh)
JP (1) JPH08274825A (zh)
TW (1) TW305087B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393908B (zh) * 2008-08-15 2013-04-21 Hon Hai Prec Ind Co Ltd 一種檢測電路
TWI398109B (zh) * 2009-09-02 2013-06-01 Mstar Semiconductor Inc 通用型紅外線接收裝置及其方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708007B2 (ja) * 1995-03-31 1998-02-04 日本電気株式会社 サンプル・ホールド回路
JP3127095B2 (ja) * 1995-04-27 2001-01-22 株式会社東海理化電機製作所 車両用送受信装置
JP3073687B2 (ja) * 1996-02-09 2000-08-07 松下電器産業株式会社 フィルタに遮断周波数切替手段を備えた直接変換受信機
US5734975A (en) * 1996-10-24 1998-03-31 Motorola, Inc. Direct-coupled signaling receiver with PL/DPL detector
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
KR100507272B1 (ko) * 1999-12-29 2005-08-10 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시 장치의 스타트 펄스신호 발생 회로
DE10129850B4 (de) * 2000-07-20 2016-12-29 Siemens Healthcare Gmbh Verstärkereinrichtung mit frequenzgangkompensierender Verstärkerreaktanz sowie Verwendung der Verstärkereinrichtung
US6359475B1 (en) * 2000-08-30 2002-03-19 Microchip Technology Incorporated High-speed, low-power sample and hold circuit
US6492843B1 (en) * 2000-09-29 2002-12-10 Intel Corporation Random frequency clock generator
US6850098B2 (en) * 2001-07-27 2005-02-01 Nanyang Technological University Method for nulling charge injection in switched networks
US6611119B2 (en) * 2001-08-30 2003-08-26 Lockheed Martin Corporation Switching processes for control of servos
JP2003258604A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp フィルタを搭載した半導体集積回路
US6593804B1 (en) * 2002-06-25 2003-07-15 National Semiconductor Corporation Controllable high frequency emphasis circuit for selective signal peaking
JP2004254155A (ja) * 2003-02-21 2004-09-09 Kanji Otsuka 信号伝送装置および配線構造
CN100353665C (zh) * 2003-11-25 2007-12-05 旺宏电子股份有限公司 比较器电路及使用比较器比较输入信号的方法
US8422667B2 (en) * 2005-01-27 2013-04-16 The Chamberlain Group, Inc. Method and apparatus to facilitate transmission of an encrypted rolling code
USRE48433E1 (en) * 2005-01-27 2021-02-09 The Chamberlain Group, Inc. Method and apparatus to facilitate transmission of an encrypted rolling code
US9148409B2 (en) * 2005-06-30 2015-09-29 The Chamberlain Group, Inc. Method and apparatus to facilitate message transmission and reception using different transmission characteristics
KR100723535B1 (ko) * 2006-07-19 2007-05-30 삼성전자주식회사 채널의 상호 심볼 간섭(isi)을 줄이고 신호 이득 손실을보상하는 수신단
KR100905711B1 (ko) * 2006-09-29 2009-07-01 삼성전자주식회사 레귤레이터 및 레귤레이팅 방법
KR100871828B1 (ko) * 2007-01-29 2008-12-03 삼성전자주식회사 히스테리시스 특성을 이용한 싱글 슬로프 adc와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서
US8035438B2 (en) * 2009-05-16 2011-10-11 Avego Technologies ECBU IP (Singapore) Pte. Ltd. Integrated circuits and methods for enabling high-speed AC-coupled networks to suppress noise during low-frequency operation
US8614634B2 (en) * 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
CN103368532A (zh) * 2013-07-09 2013-10-23 华东师范大学 一种迟滞电压数字可调斯密特触发器
GB2516837B (en) 2013-07-31 2015-12-09 Ip Access Ltd Network elements, wireless communication system and methods therefor
TWI521894B (zh) * 2014-01-15 2016-02-11 大鵬科技股份有限公司 射頻模組以及無線通訊裝置
WO2018048723A1 (en) 2016-09-09 2018-03-15 The Charles Stark Draper Laboratory, Inc. Methods and systems for achieving trusted fault tolerance of a system of untrusted subsystems
US10198682B2 (en) 2016-09-13 2019-02-05 Toshiba Memory Corporation Receiving system and memory card
US10652743B2 (en) 2017-12-21 2020-05-12 The Chamberlain Group, Inc. Security system for a moveable barrier operator
US11074773B1 (en) 2018-06-27 2021-07-27 The Chamberlain Group, Inc. Network-based control of movable barrier operators for autonomous vehicles
CA3107457A1 (en) 2018-08-01 2020-02-06 The Chamberlain Group, Inc. Movable barrier operator and transmitter pairing over a network
US10997810B2 (en) 2019-05-16 2021-05-04 The Chamberlain Group, Inc. In-vehicle transmitter training

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110692A (en) * 1976-11-12 1978-08-29 Rca Corporation Audio signal processor
US4466107A (en) * 1981-09-14 1984-08-14 The Microperipheral Corporation Data communication system
JPS60173916A (ja) * 1984-02-20 1985-09-07 Nec Corp スイッチド・キャパシタ・フィルタ
DE3682598D1 (de) * 1985-02-13 1992-01-09 Philips Nv Elektrischer filter.
DE3870879D1 (de) * 1988-10-13 1992-06-11 Siemens Ag Anordnung zur beruehrungsfreien erfassung der drehzahl eines rotierenden zahnrades.
SU1732431A1 (ru) * 1988-12-28 1992-05-07 Таганрогский радиотехнический институт им.В.Д.Калмыкова Активный фильтр верхних частот
GB8914466D0 (en) * 1989-06-23 1989-08-09 Orbitel Mobile Communications Apparatus for and method of digitizing fsk demodulated data
FI88562C (fi) * 1989-09-19 1993-05-25 Nokia Mobile Phones Ltd Integrerad, av driftsspaenning oberoende dynamisk amplitudbegraensare
JPH05259806A (ja) * 1992-03-11 1993-10-08 Japan Aviation Electron Ind Ltd 一次ハイパスフィルタ
JP3079330B2 (ja) * 1992-04-30 2000-08-21 日本光電工業株式会社 インパルス用ハイパスフィルタ
US5283483A (en) * 1993-01-27 1994-02-01 Micro Linear Corporation Slimmer circuit technique
US5459417A (en) * 1993-06-28 1995-10-17 Alliedsignal Inc. Apparatus for detecting DC content of an AC waveform

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393908B (zh) * 2008-08-15 2013-04-21 Hon Hai Prec Ind Co Ltd 一種檢測電路
TWI398109B (zh) * 2009-09-02 2013-06-01 Mstar Semiconductor Inc 通用型紅外線接收裝置及其方法

Also Published As

Publication number Publication date
JPH08274825A (ja) 1996-10-18
US5565812A (en) 1996-10-15

Similar Documents

Publication Publication Date Title
TW305087B (zh)
US5598475A (en) Rolling code identification scheme for remote control applications
US5471668A (en) Combined transmitter/receiver integrated circuit with learn mode
US6028527A (en) Decryption and encryption transmitter/receiver with self-test, learn and rolling code
US5615228A (en) Apparatus and method to decode a pulse width modulated serial data stream
US6046680A (en) Method of preventing unauthorized reproduction of a transmission code
US20100208894A1 (en) Encoder and decoder apparatus and methods
TW302588B (en) Method and apparatus for electronic encoding and decoding
US5572555A (en) Serial code format optimized for remote control applications over noisy communications channel
WO2001058252A3 (en) Implantable inductively programmed temperature sensing transponder
US20130262872A1 (en) Electronic apparatus, peripheral device, and system for encrypting and decrypting the electronic apparatus via the peripheral device
CN101963017A (zh) 一种方便的无钥匙密码门锁方法
CN103366432A (zh) 一种pke上的门把手感应系统
Cavalleri et al. A wearable device for a fully automated in-hospital staff and patient identification
JPH0962583A (ja) データ処理装置
CN106780898A (zh) 实时监测柜子开关状态及异常运动状态的柜子保密装置
CN105096434A (zh) 一种自动智能化防盗门装置
KR200330153Y1 (ko) IrDA를 사용한 미약 전류로 동작하는 전자키
CN108573157A (zh) 一种数据交互方法及系统
JP2001512263A (ja) 不正操作から保護されてook変調信号を受信する回路装置
CN204833421U (zh) 一种蓝牙门锁控制器的主控电路
RU65927U1 (ru) Система ограничения доступа
CN109190419B (zh) 按键加密电路及方法
KR100387141B1 (ko) 송수신 시스템
CN101963018A (zh) 一种工艺性好的电子密码锁方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees