^63607 B7 經濟部中央揉準局員工消費合作社印製 五、發明説明（1 ) 1 I 本 發 明 涉 及 一 種 在 _ 像 實 時 方 式 中 ， 對 行 方 式 採 集 的 1 1 拓 樸 闞 聯 性 圃 像 結 構 的 識 別 方 法 » 包 括 由 至 少 一 個 象 素 組 1 I 成 的 具 有 相 同 性 質 的 象 素 組 9 象 素 組 在 一 行 内 含 有 連 鑛 的 請 1 1 1 識 別 碼 9 並 且 下 一 行 的 象 素 組 所 接 受 的 識 別 碼 是 另 —. 個 至 先 閱 讀 I 1 少 與 . 僩 象 素 在 行 方 向 上 首 先 相 鄰 的 象 素 組 的 已 經 被 賦 予 背 ir 1 1 之 .1 的 識 別 碼 Ο 意 I 事 1 本 發 明 用 於 對 表 面 结 檐 進 行 白 動 檢 査 9 特 別 是 在 掩 模 項〆 再 、1 填 1 液 晶 顯 示 器 電 路 板 和 半 導 體 晶 Η 的 製 造 過 程 中 對 其 進 行 % 本 威 頁 1 自 動 檢 査 〇 '—^ 1 I 對 圖 像 評 價 提 出 的 一 個 任 務 是 在 _. 個 主 要 是 由 象 素 構 1 1 成 的 點 降 構 造 中 根 據 規 定 的 欏 準 (性霣）選擇 出 象 素 組 9 1 1 並 將 其 提 供 給 下 一 個 測 定 單 元 用 於 Μ 壓 縮 的 方 式 進 行 後 •訂 I 面 的 評 價 0 1 I 巨 ϋ. 刖 壓 縮 _ 像 數 據 的 公 知 方 法 是 » 首 先 Μ 縮 一 行 內 的 象 1 1 素 » 然 後 確 定 行 與 行 之 間 的 界 線 0 1 ' | 在歃洲專利說明軎ΕΡ279157Α2中 公 開 了 一 種 從 有 效 長 度 線 | 钃 碼 的 圖 像 數 據 中 提 取 特 性 特 戡 的 方 法 Ο 作 為 结 果 給 出 了 1 I 一 個 有 效 長 度 編 碼 _ 像 數 據 表 > 該 表 是 根 據 圓 形 梯 形 1 1 1 收 斂 型 發 散 型 ISl 間 排 列 的 〇 1 1 其 中 對 水 平 和 垂 直 的 空 間 進 行 了 濾 波 9 使 該 空 間 從 數 據 1 1 組 中 消 失 0 1 | 這 種 處 理 方 法 並 不 適 用 於 探 測 半 導 體 晶 片 的 缺 陷 9 因 為 1 I 缺 陷 圖 像 的 空 間 濾 波 器 會 失 真 其 後 果 是 在 半 導 體 晶 片 的 I 1 I 缺 陷 等 级 分 類 中 發 生 錯 誤 0 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明（2) 1 I 一 種 合 適 的 方 案 是 標 出 所 有 具 有 相 同 性 質 的 關 聯 區 域 1 1 的 有 效 長 度 編 碼 圖 像 數 據 例 如 檷 出 具 有 相 同 灰 度 值 的 區 1 1 域 即 那 些 一 致 的 區 域 的 圖 像 數 據 〇 1 I 請 1 I 在 行 内 相 闞 的 象 素 組 被 轉 換 成 識 別 碼 或 者 數 字 碼 因 先 閲 讀 1 1 此 所 有 在 第 一 行 開 始 的 象 素 組 均 包 含 —* 個 埋 續 的 識 別 碼 〇 背 | I 在 下 —- 行 内 的 象 素 組 如 果 具 有 和 上 一 行 不 同 的 象 素 組 性 質 之 • 1 意 I 9 則 將 被 賦 予 一 個 新 的 數 字 碼 作 為 界 線 〇 在 下 一 行 內 的 象 事 項 1 再产 ' 1 I 素 組 如 果 和 上 —* 行 相 同 的 象 素 組 性 質 則 將 被 賦 予 相 同 的 填 寫 本 1 裝 識 別 碼 〇 賁 '--^ 1 I 如 果 在 連 績 的 行 中 相 闞 的 象 素 組 連 接 成 具 有 相 同 性 質 > 1 1 I 但 卻 具 有 不 同 識 別 碼 的 多 個 相 關 象 素 組 則 將 出 現 多 義 性 1 1 t 即 所 謂 的 等 價 數 據 〇 該 等 價 數 據 Μ 成 對 的 相 互 區 別 的 識 1 -訂 別 碼 形 式 出 現 可 Μ 描 述 以 分 離 開 始 並 匯 集 在 一 起 的 象 素 1 1 組 的 相 關 性 〇 1 I 為 了 解 決 這 種 多 義 性 的 問 題 可 Μ 利 用 一 種 計 算 機 支 持 1 1 的 査 找 算 法 其 運 行 時 間 與 分 成 象 素 組 的 _ 像 結 構 的 形 狀 線 相 關 〇 1 1 如 果 出 現 了 螺 旋 線 形 圖 像 結 構 或 者 框 形 圖 像 結 構 則 便 1 I 無 法 Μ nat 圈 像 實 時 方 式 在 査 找 算 法 的 浬 行 時 間 内 進 行 處 理 〇 1 本 發 明 的 任 務 是 脫 離 與 圖 像 结 構 的 形 狀 和 性 質 的 相 闞 1 1 性 9 縮 短 識 別 等 價 數 據 的 處 理 時 間 從 而 保 證 Μ 圖 像 實 時 1 1 方 式 進 行 處 理 〇 1 1 根 據 本 發 明 $ 以 上 任 務 的 解 決 方 案 是 9 採 用 一 種 Μ 行 方 1 | 式 採 集 的 拓 樸 m 聯 性 圖 像 结 構 的 識 別 方 法 f 該 方 法 包 括 由 1 I - 5 - 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） S63607 B7 經濟部中央樣準局員工消費合作社印製 五、· 發明説明 3 ) 1 I 至 少 一 個 象 素 組 成 的 具 有 相 同 性 質 的 象 素 組 象 素 組 在 一 1 1 行 内 含 有 連 續 的 識 別 碼 並 且 下 一 行 的 象 素 組 所 接 受 的 識 1 1 別 碼 是 另 一 個 至 少 與 一 個 象 素 在 行 方 向 上 首 先 相 鄰 的 象 素 1 I 請 1 I 組 已 經 被 賦 予 的 識 別 碼 先 Μ 1 I 讀 1 在 第 一 個 方 法 步 驟 中 由 成 對 識 別 碼 隔 離 的 象 素 組 具 有 背 1 Λ I 互 不 相 同 的 識 別 碼 其 中 一 個 識 別 碼 是 第 一 地 址 存 儲 器 的 之 注 • 1 意 I 地 址 碼 並 帶 有 一 個 為 每 個 存 儲 單 元 is 懦 出 的 初 始 狀 態 另 事 項/ 1 再产 "ν I I __· 個 識 別 碼 在 存 儲 單 元 具 有 標 出 的 初 始 狀 態 的 情 況 下 I 作 填 寫 本 1 Λ I 為 由 第 . 個 識 別 碼 的 可 尋 址 存 儲 單 元 的 數 值 頁 1 1 另 一 方 面 在 第 二 個 方 法 步 驟 中 不 僅 另 —- 個 可 尋 址 存 1 I 儲 單 元 的 識 別 碼 而 且 其 數 值 均 用 於 測 定 具 有 標 出 了 初 始 1 1 I 狀 態 的 存 儲 單 元 的 地 址 碼 使 其 地 址 碼 成 為 第 一 個 方 法 步 1 訂 驟 中 所 使 用 的 識 別 碼 1 1 對 每 個 地 址 碼 所 測 定 的 數 值 又 重 新 作 為 地 址 直 至 找 到 1 I 一 個 標 出 了 初 始 狀 態 的 存 儲 單 元 為 止 成 對 識 別 碼 在 第 二 I 1 個 方 法 步 驟 中 同 時 成 為 地 址 碼 的 將 不 予 考 慮 在 第 二 個 線 方 法 步 驟 中 為 了 形 成 Μ 第 二 個 可 尋 地 址 存 儲 器 形 式 存 在 1 1 的 一 個 地 址 分 配 表 來 白 第 一 個 方 法 步 驟 的 地 址 碼 包 含 相 1 1 同 的 存 儲 單 元 地 址 碼 本 身 也 作 為 數 值 如 果 地 址 碼 對 應 1 一 個 標 出 的 初 始 狀 態 的 話 9 1 1 另 一 方 面 對 沒 有 通 懦 出 初 始 狀 態 的 地 址 碼 9 將 所 包 含 的 1 1 數 值 反 復 用 於 地 址 碼 9 直 至 找 到 一 個 標 出 了 初 始 狀 態 的 存 1 1 儲 單 元 為 止 9 存 儲 單 元 的 地 址 碼 成 為 未 摞 出 初 始 狀 態 地 址 1 I 碼 的 數 值 0 6 1 1 1 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ^6ββ〇γ Β7 經濟部中央標準局員工消費合作社印製 五、 發明説明（4 ) 1 1 本 發 明 的 另 一 個 主 題 是 行 方 式 採 集 的 拓 樸 闞 聪 性 圖 1 1 像 結 構 的 識 別 電 路 構 面 國 通 過 處 理 圖 像 结 構 内 部 的 一 對 互 1 1 不 相 同 的 識 別 碼 在 相 鄰 的 行 内 產 生 相 互 分 離 的 .、 由 至 少 /-V 請 1 先 1 一 個 象 素 組 成 的 象 素 組 其 中 對 每 一 行 内 的 象 素 組 賦 予 連 閲 1 擴 的 識 別 碼 並 且 下 一 行 的 象 素 組 所 接 受 的 _ 別 碼 是 另 一 背 之 1 個 至 少 與 一 個 象 素 在 行 方 向 上 首 先 相 鄰 的 象 素 組 的 已 經 被 意 倉 I 賦 予 的 識 別 碼 其 特 激 是 包 括 一 個 第 ___. 多 路 轉 換 器 和 一 個 項产 再产 填 〜1 1 裝 I 第 二 多 路 轉 換 器 兩 個 轉 換 器 各 有 一 涸 輸 入 端 與 一 個 計 數 本 頁 器 的 數 值 输 出 端 連 接 並 且 第 二 個 多 路 轉 換 器 上 作 用 著 固 '«·_〆 1 I 定 的 電 位 堪 包 括 一 個 具 有 用 於 m 別 碼 和 需 入 端 的 比 較 器 1 1 1 > 識別碼堪被引 入 一 個 第 一 寄 存 器 和 一 個 第 二 寄 存 器 的 輸 1 1 出 端 寄 存 器 的 數 據 輪 入 端 與 一 個 第 三 寄 存 器 的 輸 出 端 連 訂 1 接 此 外 m 與 一 個 第 一 存 儲 器 和 一 個 第 二 存 儲 器 的 相 應 1 I 的 地 址 輸 入 端 連 接 存 儲 器 的 輸 入 端 則 與 第 一 多 路 轉 換 器 1 1 I 的 鵪 出 端 連 接 第 一 存 儲 器 的 數 據 m 入 端 和 數 據 輸 出 端 與 1 «κ. I 第 一 多 路 轉 換 器 的 另 一 個 輸 入 端 相 連 並 與 第 二 多 路 轉 換 線 1 器 的 數 據 輸 出 端 Λ 一 個 零 位 指 示 器 的 輸 入 端 和 第 二 存 儲 器 1 I 的 一 個 數 據 輸 入 端 相 連 第 二 存 儲 器 還 具 有 · 個 用 於 輸 入 1 I 信 號 的 地 址 輪 入 端 和 一 個 用 於 輸 出 信 號 的 輪 出 端 0 * 個 程 1 I 序 控 制 具 有 輸 入端KN和 R E S E T 及輸出端Ε Ν Κ和 READY 丨該 1 程 序 控 制 器 的 輸 出 □ 不 僅 通 向 第 一 多 路 轉 換 器 和 第 二 多 路 1 1 轉 換 器 的 控 制 輸 入 端 而 旦 m 通 向 第 二 多 路 轉 換 器 和 第 一 1 | 存 儲 器 的 釋 放 輸 入 端 並 通 向 第 一 存 儲 器 和 第 二 存 儲 器 的 1 I 寫 入 輸 入 端 0 此 外 該 程 序 控 制 器 堪 連 接 在 時 鐘 脈 衝 輸 出 1 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 263607 A7 B7 五、發明説明（5 ) 端和第一寄存器、第二寄存器Μ及第三寄存器之間，並且 連接在時鐘脈衡輸出端和計數器之間。該程序控制器的輸 出口遒通向計數器的負載輸入端和第一及第二寄存器的釋 放輸入端，同時，該程序控制器的输入口遢與計數器的結 束信號導線Μ及比較器的第二導線和零位指示器的一根導 線連接。 下面，對照附圖所示的示意圖，對本發明的實施例做進 一步的說明。 圖1表示本發明的一個電路構圖。 圖2表示對象素組所賦予的識別碼。 在圖1所示的電路_圖中，有一個第一多路轉換器和一 個第二多路轉換器Ml和M2，該ΜΝ各有一個輸入端與一個計 數器Z的數值輸出端連接，堪包括一個比較器C，具有用於 識別碼KH1和KN2的輸入端，此外該比較器C不僅通向第一 寄存器R1的輸出端，而且還通向第二寄存器R2的輸出端。 第一寄存器和第二寄存器R1和R2的數據輸入端與一個第 三寄存器R3的輸出端相連，第三寄存器邋和一個第一存儲 器和一個第二存儲器RAM1和RAM2的相懕地址輸入端相連。 第三寄存器R3的輸入端與第一多路轉換器Ml的輸出端相連 第一存儲器RAM1的數據輸入端和_出端D與第一多路轉 換器Ml的另一個輸入端、第二多路轉換器M2的數據輸出端 、一個零位指示器N的輸入端和第二存儲器RAM2的一個數 據輸入端D相連。第二多路轉換器的另一個輸入端作用有 固定的電位。 ----_ (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） ^63607 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（6 ) 1 I 第 二存儲器RAM2是 一個 雙 端 P RAM， Μ 有 個 用 於 輸入 1 I 信 號 AL的第二地址輸 入端 A1和 一 個 用 於 輸 出 信 號 DL的 第 二 1 1 I 輸 出 端D1。 請 1 1 __. 個程序控制器ST具有 輸 入 端 KN和 RESETM 及輸 t 端 ΕΝΚ 先 閱 1 I 1 I 和 READY ·該程序控制器的輸出口不僅通商 1第一 -多路 r轉換 背 I 之 器 和 第二多路轉換器 Ml、 M2的 控 制 輸 入 端 9 而 且 堪 通 向 第 注 意 ψ 1 二 多 路轉換器M2和第 一存 儲 器 RAM1 的 釋 放 輸 入 端 ΕΗ 9 並 通 1 - ' 1 填 1 向 第 一存儲器和第二 存儲 器 R AM1 R AM2 的 寫 入 輸 入 端 W % 本 裝 此 外 ，該程序控制器 适連 接 在 一 個 時 鐘 脈 衡 輸 出 端 CLK- P1 頁 ___· 1 1 和 第 一寄存器R1之間 ，並 且 連 接 在 一 個 時 鐘 脈 衢 输 出 端 1 1 CLK- R2和第二寄存器 R2之 間 f 及 連 接 在 -- 個 時 鐘 脈 衝 輸 1 I 出 端 CLK-R3和第三寄 存器 R3 之 間 還 連 接 在 一 個 時 鐘 脈 衝 1 訂 1 輸 出 端CLK-Z和計數器Z之 間 9 該 程 序 控 制 器 的 輸 出 P 堪 通 1 1 向 計 數器Z的負載輸入端L 和 第 一 及 第 二 寄 存 器 R 1 R2的 1 1 釋 放 輸入端EN，同時 ，該 程 序 控 制 器 ST的 輸 入 Ρ 還 與 計 數 1 器 Z的结束信號導線UM及 比 較 器 C的第二導線和零位指示 線 I 器 N的一根導線連接 1 1 1 在 圖2中顯示出由- -個具有不同性質的表面的象素構造 1 1 組 成 的結構，它是Μ 灰度 值 的 方 式 表 示 的 〇 所 記 錄 的 數 碼 1 1 在 象 素組中作為數據 組的 組 成 部 分 被 按 照 公 知 的 方 法 賦 予 - I 識 別 碼，其中的象素 組至 少 由 一 個 象 素 組 成 Ο 1 I 因 此兩個各由一個 象素 組 成 的 零 行 面 圓 像 可 Μ 由 下 有 效 1 1 長 度 編碼數據組描述 1 1 數 據組1 數據組： > 1 1 - 9 - 1 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） 263607 A7 B7 五、發明説明（7 ) 行號碼： 0 列的起始號碼：4 有效長度： 1 識別碼： 1 灰度值： 10 行號碼： 0 行的起始號碼：10 有效長度： 1 識別碼： 2 灰度值： 10 下一行的象素組對應著類似的數據組，例如在第二行的 象素組有Μ下數據： 數據組1 數據組2 數據組3 2行號碼： 2 16列的起始號碼：3 7 12有效長度： 2 4識別碼： 4 30灰度值： 30 經濟部中央標準局員工消費合作社印製 行號碼： 2行號碼： 列的起始號碼：4列的起始號碼 有效長度： 8有效長度： 識別碼： 1識別碼： 灰度值： 10灰度值： 當某一行的象素組與具有相同性質、但不同識別碼的上 一行的若干象素組發生了聯係時，則會會因所謂等價數據 而出現多義性，例如在識別碼1和識別碼3或者識別碼2之 間的象素組出現多義性。 圖2中所示的所有等價數據的完整數量用於Μ存儲形式 進行後面的處理，它們在表1中通過識別碼數據列出。表2 和表3中包括的是利用本發明所達到的结果。 表1 表2 表3 等價數據 在第1存儲器 在第二存儲器 RAM1内的中間 RAM2内的按分 代碼 類做出的地址 -10 - (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 公63607 A7 B7 五、發明説明（8 ) 經濟部中央標準局貝工消費合作杜印製^ 63607 B7 Printed by the Employee Consumer Cooperative of the Central Bureau of Economic Development of the Ministry of Economic Affairs V. Description of the invention (1) 1 I The present invention relates to a 1 1 topologically linked nursery image structure collected in a row-like mode in the real-time mode Recognition method »Including at least one pixel group 1 I that has the same nature as the pixel group 9 The pixel group contains the continuous ore in one row, please identify the code 1 1 1 and the next row of pixel groups to accept the recognition The code is the other one. First read I 1 less and. The first pixel group adjacent to the pixel in the row direction has been given the identification code of the back ir 1 1. Ο I I thing 1 The invention is used for Perform white motion inspection on the surface eaves 9 Especially in the mask item 〆, 1 fill 1 liquid crystal display circuit board and semiconductor crystal H manufacturing process Wei page 1 Automatic inspection 〇 '— ^ 1 I A task proposed for image evaluation is to select the image according to the specified standard (sex) in a point drop structure mainly composed of pixel structures 1 1 The element group 9 1 1 and provide it to the next measurement unit for post-M compression. • I-side evaluation 0 1 I Huge. The well-known method of compression_image data is: Image 1 1 element »Then determine the line between the lines 0 1 '| In the Zhouzhou patent specification 輎 ΕΡ279157Α2 discloses a method of extracting characteristic features from the image data of the effective length line 钃 code as a result Given an effective length code of 1 I_ like the data table> The table is based on the circular trapezoid 1 1 1 convergent divergent ISl arranged between 〇1 1 where the horizontal And the vertical space is filtered 9 so that the space disappears from the data 1 1 group 0 1 | This processing method is not suitable for detecting defects of semiconductor wafers 9 because 1 I the spatial filter of the defective image will be distorted and its consequences are An error occurred in the I 1 I defect classification of semiconductor wafers. 0 1 1 1 The paper size is applicable to the Chinese National Standard (CNS) A4 specification (210Χ297 mm) B7. Consumer consumption cooperation of the Central Standards Bureau of the Ministry of Economic Affairs. Printed by D. V. Description of the invention (2) 1 I A suitable solution is to mark all the related-length regions with the same properties. 1 1 The effective length of the coded image data, such as the area with the same gray value. The 1 1 domain is the image data of those consistent areas. 〇1 I Please 1 I The pixel group in the row is converted into an identification code or a digital code so read first 1 1 All pixel groups beginning in the first row contain — * buried identification codes. Back | I The pixel group in the lower row if it has a different property of the pixel group from the previous row • 1 means I 9 then A new digital code will be assigned as the boundary line. The pixel items in the next line 1 are reproduced. If the I pixel group has the same pixel group properties as the previous-* line, it will be given the same fill-in ID code. Ben '-^ 1 I If the groups of pixels that are related in the consecutive row are connected to have the same nature > 1 1 I but have multiple related pixel groups with different identification codes, there will be ambiguity 1 1 t is the so-called equivalence data 〇 The equivalence data Μ Paired and mutually distinguishing knowledge 1-The appearance of the order code can be described as starting with separation and put together Correlation of pixel 1 1 group 〇1 I In order to solve this problem of ambiguity, a computer-supported search algorithm of 1 1 can be used whose running time is related to the shape line of the image structure divided into pixel groups. If the spiral image structure or the frame image structure is used, it cannot be processed in real time by the circle image in the search time of the search algorithm. The task of the present invention is to deviate from the shape and nature of the image structure. Phase 1 1 1 9 Shorten the processing time for identifying equivalent data to ensure that the M image is processed in real time 1 1 〇1 1 According to the present invention, the solution to the above task is 9 to adopt a topology of 1 M type 1 | m Recognition method of connected image structure f The method includes 1 I-5-1 1 paper The scale is applicable to the Chinese National Standard (CNS) A4 specification (210X297 mm) S63607 B7 Printed by the Employee Consumer Cooperative of the Central Prototype Bureau of the Ministry of Economy V. · Description of invention 3) 1 I A group of pixels of the same nature composed of at least one pixel The pixel group contains a continuous identification code within a 1 1 line and the identification number 1 1 received by the pixel group on the next line is another pixel that is at least one pixel first adjacent in the line direction 1 I please 1 I The identification codes that have been assigned to the group first Μ 1 I read 1 In the first method step, the pixel groups separated by the pair of identification codes have identification numbers different from each other in the back 1 Λ I. One of the identification codes is the first address memory Note of 1 • I means I address code with an initial state for each storage unit is Item / 1 Reproduction " ν II __ • Identifiers in the case of the initial state of the memory cell I fill in the book 1 Λ I is the value page of the addressable memory cell with the Identifier code 1 1 On the other hand, in the second method step, not only is there another addressable storage unit I I storage unit identification code but its value is used to determine the address code of the storage unit marked with the initial 1 1 I state The address code becomes the first method. The identification code used in step 1 of the step 1 1 The value measured for each address code is used again as an address until 1 I finds a storage unit marked with the initial state. The code becomes the address code in the second I 1 method step at the same time will not be considered in the second line method step in order to form Μ second searchable There is an address allocation table of 1 1 in the form of memory to clarify that the address code of the first method step contains the same storage unit address code as 1 1 itself also as a value if the address code corresponds to 1 a marked initial state 9 1 1 otherwise On the one hand, for the address code 9 where the initial state is not communicated, the included 1 1 value is repeatedly used for the address code 9 until a storage unit 1 1 storage unit marked with the initial state is found 9 The address code of the storage unit becomes unstacked The initial state address 1 The value of the I code 0 6 1 1 1 This paper scale is applicable to the Chinese National Standard (CNS) A4 specification (210X297 mm) ^ 6ββ〇γ Β7 Printed by the Employee Consumer Cooperative of the Central Standards Bureau of the Ministry of Economy V. Invention Description (4) 1 1 Another subject of the present invention is the topological collection of the line mode. Figure 1 1 Image structure recognition circuit facet Guotong A pair of ID codes that are different from each other in the image structure are separated from each other in the adjacent lines., A pixel group consisting of at least / -V please 1 first 1 pixel. The pixel group is given an identification code of 1 consecutive reading and the pixel code accepted by the next row of pixel groups is another pixel group that is at least first adjacent to one pixel in the row direction. The special code of the identification code given by bin I is to include a first ___. Multiplexer and an item reproduction to fill ~ 1 1 Pack I second multiplexer Two converters each have an input terminal and a counter The digital output of this page is connected and the second multiplexer is fixed. The fixed potential can include a comparator 1 1 1 with m code and input required. The identification code can be introduced The input of a first register and a second register 1 1 The data input end of the output register is connected to the output of a third register 1 and then the corresponding 1 I of m and a first memory and a second memory The address input is connected to the input of the memory, and the output of the first multiplexer 1 1 I is connected to the data m of the first memory. The input and data output are connected to 1 «κ. The other of the first multiplexer An input terminal is connected to the data output terminal of the second multiplexer line 1. A zero indicator input terminal is connected to a data input terminal of the second memory 1 I. The second memory also has I signal address round-in terminal and a round-out terminal for output signal 0 * a program 1 I sequence control has input terminals KN and RESET and output terminals ΕΝΚ and READY 丨 the 1 program control The output of the device □ not only leads to the control inputs of the first multiplexer and the second multiplexer 1 1 converter, but also leads to the second multiplexer and the first 1 | the release input of the memory and leads to 1 I of the first memory and the second memory write input terminal 0 In addition, the program controller can be connected to the clock pulse output 1 1 1 This paper standard is applicable to the Chinese National Standard (CNS) Α4 specification (210X 297 mm) 263607 A7 B7 5. Description of the invention (5) The terminal is connected between the first register, the second register M and the third register, and is connected between the clock pulse balance output terminal and the counter. The output port of the program controller leads to the load input terminal of the counter and the release input terminals of the first and second registers. At the same time, the input port of the program controller and the end signal wire M of the counter and the second of the comparator The wire is connected to one wire of the zero indicator. The embodiments of the present invention will be further described below with reference to the schematic diagrams shown in the drawings. Fig. 1 shows a circuit configuration of the present invention. FIG. 2 shows the identification code given to the pixel group. In the circuit diagram shown in FIG. 1, there is a first multiplexer and a second multiplexer M1 and M2, each of which has an input terminal connected to a numerical output terminal of a counter Z, which can include A comparator C has inputs for identifying codes KH1 and KN2. In addition, the comparator C leads not only to the output of the first register R1, but also to the output of the second register R2. The data input terminals of the first and second registers R1 and R2 are connected to the output terminal of a third register R3, and the third register is connected to the phase-in address input terminals of a first memory and a second memory RAM1 and RAM2. The input terminal of the third register R3 is connected to the output terminal of the first multiplexer M1. The data input terminal and the output terminal of the first memory RAM1 are connected to the other input terminal and the second multiplexer of the first multiplexer M1. The data output terminal of the converter M2 and the input terminal of a zero indicator N are connected to a data input terminal D of the second memory RAM2. A fixed potential is applied to the other input of the second multiplexer. ----_ (Please read the precautions on the back before filling in this page) • Binding · Order This paper is printed by the Staff Consumer Cooperative of the Central Standards Bureau of the Ministry of Economic Affairs. The paper size is applicable to China National Standard (CNS) A4 (210X297mm) ^ 63607 B7 Printed by the Employee Consumer Cooperative of the Central Bureau of Standards of the Ministry of Economy V. Description of Invention (6) 1 I The second memory RAM2 is a double-ended P RAM, and there is a second address input terminal A1 for inputting the I I signal AL And a second 1 1 I output D1 for outputting the signal DL. Please 1 1 __. A program controller ST has input terminals KN and RESETM and input terminal ΕΝΚ. Read first 1 I 1 I and READY. The output port of this program controller not only communicates with the first-multiplex r conversion back I And the control input terminal 9 of the second multiplexer M1, M2 and can be passed to the first note ψ 1 and the release input terminal ΕΗ9 of the two multiplexer M2 and the first memory RAM1 are connected 1-'1 to fill in 1 direction The first memory and the second memory R AM1 R AM2 write input terminal W% This device is also installed, the program controller is suitable for connecting to a clock pulse balance output terminal CLK- P1 page ___ · 1 1 and the first register R1 And connected between a clock pulse output terminal 1 1 CLK- R2 and the second register R2 and between a clock pulse input 1 I output terminal CLK-R3 and the third register R3 are also connected between One clock pulse 1 Set 1 Between output terminal CLK-Z and counter Z 9 This process The output P of the controller can pass 1 1 to the load input terminal L of the counter Z and the 1 and 1 of the first and second registers R 1 R2. The input terminal EN is released. At the same time, the input P of the program controller ST is also connected to the counter 1. The end signal wire UM of Z and the second wire of the comparator C are connected to a wire of the zero indicator line I. The wire of the device N 1 1 1 is shown in FIG. 2 by-a pixel structure with surfaces of different properties 1 1 The structure of the composition, which is expressed in the form of M gray values. The recorded number 1 1 The pixel group is given as a component of the data group in the pixel group according to a well-known method-I identification code, where the pixel group is at least It is composed of one pixel Ο 1 I. Therefore, two circular images of zero lines each composed of one pixel can be effective from the bottom. 1 1 Length-coded data group description 1 1 data group 1 data group: > 1 1-9- 1 This paper scale uses the Chinese National Standard (CNS) A4 specification (210X29 7mm) 263607 A7 B7 5. Description of the invention (7) Line number: 0 The starting number of the column: 4 Effective length: 1 Identification code: 1 Gray value: 10 Line number: 0 The starting number of the line: 10 valid Length: 1 Identification code: 2 Gray value: 10 The pixel group on the next line corresponds to a similar data group. For example, in the pixel group on the second line, there are data: Data group 1 Data group 2 Data group 3 2 lines Number: 2 Starting number of 16 columns: 3 7 12 Effective length: 2 4 Identification code: 4 30 Gray value: 30 Printed line number of Employee Consumer Cooperative of Central Standards Bureau of Ministry of Economic Affairs: 2 line number: starting number of column : The starting number of 4 columns Effective length: 8 Effective length: Identification code: 1 Identification code: Gray value: 10 Gray value: When the pixel group of a row is the same as the previous row with the same nature but different identification codes When several pixel groups are connected, there will be ambiguity due to the so-called equivalent data. For example, the ambiguity occurs between the pixel groups between identification code 1 and identification code 3 or identification code 2. The complete number of all equivalent data shown in Figure 2 is used in the M storage format for subsequent processing, which are listed in Table 1 by identification code data. Included in Tables 2 and 3 are the results achieved using the present invention. Table 1 Table 2 Table 3 Equivalent data in the first memory in the second memory RAM1 in the middle of the RAM2 in the address made by the code type -10-(please read the precautions on the back before filling this page)-installed. The size of the printed paper is in accordance with the Chinese National Standard (CNS) Α4 specification (210Χ297mm). Gong 63607 A7 B7 5. Description of the invention (8) Printed by the cooperation of shellfish consumption of the Central Standards Bureau of the Ministry of Economic Affairs
Nr . KN1 KN2 地址 數據 分配表 地址 數據 1 1 3 1 0 1 1 2 1 2 2 1 2 1 3 6 4 3 1 3 1 4 6 5 4 0 4 4 5 4 6 5 4 5 4 6 8 4 6 4 6 4 7 10 8 7 0 7 7 8 4 12 8 4 8 4 9 4 10 9 0 9 9 10 17 15 10 8 10 4 11 15 11 11 7 1 1 7 12 11 7 12 4 12 4 13 0 13 13 14 0 14 14 15 11 15 7 16 0 16 16 17 15 17 7 18 0 18 18 (請先閱讀背面之注意事項月填寫本頁) -裝- 訂 線 基於作用在程序控制器ST上的RESET信號，程序控制器 將計數器Z的地址零代碼幹送給第一多路轉換器Ml。同時 程序控制器ST經控制線控制第一多路轉換器和第二多路轉 換器Ml和M2，使得從多路轉換器Ml的輸出端發出的計數器 -Η- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 263607 B7 五、發明説明（9 ) Z的數值作用在第三寄存器R3上，並且埋在第一存儲器 RAM1上施加一個零代碼。通過程序控制器ST發出的時鐘信 號CLK-Z，可使計數器Z的數值進入寄存器R3，並且作為地 址存入第一存儲器RAM1。 程序控制器ST接著將零信號寫入第一存儲器RAM1的尋地 址存儲單元内，而且存儲計數器Z為增最方式。該過程在 第一存儲器RAM1的所有存儲單元内一直重複進行，直至全 部第一存儲器RAM1寫入零代碼。 當第一存儲器RAM 1的所有存儲單元内記錄了零代碼後， 將發生處理等價數據所必須的狀態轉換。 一個在指令輸入端激活的信號Ο從一個未晝出的存儲器 出發，將等價數據存入存儲。 通過程序控制器ST的一個信號ENK，可Μ發生描述等價 數據的成對識別碼ΚΝ1和ΚΝ2，該識別碼進入相應的输入端。 比較器C對兩個識別碼ΚΝ1和ΚΝ2進行相互比較。如果兩 個識別碼和ΚΝ2相同*則不產生計值。否則將向程序控 制器ST發出一個控制信號，程序控制器ST對該信號進行計 算後，將具有較大數值的識別碼作為第1識別碼，經過程 序控制器的控制線，傳输給多路轉換器Ml。本發明所述的 方法也可Μ通過Μ下方式實現，即將較小的識別碼作為第 一識別碼。該識別碼作為輸入值作用在寄存器R3上，並通 過一個程序控制器ST發出的時鐘脈衝信號的作用，存入寄 存器R3。因為寄存器R3的輸出端始終是接通的，所Μ識別 碼也作用在第一存儲器RA1第二存儲器RAM2的地址輸入端 «- I--------$------II------i { C (請先閲讀背面之注意事項另填寫本頁) 經濟部中央樣準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） Α7 ^β3β〇γ Β7 五、發明説明（ίο) 上，同時堪作用在寄存器R1和R2上。然後，程序控制器ST 經其控制線控制第一存儲器RAMI進入謓模式。 第一存儲器中的數據在本實例中是數值較大的識別碼， 它從第一存儲器RAM1的尋址存儲單元出發，作用在存儲器 RAM1的數據輪出端，並從該端傳_到多路轉換器Ml的輸入 端、多路轉換器M2的輸出端、第二存儲器RAM2的數據輸入 端Μ及零位指示器N。零位指示器N向程序控制器ST發出信 號，表明存儲器中的數據是否是零代碼。如果是零代碼， 則程序控制器ST向第一存儲器RAM1發出切斷該存儲器輸出 端的信號，並且將第二識別碼，在本實例中是數值較小的 識別碼，發送到多路轉換器M2的輸出端，使得零代碼作用 在第一存儲器RAM1的數據輸人端。通過程序控制器ST的寫 脈衝，在第一存儲器RAM1的存儲了較大數值識別碼的尋址 存儲單元上將為零代碼存儲較小數值的識別碼。 如果不是零代碼，則在第一存儲器RA1丌將發生Κ下査 找過程。 程序控制器ST將多路轉換器Ml及其控制線切換到一種狀 態，使得在第一存儲器RAM1輸出端作用的數值傳輪到寄存 器R3，並且程序控制器通過一個時鐘脈衝信號CLK-R3，將 數據存入寄存器R3。 零位指示器N按照上述方法，檢測尋址存儲單元内是否已 經存有零代碼。該過程將一直複進行，直至一個零代碼從 零位指示器N出發，傳輸給程序控制器ST。這樣便可中斷 該査找過程。程序控制器ST通過發出一個時鐘脈衝信號 i-3- ---------餐------1T------^ ( ( (請先閲讀背面之注意事項男填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 263607 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 1 0 1 1 CLOCK- R1 9 將 寄 存 器 R3中的地址存入寄存器R1。 1 1 I 然 後 9 較 小 的 識 別 碼 從程序控制器ST出發，Μ相同 的方 1 1 式 存 入 第 一 存 儲 器 R AM1 *並且按照上逑方式開始一個 零代 1 1 請 1 I 碼 的 査 找 過 程 〇 較 小 識 別碣的零代碼地址將存在寄存 器R2 閱 1 1 讀 1 中 〇 釀 後 9 識 別 碼 源 通 遴控制信號EHK而被切斷，寄存器 背 1 之 1 R1 和 R2的 输 出 端 和 輪 入 端ΚΝ1和ΚΝ2埋通，從而使寄存 器數 注 意 I 據 和 _ 別 碼 KN1 和 KN2 - 樣，得到處理。 事 項 1 再一 •si I 一 旦 所 有 能 通 過 輪 入 信號Ο識別的等價數據存入第 一存 填 % 本 1 裝 儲 器 RAM1 則 在 電 路 内 輪出端生一個為建立地址分配 表所 頁 ^ 1 1 必 須 的 狀 態 轉 換 0 1 I 為 此 t 計 數 器 Z起動 其數值輸出作為地址零，加到第 1 1 | 一 存 儲 器 RAM1 上 0 從 零 位指示器Ν中將讀出尋址存髂單元 1 訂 中 存 m 的 數 據 〇 如 果 在 存雠單元中埋存有零代碼，則 程序 1 1 控 制 器 ST通 遇 其 控 制 線 ，使第一存儲器RAH1進入無效 狀態 1 1 » 並 且 命 令 多 路 轉 換 器 M2將數值傳輸到其輪出端ΕΝ。 通過 .一 1 ' 1 一 個 寫 脈 衝 W •數值被存入存儲器RAM2。計數器的狀態是 線 I 增 ft 式 的 該 過 程 在 第 一存儲器RAM1具有零代碼的有 存雠 1 1 單 元 上 重 複 進 行 〇 1 1 如 果 某 個 存 館 單 元 顯 示存儲器RAM1内沒有零代碼， 則程 1 I 序 控 制 器 ST控 制 多 路 轉 換器Ml進入一個狀態，在該狀 態中 - I * 多 路 轉 換 器 的 _ 出 编 和寄存器R3的輸入靖均作用著 第一 1 1 | 存 儲 器 R AM1 的 存 儲 數 據 〇 1 1 通 通 一 個 信 號 CLK- R1和CLK-R3，一直作用在第一存 儲器 1 1 RAM] 上 的 地 址 將 被 存 入 寄存器R1，並且第一存髄器RAN1 1 | 的 數 據 作 為 第 一 存 髄 器 RA1新的地址被記錄在寄存器R3中 1 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 ^63607 A7 __B7_ 五、發明説明（12) 。第一存雠器RAMI將重新被零位指示器N檢測，Μ確定是 否存在零代碼。如果沒有零代瑪，則第一存雠器RAM1的尋 址存髄單元中的數將重新作為結果地址，記錄在寄存器R3 中。該過程將一直重複進行，直到存儲單元尋査找到—個 零代碣為止。 該存雔單元的地址通遇一儸控制信號CLK-R2進入寄存器 R2。同時，寄存器R1根據程序控制器ST的指令打開輪入端 KN1，並且通過多路轉換器Ml的控制，打開通向寄存器R3 的_人端KN1。 通過一個來自程序控制器ST的控制信號CLK-R3，寄存器 R1的數據被傳輸到寄存器R3。 然後，通通程序控制器ST的控制，寄存器R2的输出端與 多路轉換器M2的输入端接通，多路轉換器M2為了傳輪寄存 器R2的數據而打開其输出端。通通程序控制器ST的一個寫 鼷衝，該數值被存入第二存儲器RAM2。 計數器的數值被計算增量，並且開始在第一存儲器RAM1 的下一個存儲單元中進行零代碼的檢測’檢測方式同上’ 直至地址分K表的所有存儲單元被存入第二存儲器RAM2為 止。程序控制器ST通過計數器Z發出的信號I)，識別以上狀 態，並且结束該操作，用READY信號經READY線送出該狀態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝. 訂Nr. KN1 KN2 Address data allocation table Address data 1 1 3 1 0 1 1 2 1 2 2 1 2 1 3 6 4 3 1 3 1 4 6 5 4 0 4 4 5 4 6 5 4 5 4 6 8 4 6 4 6 4 7 10 8 7 0 7 7 8 4 12 8 4 8 4 9 4 10 9 0 9 9 10 17 15 10 8 10 4 11 15 11 11 7 1 1 7 12 11 7 12 4 12 4 13 0 13 13 14 0 14 14 15 11 15 7 16 0 16 16 17 15 17 7 18 0 18 18 (please read the precautions on the back of the page and fill in this page first) -Installation- The binding is based on the RESET signal acting on the program controller ST, the program The controller sends the address zero code of the counter Z to the first multiplexer M1. At the same time, the program controller ST controls the first multiplexer and the second multiplexer M1 and M2 via the control line, so that the counter issued from the output end of the multiplexer Ml -H- This paper standard is applicable to the Chinese national standard ( CNS) A4 specification (210 × 297 mm) A7 263607 B7 5. Description of the invention (9) The value of Z acts on the third register R3, and a zero code is applied to the first memory RAM1. Through the clock signal CLK-Z issued by the program controller ST, the value of the counter Z can be entered into the register R3 and stored as the address in the first memory RAM1. The program controller ST then writes a zero signal into the address storage unit of the first memory RAM1, and the storage counter Z is the most-increasing mode. This process is repeated in all memory cells of the first memory RAM1 until zero codes are written in all the first memory RAM1. When zero codes are recorded in all memory cells of the first memory RAM 1, the state transition necessary for processing equivalent data will occur. A signal activated at the command input terminal starts from a memory that has not been out of the day and stores the equivalent data into storage. Through a signal ENK of the program controller ST, a pair of identification codes KN1 and KN2 describing the equivalent data can be generated, and the identification code enters the corresponding input terminal. The comparator C compares the two identification codes KN1 and KN2 with each other. If the two identification codes are the same as KN2 *, no value is generated. Otherwise, a control signal will be sent to the program controller ST. After calculating the signal, the program controller ST will use the identification code with a larger value as the first identification code, pass the control line of the program controller, and transmit it to multiple channels. Converter Ml. The method described in the present invention can also be implemented in the following manner, that is, using a smaller identification code as the first identification code. The identification code acts on the register R3 as an input value, and is stored in the register R3 through the action of a clock signal from a program controller ST. Because the output of the register R3 is always on, the identification code also acts on the address input of the first memory RA1 and the second memory RAM2 «-I -------- $ ------ II ------ i {C (please read the precautions on the back and fill in this page first) The paper size printed by the Employee Consumer Cooperative of the Central Prototype Bureau of the Ministry of Economic Affairs is applicable to the Chinese National Standard (CNS) A4 (210X 297 mm ) Α7 ^ β3β〇γ Β7 V. Description of the invention (ίο) At the same time, it can act on the registers R1 and R2. Then, the program controller ST controls the first memory RAMI to enter the short mode via its control line. In this example, the data in the first memory is an identification code with a larger value. It starts from the addressing storage unit of the first memory RAM1 and acts on the data round end of the memory RAM1, and is transmitted from this end to the multiplex. The input terminal of the converter M1, the output terminal of the multiplexer M2, the data input terminal M of the second memory RAM2 and the zero indicator N. The zero indicator N sends a signal to the program controller ST indicating whether the data in the memory is a zero code. If it is a zero code, the program controller ST sends a signal to the first memory RAM1 to cut off the output end of the memory, and sends the second identification code, in this example, an identification code with a smaller value, to the multiplexer M2 The output end of, makes the zero code act on the data input end of the first memory RAM1. Through the write pulse of the program controller ST, a smaller number of identification codes will be stored for the zero code on the addressing storage unit of the first memory RAM1 that stores the larger number of identification codes. If it is not a zero code, the search process under K will not occur in the first memory RA1. The program controller ST switches the multiplexer M1 and its control line to a state such that the value acting on the output of the first memory RAM1 is transferred to the register R3, and the program controller passes a clock pulse signal CLK-R3 to The data is stored in register R3. The zero indicator N detects whether a zero code has been stored in the addressed memory cell according to the above method. This process will be repeated until a zero code is transmitted from the zero indicator N to the program controller ST. This interrupts the search process. The program controller ST sends out a clock pulse signal i-3- --------- meal ------ 1T -------- ^ (((please read the precautions on the back first This page) The paper standard printed by the Employee Consumer Cooperative of the Central Bureau of Standards of the Ministry of Economic Affairs is applicable to the Chinese National Standard (CNS) A4 specification (210X297 mm) 263607 A7 B7 Printed by the Employee Consumer Cooperative of the Central Bureau of Standards of the Ministry of Economy V. Description of Invention (1 0 1 1 CLOCK- R1 9 Store the address in register R3 into register R1. 1 1 I Then 9 The smaller identification code starts from the program controller ST, and the same method 1 is stored in the first memory R AM1 * And start a zero generation 1 1 1 code search process according to the above method. The zero code address of the smaller identification code will be stored in the register R2. Read 1 1 Read 1. After the brewing. 9 The identification code source passes the control signal EHK and It is cut off, the output of R1 and R2 and the input terminals KN1 and KN2 of the back 1 of the register are buried, so that the register number pays attention to the I data and _ other codes KN1 and KN2-like, Process 1. Item 1 again • si I Once all the equivalent data that can be identified by the run-in signal Ο is stored in the first storage%, this 1 device RAM1 will generate a page for creating the address allocation table at the round-off end of the circuit ^ 1 1 necessary state transition 0 1 I for this t counter Z starts its numerical output as address zero, added to the first 1 1 | a memory RAM1 0 will read from the zero indicator N address memory unit 1 The data of m is stored in the order. If there is a zero code buried in the storage unit, the program 1 1 The controller ST meets its control line to make the first memory RAH1 enter the invalid state 1 1 »and commands the multiplexer M2 Transfer the value to its round-out end EN. Pass. A 1 '1 a write pulse W • The value is stored in the memory RAM2. The state of the counter is line I. Increment ft. This process has a zero code in the first memory RAM1. Storage unit 1 1 Repeat on the unit 〇1 1 If a storage unit displays memory RAM1 If there is no zero code, the program 1 I sequence controller ST controls the multiplexer M1 to enter a state in which-I * multiplexer's _ edit and register R3 input jing both play the first 1 1 | The storage data of the memory R AM1 〇1 1 through a signal CLK- R1 and CLK-R3, has been acting on the address of the first memory 1 1 RAM] will be stored in the register R1, and the first register RAN1 1 | The data is recorded in the register R3 as the new address of the first register RA1. 1 14 The paper size is applicable to the Chinese National Standard (CNS) A4 specification (210X297 mm). The consumer consumption cooperation of the Central Bureau of Standards of the Ministry of Economic Affairs is printed ^ 63607 A7 __B7_ V. Description of the invention (12). The first memory RAMI will be detected by the zero indicator N again, and M determines whether there is a zero code. If there is no zero generation mark, the number in the address storage unit of the first memory RAM1 will be used as the result address again and recorded in the register R3. This process will be repeated until the storage unit finds a zero-generation block. The address of the storage unit enters the register R2 in response to the control signal CLK-R2. At the same time, the register R1 turns on the turn-in terminal KN1 according to the instruction of the program controller ST, and through the control of the multiplexer M1, turns on the _person terminal KN1 leading to the register R3. Through a control signal CLK-R3 from the program controller ST, the data of the register R1 is transferred to the register R3. Then, through the control of the program controller ST, the output terminal of the register R2 is connected to the input terminal of the multiplexer M2, and the multiplexer M2 turns on its output terminal for transferring the data of the register R2. Through a write instruction of the program controller ST, this value is stored in the second memory RAM2. The value of the counter is calculated in increments, and the zero code is detected in the next memory cell of the first memory RAM1. The detection method is the same as above until all memory cells of the address division K table are stored in the second memory RAM2. The program controller ST recognizes the above state by the signal I) from the counter Z, and ends the operation, and sends out the state through the READY line with the READY signal. The paper size is applicable to the Chinese National Standard (CNS) A4 specification (210X297mm) (please read the precautions on the back before filling this page).