JPS58142468A - Pattern processor - Google Patents

Pattern processor

Info

Publication number
JPS58142468A
JPS58142468A JP2506982A JP2506982A JPS58142468A JP S58142468 A JPS58142468 A JP S58142468A JP 2506982 A JP2506982 A JP 2506982A JP 2506982 A JP2506982 A JP 2506982A JP S58142468 A JPS58142468 A JP S58142468A
Authority
JP
Japan
Prior art keywords
data
register
processed
contents
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2506982A
Other languages
Japanese (ja)
Inventor
Teruo Aoki
青木輝男
Takehiko Tachiki
立木武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2506982A priority Critical patent/JPS58142468A/en
Publication of JPS58142468A publication Critical patent/JPS58142468A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Analysis (AREA)

Abstract

PURPOSE:To decrease the number of processed data greatly and to shorten picture processing time by comparing change-point addresses in its increasing order, separating them into predetermined concatenated picture element states and making a decision, and performing logical processing according to the decision result. CONSTITUTION:Address data on change points on both adjacent scanning lines are compared in increasing order by a state decision device 8 and according to the comparison results and initial state of the comparison, they are separated into plural predetermined concatenated picture element states. On the basis of the result of the separation and decision, their running states are assigned to a storage device under the control of a controller 10. Further, the change-point address data of the scanning lines and the contents of the device 10 are processed by arithmetic device 18, 20-22, etc. According to the output of said arithmetic processing, the contents of the device 10 are updated and also held in a storage device 12 until next scanning line data is processed. Thus, the number of processed data is decreased greatly and the picture processing time is shortened.

Description

【発明の詳細な説明】 この発明は、変化点アドレスデータ(画素座標ilりに
よシ表現された画像データを論理演算し、その画像図形
を演算処理する図形処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a graphic processing device that performs logical operations on image data expressed by change point address data (pixel coordinates) and performs arithmetic processing on the image graphics.

例えばファクシミリ装置において、そのインテリジェン
ト化を図る場合、各走査線間の画素データの連結状態を
検出して原稿に記載された記号、図形等を認識する必要
がある。
For example, in order to make a facsimile machine intelligent, it is necessary to detect the connection state of pixel data between each scanning line and recognize symbols, figures, etc. written on a document.

従来読取装置で読み取られ、白レベル画素をlOI黒レ
ベル画素をIllとして2値化された画像データについ
て、その画像図形の面積あるいは外接長方形を計算する
ためには、まず、各画素毎に演算処理を施して黒レベル
(あるいは白しベiv)画素の連結領域に分割し、各領
域の黒レベル画素の数を計数する手法が用いられていた
In order to calculate the area or circumscribed rectangle of an image figure for image data read by a conventional reading device and binarized with white level pixels as IO and black level pixels as Ill, first, arithmetic processing is performed for each pixel. A method has been used in which the image is divided into connected areas of black level (or white level iv) pixels, and the number of black level pixels in each area is counted.

しかし、このような従来の画像処理では、各画素が処理
単位となるので、処理すべき画像データ量が多くなり、
その結果、処理時間が長くなる欠点があった。そこで、
処理画像データ数を減少させるために一走査線M個の画
素に対して、順番に0から(M−1)の番号をつけ、画
素レベル白から黒、もしくは、黒から白へ変化した時点
の画素番号(画素アドレス)でもって、画像内容を表す
(変化点アドレス表現)ことが考えられる。
However, in such conventional image processing, each pixel is a processing unit, so the amount of image data to be processed increases.
As a result, there was a drawback that the processing time was increased. Therefore,
In order to reduce the number of image data to be processed, M pixels in one scanning line are sequentially numbered from 0 to (M-1) to indicate the point at which the pixel level changes from white to black or from black to white. It is conceivable to represent the image content using a pixel number (pixel address) (variation point address representation).

この発明は、上記のように、変化点アドレス表現された
画像データを演算処理することにより、′処理データ数
の大幅削減および処理時間の短縮ができる図形処理装置
を提供するものである。
The present invention provides a graphic processing device that can greatly reduce the amount of data to be processed and shorten the processing time by performing arithmetic processing on image data represented by change point addresses as described above.

まず、画像データの処理は、走査線単位に、そして、走
査線番号順におこなわれる。すなわち、走査入力される
画像データAは、変化点数を工とすると、第1図のよう
に示され、これら各変化点Mの間の画素アドレス値をと
り、昇順(allJ<a(1+1))に配列されている
。なお、この走査線Aの変化点アドレンデータには内部
の処理の必要性から、そのデータ列の最後に、MXI 
(2M )、M!2 (2MX1)  の2データが付
加されている。
First, image data is processed in units of scanning lines and in the order of scanning line numbers. That is, image data A to be scanned and inputted is shown as shown in FIG. 1, assuming the number of change points M, and the pixel address values between these change points M are taken in ascending order (allJ<a(1+1)). are arranged in Note that, due to the need for internal processing, the change point address data of scanning line A is MXI
(2M), M! 2 (2MX1) 2 data are added.

また、隣接走査線にまたがる画素の連結領域を知るため
には、現在、処理をおこなっている走査線Aの1′)l
!iIの走査線の画像データBが必要となる。この場合
の変化点数をJとすると、第2図に示すようにその各変
化点アドレスデータはb 1j)(j−1,2・・・・
・・J〕となシ、走査線Aの場合と同様に、そのデータ
列の最後にはMXI、 MX2 が付加されている。
In addition, in order to know the connected area of pixels spanning adjacent scanning lines, 1')l of the scanning line A currently being processed.
! Image data B of scanning line iI is required. If the number of change points in this case is J, each change point address data is b1j)(j-1,2...) as shown in FIG.
. . J], as in the case of scanning line A, MXI and MX2 are added to the end of the data string.

以下、この発明の一実施例を第8図〜第8図を用いて説
明する。
An embodiment of the present invention will be described below with reference to FIGS.

第8図において、(1)は走査入力される走査線AL′
) のl走査分の変化点アドレスデータa $117〜a1
工)を)記憶する記憶装置lで、この記憶装置1(1)
の記憶データは、処理が進むに従がって順番に、レジメ
タ2 (2)、レジスタ1(3)にシフト出力され、処
理を受ける。l走査線の処理が終了すると、その記憶デ
ータ(変化点アドレスデータ)を転送器1(4)により
、記憶装置2(5)へ転送する。なお、この転送時、転
送器1 (4)は、記憶装置2(5)の内容をMXI。
In FIG. 8, (1) is the scanning line AL' which is scanned and inputted.
) change point address data a for l scans $117~a1
This storage device 1 (1) stores
As the processing progresses, the stored data is sequentially shifted and output to register 2 (2) and register 1 (3), and is processed. When the processing of one scanning line is completed, the stored data (changing point address data) is transferred to the storage device 2 (5) by the transfer device 1 (4). Note that during this transfer, transfer device 1 (4) transfers the contents of storage device 2 (5) to MXI.

MX2だけにする。記憶装置2(6)は、現在、処理を
受けている走査線Aの前の走査線Bの変化点アドレスデ
ータが記憶されている。この記憶装置2(5)も、記憶
装置1(1)の場合と同様に、処理が進むに従がい、そ
の記憶データは、レジスタ4 (6)、そしてレジスタ
8(7)にシフ(出力され、レジスタ2(2)、レジス
タ1(3)の変化点アドレスデータと、判定器〈8)で
大小比較することにより、あらかじめ定められた連接画
素状態Wl−W8 、 Bl −B8の6状態に分離さ
れる。このWl −W8. Bl −B8 の6状態を
、元の白、黒2値信号で表わすと、第4図のようになる
I'll just use MX2. The storage device 2 (6) stores change point address data of the scanning line B before the scanning line A currently being processed. Similar to the case of storage device 1 (1), as processing progresses in this storage device 2 (5), the stored data is shifted (outputted) to register 4 (6) and then to register 8 (7). , register 2 (2), register 1 (3), and the change point address data in register 1 (3) are compared in size by the determiner <8), and separated into 6 predetermined connected pixel states Wl-W8 and Bl-B8. be done. This Wl-W8. When the six states of Bl-B8 are represented by the original white and black binary signals, the result is as shown in FIG.

すなわち、Wlは、Aだけに、黒ランプが1つある状態
を示し、W猷、Bだけに、黒ランプが1つある状態であ
る。we、A、Bで連結した黒ランが検出された状態を
示す。Bl−B8は、wt −ws状態を白黒反転させ
たもので、同番号は対応していることを示している。第
4図から明らかなように、wt −ws状態は両足査線
の最初の状態、(両足査線共に白Vべfi/)または、
前のデータにより、Wl。
That is, Wl indicates a state where only A has one black lamp, and W and B have one black lamp only. A state in which black runs connected by we, A, and B are detected is shown. Bl-B8 is a black and white inverted version of the wt-ws state, and the same numbers indicate correspondence. As is clear from FIG. 4, the wt-ws state is the initial state of both foot scan lines (both foot scan lines are white Vbefi/), or
According to the previous data, Wl.

W2. B8 状態となっていることが必要である。同
様に、Bl −B8では、前の状態として、W8. B
l。
W2. It is necessary to be in the B8 state. Similarly, in Bl-B8, W8. B
l.

B2  であることが必要である。It needs to be B2.

なお、連結領域の判定との関係では、厳密には正確でな
いが、概念的には、Wlは新たな連結領域が検出された
ことを示し、Wti、連結領域がなくなつ大こと、W8
は、連結領域が続いていることを示している。また、B
lは、連結領域が、分裂していくことを示し、Bl、2
つの連結、領域が接続したことを示している。
In relation to the determination of a connected region, although it is not strictly accurate, conceptually Wl indicates that a new connected region has been detected, Wti indicates that a connected region is missing, and W8
indicates that the connected region continues. Also, B
l indicates that the connected region is dividing, Bl, 2
Two concatenations, indicating that the regions are connected.

いま、レジスタ1(3)にall)、レジスタ2(2)
にa(1+t)、  レジスタ8(7)に’blj)、
レジスタ4(6)にb(j+1)の値が入っているとき
、上記の6状態に分離するための必要十分条件を第6図
に示す。連結条件として4連結と8連結があるが、それ
により、必要十分条件は異なったものとなる。状態工は
、走査@ p、 、 Bが共に白レベルとなる初期状態
を表わす。
Now register 1 (3) contains all), register 2 (2)
a(1+t) in register 8(7), 'blj) in register 8(7),
When the value b(j+1) is stored in register 4 (6), the necessary and sufficient conditions for separation into the above six states are shown in FIG. There are 4 connections and 8 connections as connection conditions, but the necessary and sufficient conditions are different accordingly. The state represents an initial state in which scans @p, , and B are both at the white level.

判定器(8)では、上記の6状態および走査線データの
終わシと検出し、その信号2を、制御器(9)などの他
の処理装置に送る。そして、制御器(9)では面積の計
算壜どの処理の終了を検出し、状態に応じて、各レジス
タへのクロックを発生し、次のデータに対して処理をお
こなう準備をする。クロック発生は、第6図のようにな
る。sAは、A、データを1つ進めることを示し、sB
はBのデータを1つ進めることを示している。
The determiner (8) detects the above six states and the end of the scanning line data, and sends the signal 2 to other processing devices such as the controller (9). Then, the controller (9) detects the end of the processing of the area calculation bottle, generates a clock to each register according to the state, and prepares to process the next data. Clock generation is as shown in FIG. sA indicates A, advance the data by one, sB
indicates that the data of B is advanced by one.

ところで、画素連結領域の面積を計算するためには、処
理をおこなっている走査線までの途中結果を入れるテー
プμが必要となる。記憶装置(3)αQは、そのための
もので、その構成は、第7図のようになり、それぞれの
エリアは各連結領域に対応している。そして、C0NT
 は、コントロール用であり、(RIC8) = 1は
、その連結領域の演算が終了し、面積が求まったことを
示しており、(ATC) =1は、そのエリアが連結領
域にわりあてられ、面積を計算中であることを示してい
る。また、Sは、演算出力すなわち面積をいれるために
ある。
By the way, in order to calculate the area of a pixel connected region, a tape μ is required to store intermediate results up to the scanning line being processed. The storage device (3) αQ is for this purpose, and its configuration is as shown in FIG. 7, with each area corresponding to each connected area. And C0NT
is for control, (RIC8) = 1 indicates that the calculation of the connected region has been completed and the area has been determined, and (ATC) = 1 indicates that the area has been assigned to the connected region and the area has been calculated. is being calculated. Further, S is for inserting the calculation output, that is, the area.

Wl状態であれば、新たにエリアをわりあてる必要があ
るので、エリア検出器aυにより、 (RIIJ)−0
゜(AOT) = Oの空きエリアを探し、そして、そ
のエリア位置を出力すると共に、そのエリアの(AC!
T)−1とする。
If it is in the Wl state, it is necessary to allocate a new area, so use the area detector aυ to calculate (RIIJ)-0
゜(AOT) = Search for an empty area of O, output the area position, and output the (AC!) of that area.
T) -1.

ところで、各ランについて、記憶袋@ 80Gの使用し
ているエリアを表わすポインタを覚えておく必要があシ
、記憶装置2(5)のデータに対するポインタを記憶装
置5(2)に入れておく、そして、現在処理をおこなっ
ているランのポインタをレジスタ6(至)に入れる。
By the way, for each run, it is necessary to remember the pointer representing the area used by the memory bag @80G, and put the pointer to the data in the storage device 2 (5) in the storage device 5 (2). Then, the pointer of the run currently being processed is placed in register 6 (to).

レジスタa4は、レジスタ2 (23、レジスタ8(1
)で表わされるフンのポインタ用である。
Register a4 is register 2 (23, register 8 (1
) is for the pointer to the phun.

レジスタ6α場、レジスタ7 B4のデータは、レジ表 スタl〜4のデータが変更されたとき、その状態   
′に応じて、制御器(9)からクロックおよび切替器(
2)   ゛への切替信号が出力され、レジスタがセッ
トされ、レジスタのデータが記憶装置40φに書込まれ
る。
The data in register 6 α field and register 7 B4 are changed when the data in register table registers l to 4 is changed.
′, the clock and switch (
2) A switching signal to `` is output, the register is set, and the data in the register is written to the storage device 40φ.

そして、レジスタ6(至)、7a4で示される。記憶装
置8 Qtlのエリアの内容が書きかえられる。
Then, it is indicated by register 6 (to) and 7a4. The contents of the storage device 8 Qtl area are rewritten.

このポインタの動きは、下記のようになる。Wl状態の
ときには、切替器(至)を通して、レジスタ7α◆に、
エリア検出器(ロ)の検出結果がかきこまれる。
The movement of this pointer is as follows. When in the Wl state, a signal is sent to register 7α◆ through the switch (to).
The detection results of the area detector (b) are written in.

さらに、レジスタ7α◆の内容が、記憶装置4a時に入
れられる。W2状態のときには、記憶装置・5(2)の
次のデータが、レジスタ6にいれられる。W8状態のと
きには、記憶装置5(2)の次のデータが、レジスタ6
に、さらに、レジスタ7、そして、記憶装置4曽にまで
転送される。B1状態のときにはレジスタ7の値が、記
憶装置6α・に入力され、B2状態では、記憶装置6(
2)の次のポインタをレジスタ6(2)に入力する。
Further, the contents of the register 7α♦ are stored in the storage device 4a. In the W2 state, the next data in the storage device 5(2) is stored in the register 6. In the W8 state, the next data in the storage device 5(2) is stored in the register 6.
Then, it is further transferred to the register 7 and then to the storage device 4. In the B1 state, the value of the register 7 is input to the storage device 6α, and in the B2 state, the value of the register 7 is input to the storage device 6(
Input the next pointer of 2) into register 6(2).

なお、記憶装置16!1のデータで、読み取られたデー
タは、不必要であるのですてられる。また、記憶装置4
(至)は、転送器2Qηでデータが移された後、リセッ
トされる。レジスタ6.7にポインタが入力され、処理
すべきエリアが決定されると、第8図に示すような処理
を、演算装置I QSでおこなうことになる。
Note that the read data in the storage device 16!1 is unnecessary and is therefore discarded. In addition, the storage device 4
(to) is reset after the data is transferred by the transfer device 2Qη. When the pointer is input to the register 6.7 and the area to be processed is determined, the processing shown in FIG. 8 is performed by the arithmetic unit IQS.

さらに、罰状鮨のときには、演算装置4@で、レジスタ
6で表わされるポインタと同じ値が、記憶装置4Q・、
記憶装置5(6)にあるか調べて、もしなければ、その
連結領域の終りを示すので、レジスタ(6)のポインタ
で示すエリアが(REEI)−1とされる。
Furthermore, in the case of penalty sushi, the same value as the pointer represented by the register 6 is stored in the arithmetic unit 4@ in the storage device 4Q.
It is checked whether it exists in the storage device 5 (6), and if it does not exist, it indicates the end of the connected area, so the area indicated by the pointer of the register (6) is set to (REEI)-1.

B2状態のときには、比較器611でレジスタ6(至)
、レジスタ7α荀のデータ値を調べ、その値が同じであ
れば同じ連結領域として処理されてきたので、さらに処
理を加える必要はなく、ポインタが異なっていれば、異
なった連結領域として処理されてきたのでまとめる必要
がある。この場合、レジスタ60Jのポインタで示す結
果を81.レジスタ7α◆のポインタで示す結果を82
とすると、演算装R2曽で、Sl+82と計算し、レジ
スタ7 QtJのポインタで示すエリアに書き込むか、
そして、この処理が終了すると1.演算装置5(至)で
、記憶装置4 (m 。
In the B2 state, the comparator 611 selects register 6 (to).
, check the data value of register 7α, and if the values are the same, it has been processed as the same connected area, so there is no need to add further processing, and if the pointers are different, it will be processed as different connected areas. So I need to put it together. In this case, the result indicated by the pointer in register 60J is 81. The result indicated by the pointer of register 7α◆ is 82
Then, the arithmetic unit R2 calculates Sl+82 and writes it to the area indicated by the pointer of register 7 QtJ, or
When this process is completed, 1. The arithmetic device 5 (to) and the storage device 4 (m.

6に)の内容のうち、レジスタ6(11の値と同じもの
を探し、レジスタ7α→の値に書きかえる。
6), search for the same value as the value in register 6 (11), and rewrite it to the value in register 7α→.

このようにして、すべての走査線データを入力した後、
記憶装置8(1Gの、(FjES) = 1となってい
るエリアには、面図形の面積が書きこまれていることに
なる。
In this way, after entering all the scanline data,
The area of the surface figure is written in the area where (FjES) = 1 in the storage device 8 (1G).

なお、上記実施例では連結画素領域の面積を求める場合
について説明したが、第9図に示すように走査線誉号り
が入力される減算器(ハ)を設け、龍状態におけるレジ
スタ(6)のデータをこの減算器(ハ)出カッ−1によ
シ書き換えるようにし、また、記憶装置8αQのテープ
〃構成および演算装置1(ト)の演算処理を、それぞれ
第1θ図および第11図のように変更すれば、連接画素
領域の外接長方形(アドレス座標点)を求めることがで
きる。
In the above embodiment, the case where the area of the connected pixel area is calculated has been explained, but as shown in FIG. The data of the subtracter (c) is rewritten to the output 1 of the subtracter (c), and the tape configuration of the storage device 8αQ and the arithmetic processing of the arithmetic unit 1 (g) are as shown in FIGS. 1θ and 11, respectively. By making the following changes, the circumscribed rectangle (address coordinate point) of the connected pixel area can be found.

すなわち、レジスタ6(2)のデータをYMINI、 
XMAX1$YMZNI、  Vジスタフ 04のデー
タを、XMI)i2. XMAX2゜YMIM2.  
とし、これらデータを演算装置2勾で、min (YM
INI、 XMIN2) 、maw (XMAXI、 
XMAXtり   )win (YMINI、 XMI
N2)を計重し、レジスタ704で示すエリアに書き込
む。
That is, the data in register 6(2) is YMINI,
XMAX1$YMZNI, Vdistav 04 data, XMI) i2. XMAX2゜YMIM2.
Then, these data are converted to min (YM
INI, XMIN2), maw (XMAXI,
XMAXtri)win (YMINI, XMI
N2) is weighed and written in the area indicated by register 704.

そして、この処理が終了した後、演算装置561で、記
憶装置4αす、6(2)の内容のうち、レジスタ6(1
1の鎮と同じものを探し、レジスタ? (14の値を書
きかえる。
After this process is completed, the arithmetic unit 561 stores the contents of the register 6(1) from among the contents of the storage device 4α, 6(2).
Look for the same thing as No. 1, register? (Rewrite the value of 14.

このようにして、すべての走査線データを入力した後、
記憶装置80Gの(RKS) = 1となっているエリ
アには、面図形の外接長方形、すなわち、XMIN、 
XMAX、 YM工N、 YMAX  の各座標値が書
きこまれていることになる。
In this way, after entering all the scanline data,
The area where (RKS) = 1 of the storage device 80G contains the circumscribed rectangle of the surface figure, that is, XMIN,
The coordinate values of XMAX, YM, N, and YMAX are written.

以上のように、この発明によれば隣接走査線の変化点ア
ドレスデータをその昇順に比較してあられしめ定められ
た11数の連結画素状態に分離判定し、この判定結果に
応じて各走査線の黒フン(あるいは白フン)状態を演算
処理して遂次更新記憶するようにしたので、処理データ
数を大幅に削減できると共に処理時間の短縮が図れ、画
像図形が容易に処理できるという利点がある・    
  (,
As described above, according to the present invention, the changing point address data of adjacent scanning lines are compared in ascending order and separated and determined into 11 predetermined connected pixel states, and each scanning line is Since the state of black feces (or white feces) is processed and updated and stored sequentially, the amount of data to be processed can be significantly reduced, the processing time can be shortened, and image shapes can be easily processed. be·
(,

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は変化点アドレス表現された各走査
線の画像データを示すデータ説明図、第8図はこの発明
の一実施例を示すブロック図、第4図は第8図の判定器
で判定される状態の連結画素状態を示すパターン図、第
6図は、第4図の状態を判定するための必要十分条件を
示す説明図、第6図は第4図の各状態におけるフロック
説明図、第7図社第8図における記憶装置°8の記憶テ
ーブルを示すテープfiyW4成図、第8図は第8図に
おける演算装置lの処理動作を示す説明図、第゛9図は
この発明のその他の実施例を示すプローツク図、第1O
図は第9図における記憶装置8の記憶テーブルを示すテ
ーブル構成図、第11図は第9図における演算装置lの
処理動作を示す動作説明図である。 図中、(8)・・・状態判定器、(9)・・・制御器、
αq・・・記憶装置8、(Lη・・・エリア検出器、U
=・・記憶装置5、α0・・・切替器、a呻・・・記憶
装置4、(至)・・・演算装置1.0嗜・・・比転器、
(転)・・・演算装置2.01)・・・演算装置8、翰
・・・演算装置4、(ホ)・・・演算装置6、(財)・
・・減算器である、 なお、図中、同一符号は、同−又は相当部分を示す。 代理人 葛野信−(ほか1名) 第1図 QCL)くQ(i寸lン 第2図 手続補正書(自発) 特許庁長官殿 1、事件の表示    特願昭6丁−211069号2
、発明の名称 図形処理装置 3、補正をする者 6、補正の対象 (1)明細書の特許請求の範囲9発明の詳細な説明の欄
6、補正の内容 (1)明細書の特許請求の範囲を別紙の通りに訂正する
。 (2)明細書をつぎのとおり訂正する。 7、 添付書類の目録 (1)訂正後の特許請求の範囲を示す書面  1通以上 特許請求の範1 走査入力される2値化画像データを変化点ア下レスデー
タに変換し、その変化点アドレス値(画素座標値]を用
いて画像図形を演算処理する図形処理装置において、 上記隣接する画定査線の変化点アドレスデータをその昇
順に比較すると共にその比較結果および比較初期状態に
応じてあらかじめ定められた複数の連結画素状態に分離
判定する判定手段、この判定結果に応じてそのラン状態
を記憶する記憶テーブルを割当てる割当手段、上記判定
結果に応じてその走査線の変化点アドレスデータおよび
上記記憶テーブルの内容を演算処理し、その出力データ
により上記記憶テーブルの内容を更新する演算手段、上
記記憶テーブルの内容を次の走査線データの処理がおこ
なわれるまで記憶する記憶手段を備えたことを特徴とす
る図形処理装置。 (2)演算手段はその連結画素領域の面積を演算出力す
るよう形成したことを特徴とする特許請求の範囲第1項
記載の図形処理装置。 (3)演算手段は連接画素領域に外接する外接長方形の
座標値を演算出力するよう形成したことを特徴とする特
許請求の範囲第1項記載の図形処理装置。
1 and 2 are data explanatory diagrams showing image data of each scanning line expressed by changing point addresses, FIG. 8 is a block diagram showing an embodiment of the present invention, and FIG. 4 is a judgment in FIG. 8. 6 is an explanatory diagram showing the necessary and sufficient conditions for determining the state in FIG. 4. FIG. Explanatory diagram, Figure 7 is a tape fiyW4 diagram showing the storage table of the storage device °8 in Figure 8, Figure 8 is an explanatory diagram showing the processing operation of the arithmetic unit l in Figure 8, and Figure 9 is this diagram. Prock diagram showing other embodiments of the invention, No. 1O
This figure is a table configuration diagram showing the storage table of the storage device 8 in FIG. 9, and FIG. 11 is an operation explanatory diagram showing the processing operation of the arithmetic unit 1 in FIG. 9. In the figure, (8)...state determiner, (9)...controller,
αq...Storage device 8, (Lη...Area detector, U
=...Storage device 5, α0...Switcher, a groan...Storage device 4, (To)...Arithmetic device 1.0...Ratio switch,
(Trans)...Arithmetic device 2.01)...Arithmetic device 8, Kan...Arithmetic device 4, (E)...Arithmetic device 6, (Foundation)...
...It is a subtracter. In the figures, the same reference numerals indicate the same or equivalent parts. Agent Makoto Kuzuno (and 1 other person) Figure 1 QCL) Ku Q (i) Figure 2 Procedural amendment (voluntary) Mr. Commissioner of the Japan Patent Office 1, Indication of the case Patent application No. 6-211069 No. 2
, Name of the invention Graphic processing device 3, Person making the amendment 6, Subject of the amendment (1) Claims 9 of the specification 9 Detailed description of the invention column 6, Contents of the amendment (1) Claims of the specification Correct the range as shown in the attached sheet. (2) The description shall be amended as follows. 7. List of attached documents (1) Documents indicating the scope of patent claims after correction One or more copies Claim 1 Convert scanned input binary image data into change point address data, and convert the change point address data. In a graphics processing device that performs arithmetic processing on image graphics using address values (pixel coordinate values), the change point address data of the adjacent defining scan lines are compared in ascending order, and the determining means for separating and determining a plurality of predetermined connected pixel states; allocation means for allocating a storage table for storing the run state according to the determination result; and change point address data for the scanning line according to the determination result and the above. The present invention further comprises a calculation means for processing the contents of the storage table and updating the contents of the storage table with the output data thereof, and a storage means for storing the contents of the storage table until the next scanning line data is processed. A graphic processing device characterized in that: (2) a graphic processing device according to claim 1, characterized in that the calculation means is formed to calculate and output the area of the connected pixel region; (3) the calculation means is 2. The graphic processing device according to claim 1, wherein the graphic processing device is configured to calculate and output the coordinate values of a circumscribed rectangle circumscribing the connected pixel area.

Claims (1)

【特許請求の範囲】 走査入力される2値化画像データを変化点アドレスデー
タに変換し、その変化点アドレス値(画素座標値)を用
いて画像図形を演算処理する図形処理装置において、 上記隣接する一走査線の変化点アドレスデータをその早
順に比較すると共にその比較結果および比較初期状態に
応じてあらかじめ定められた複数の連結画素状態に分離
判定する判定手段、この判定結果に応じてそのフン状態
を記憶する記憶テープpを割当てる割当手段、上記判定
結果に応じてその走査線の変化点アドレヌデータおよび
上記記憶テーブルの内容を演算処理し、その出力データ
によシ上記記憶テーブルの内容を更新する演算手段、上
記記憶テーブルの内容を次の走査線データの処理がおこ
なわれるまで記憶する記憶手段を備えたことを特徴とす
る図形処理装置。 (2)演算手段はその連結画素領域の面積を演算出力す
るよう形成したことを特徴とする特許請求の範囲第1項
記載の図形処理装置。 (3)演算手段は連接画素領域に外接する外接長方形の
座標値を演算出力するよう形成したことを特徴とする特
許請求の範囲第1項記載の図形処理装置。
[Scope of Claims] A graphic processing device that converts scanned input binary image data into change point address data and performs arithmetic processing on an image figure using the change point address value (pixel coordinate value), Judgment means for comparing change point address data of one scanning line in ascending order and separating and judging into a plurality of predetermined connected pixel states according to the comparison result and the initial state of comparison; Allocating means for allocating a memory tape p for storing the state, arithmetic processing the changing point address data of the scanning line and the contents of the memory table according to the above judgment result, and updating the contents of the above memory table with the output data. A graphic processing device comprising a calculation means and a storage means for storing the contents of the storage table until the next scanning line data is processed. (2) The graphic processing device according to claim 1, wherein the calculation means is formed to calculate and output the area of the connected pixel region. (3) The graphic processing device according to claim 1, wherein the calculation means is formed to calculate and output coordinate values of a circumscribed rectangle circumscribing the connected pixel area.
JP2506982A 1982-02-17 1982-02-17 Pattern processor Pending JPS58142468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2506982A JPS58142468A (en) 1982-02-17 1982-02-17 Pattern processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2506982A JPS58142468A (en) 1982-02-17 1982-02-17 Pattern processor

Publications (1)

Publication Number Publication Date
JPS58142468A true JPS58142468A (en) 1983-08-24

Family

ID=12155632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2506982A Pending JPS58142468A (en) 1982-02-17 1982-02-17 Pattern processor

Country Status (1)

Country Link
JP (1) JPS58142468A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129974A (en) * 1984-11-28 1986-06-17 Mita Ind Co Ltd Graphic processor
JPS61147372A (en) * 1984-12-20 1986-07-05 Matsushita Electric Ind Co Ltd Partial picture forming device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544910A (en) * 1978-09-25 1980-03-29 Omron Tateisi Electronics Co Position detecting system for figure information processor
JPS5597669A (en) * 1979-01-18 1980-07-25 Nec Corp Micropart extracting device for pattern
JPS56103773A (en) * 1980-01-21 1981-08-19 Agency Of Ind Science & Technol Feature extracing system of binary pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544910A (en) * 1978-09-25 1980-03-29 Omron Tateisi Electronics Co Position detecting system for figure information processor
JPS5597669A (en) * 1979-01-18 1980-07-25 Nec Corp Micropart extracting device for pattern
JPS56103773A (en) * 1980-01-21 1981-08-19 Agency Of Ind Science & Technol Feature extracing system of binary pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129974A (en) * 1984-11-28 1986-06-17 Mita Ind Co Ltd Graphic processor
JPS61147372A (en) * 1984-12-20 1986-07-05 Matsushita Electric Ind Co Ltd Partial picture forming device

Similar Documents

Publication Publication Date Title
CN112634201B (en) Target detection method and device and electronic equipment
JPH0810132B2 (en) Target pattern rotation angle detection method
JPS58142468A (en) Pattern processor
JPS5887668A (en) Diagram cutout system
JPS62226390A (en) Black circle deciding system
JPS63113779A (en) Peak extraction method
JPH04142676A (en) Binary image conversion method
JP2651517B2 (en) Image processing method
JP2001344593A (en) Device for checking pattern and method for the same
JPH08194820A (en) Picture processor and picture processing method
JPS60256878A (en) Picture processor
JP2910295B2 (en) Contour information extraction device
JPH07210689A (en) Method for detecting picture position
JPH0282371A (en) Picture processor
CN101840281A (en) Sensing system and method thereof for obtaining position of pointer
JPH01109485A (en) Device for checking liquid mixing foreign matter
JPS59142677A (en) Picture processing device
JPH0442711B2 (en)
JPS6194183A (en) Optimum picture taking-in method of moving object
JPS60214084A (en) Picture data processing system
JPH052640A (en) Picture rotation device
JPS6149282A (en) Pattern processing device
JPH0352076A (en) Map processing system
JPH063120A (en) Checking method of external appearance of semiconductor device
JPH10177654A (en) Image information processor