TW202422562A - 操作記憶體裝置之方法及其記憶體裝置 - Google Patents
操作記憶體裝置之方法及其記憶體裝置 Download PDFInfo
- Publication number
- TW202422562A TW202422562A TW112135920A TW112135920A TW202422562A TW 202422562 A TW202422562 A TW 202422562A TW 112135920 A TW112135920 A TW 112135920A TW 112135920 A TW112135920 A TW 112135920A TW 202422562 A TW202422562 A TW 202422562A
- Authority
- TW
- Taiwan
- Prior art keywords
- repair
- otp
- row
- rows
- main
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000008439 repair process Effects 0.000 claims abstract description 281
- 238000010998 test method Methods 0.000 claims description 22
- 238000012956 testing procedure Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
本發明揭示一種操作記憶體裝置之方法。該記憶體裝置包括多列修復一次性可編程(One-time programmable,OTP)單元和多列主OTP單元。該方法包括:執行一測試程序,以判定該等多列修復OTP單元的有效性,並將修復資訊儲存到已判定為有效的修復OTP單元列中的第一部分;以及執行一修復程序,以判定該等多列主OTP單元的有效性,並透過使用已判定為有效的修復OTP單元列中的第二部分,來修復該等多列主OTP單元中被判定為無效的至少一列主OTP單元。
Description
本發明係關於一種記憶體裝置,更具體來說,係關於一種能夠執行測試程序和修復程序以提高良率的記憶體裝置。
一次性可編程(OTP)記憶體是一種只能編程一次的非揮發性記憶體,也就是說,在對OTP單元進行編程之後,OTP單元的儲存狀態將被永久改變而不能修改或擦除。這種獨特的特徵可提供高效的資料安全性,使其成為儲存加密金鑰、裝置識別碼或韌體等敏感資訊的理想選擇。然而,由於OTP單元無法改變編程狀態,因此在使用上也有其限制。
然而,在製程期間,有些OTP單元可能會出現缺陷,且這樣的缺陷可能會將OTP單元的儲存狀態改變為已編程狀態。由於OTP單元的儲存狀態在編程之後不能改變,因此這樣的OTP單元將被回報為失敗的單元或無效的單元。在先前技術中,為了修復這些無效的OTP單元,記憶體裝置可提供OTP單元的冗餘區塊以用於替換。然而,冗餘區塊中的OTP單元也可能是無效的。因此,很難有效地修復無效的OTP單元。
本「先前技術」段落僅提供背景資訊。本「先前技術」中的陳述並非承認此段落中揭示的主題構成本發明之先前技術,並且本「先前技術」段落中的任何部分都不能用來作為本說明書任何部分(包括本「先前技術」段落)的承認,也不構成本發明的先前技術。
本發明的一實施例提供一種操作記憶體裝置之方法,該記憶體裝置包括記憶體陣列,該記憶體陣列包括多列修復一次性可編程(OTP)單元和多列主OTP單元。該方法包括執行測試程序,以判定該等多列修復OTP單元的有效性,並將修復資訊儲存到已判定為有效的修復OTP單元列之一第一部分,以及執行一修復程序,以判定該等多列主OTP單元的有效性,並透過使用該已判定為有效的修復OTP單元列之一第二部分,來修復該等多列主OTP單元中被判定為無效的至少一列主OTP單元。
本發明的另一實施例提供一種記憶體裝置。記憶體裝置包括記憶體陣列及控制器。該記憶體陣列包括多列主OTP單元及多列修復OTP單元。該等多列主OTP單元用以儲存資料。該控制器用以執行測試程序,以判定該等多列修復OTP單元的有效性,並將修復資訊儲存到已判定為有效的修復OTP單元列之一第一部分,以及執行修復程序,以判定該等多列主OTP單元的有效性,並透過使用該已判定為有效的修復OTP單元列之一第二部分,來修復該等多列主OTP單元中被判定為無效的至少一列主OTP單元。
[優先權主張]
本申請案主張2022/11/18申請的美國臨時申請案第63/426,369號及2023/7/27申請的美國正式申請案第18/360,530的優先權及益處,所述美國臨時申請案及正式案的內容以全文引用的方式併入本文中。
圖1顯示本發明一實施例的記憶體裝置100。記憶體裝置100包括記憶體陣列110,記憶體陣列110包括M列主一次性可編程(one-time programmable,OTP)單元列1121至112M,以及N列修復OTP單元列1141至114N,其中M和N是大於1的整數,且M大於N。
在本實施例中,每一主OTP單元列1121至112M與每一修復OTP單元列1141至114N可包括相同數量的OTP單元。例如,每一主OTP單元列1121至112M可包括32個主OTP單元112,因此可儲存32位元資料。類似地,每列修復OTP單元1141至114N也可包括32個修復OTP單元114。在本實施例中,主OTP單元112可用來儲存系統資料或程式,而修復OTP單元114可用來替換無效的主OTP單元。
如圖1內所示,記憶體裝置100另包括控制器120,控制器120可存取記憶體陣列110,並且可對主OTP單元112和修復OTP單元114執行讀取操作和寫入操作。在一些實施例中,記憶體裝置100另可包括一些其他電路,以協助控制器120實現讀取操作或寫入操作,然而為了簡潔起見,這些電路並未在圖1中示出。例如,記憶體裝置100另可包括列解碼器及行解碼器,其可根據讀/寫位址選擇對應的列(即閘極線)及對應的行(即位元線),從而定位出待讀取/待編程之主OTP單元112或修復OTP單元114。此外,記憶體裝置100還可包括用於提供對OTP單元112和114進行編程所需之高電壓的驅動器,以及用於感測由待讀取之OTP單元112和114所產生之讀取電流的感測放大器。
一般而言,在將記憶體陣列110被寫入資料前的初始狀態中,所有主OTP單元112和修復OTP單元114都應處於未編程狀態。例如,主OTP單元112和修復OTP單元114可例如是反熔絲(antifuse)類型的OTP單元,在此情況下,主OTP單元112和修復OTP單元114中的反熔絲元件在編程之前應具有高阻抗,且主OTP單元112和修復OTP單元114都應當被讀取為具有第一類型位元(例如,位元「0」)的儲存狀態。然而,一些OTP單元中的反熔絲元件可能存在缺陷,而這些缺陷可能會在OTP單元中造成低阻抗路徑。在此情況下,那些有缺陷的OTP單元可能會被讀取為具有第二類型位元(例如,位元「1」)的儲存狀態。在這種情況下,由於這些具有缺陷的OTP單元無法被正常地用來儲存資料,因此將被視為無效的OTP單元。在本實施例中,第一類型位元可為位元「0」,而第二類型位元可為位元「1」,但本發明不限於此。在一些其他實施例中,根據系統需求,第一類型位元可為位元「1」,而第二類型位元可為位元「0」。
在本實施例中,為了提高記憶體裝置100的良率,如果主OTP單元112被判定為無效,則包括無效主OTP單元112的整列主OTP單元將可由一列修復OTP單元來替換。例如,如果判定主OTP單元列1121中之主OTP單元112無效,則可使用一列修復OTP單元(例如修復OTP單元列1141)來替換主OTP單元列1121。在這種情況下,當要透過讀取命令或寫入命令來存取主OTP單元列1121時,將會改而對修復OTP列1141進行讀取或寫入,而非對主OTP單元列1121進行讀取或寫入。如此一來,就可以維持記憶體裝置100的正常運作。
然而,修復OTP單元114也可能出現缺陷。例如,如圖1所示,修復OTP單元列1142內的修復OTP單元114之一是無效的。在這種情況下,如果主OTP單元列1121被同樣包括缺陷OTP單元的修復OTP單元列1142替換,則這樣的修復操作將不具意義,而記憶體裝置100仍將被視為故障產品。
為了解決此問題,在執行修復程序以替換包括無效主OTP單元的主OTP單元列之前,控制器120可執行測試程序,以判定N列修復OTP單元列1141至114N的有效性。在這種情況下,包括無效修復OTP單元的修復OTP單元列將不會在修復程序中被使用。如此一來,就可以降低記憶體裝置100的初始故障率,從而提高了記憶體裝置100的良率。
圖2顯示本發明一實施例之用於操作記憶體裝置100的方法200之流程圖。如圖2所示,方法200包括步驟S210至S290。
在一些實施例中,控制器120可用來執行方法200。例如,當記憶體裝置100通電時,控制器120可執行步驟S210,以檢查先前是否已執行修復程序。若尚未執行過修復程序,則控制器120會執行步驟S220中的測試程序,以先判定N個修復OTP單元列1141至114N的有效性。
在一些實施例中,控制器120可以逐列的方式從修復OTP單元列1141至114N中讀取資料。在理想情況下,修復OTP單元1141至114N列的初始狀態應為未編程,因此,所有修復OTP單元114都的儲存狀態均應為位元「0」。在這種情況下,如果修復OTP單元114的儲存狀態為位元「1」,則該修復OTP單元114將被視為無效的OTP單元,而控制器120將判定無效修復OTP單元114所在的修復OTP單元列為無效。
在判定修復OTP單元列1141至114N的有效性之後,控制器120可將判定為有效的該等修復OTP單元列分為兩部分。圖3顯示本發明一實施例在執行測試程序之後的8列修復OTP單元1141至1148。也就是說,在圖3所示的實施例中,N等於8。
如圖3所示,有7列修復OTP單元列1141、1143、1144、1145、1146、1147和1148已判定為有效,而修復OTP單元列1142被判定為無效。在這種情況下,修復OTP單元列1141、1143、1144、1145、1146、1147和1148將被分為兩個不同的部分:用於儲存修復資訊的第一部分,及用於替換無效之主OTP單元列的第二部分。
在一些實施例中,修復資訊可包括修復位址,該修復位址表示可用於替換無效主OTP單元列之修復OTP單元列的位址。例如,如圖3所示,修復OTP單元列1141、1143和1144可被定義成第一部分,而修復OTP單元列1145、1146和1147的可被定義為第二部分。在一些實施例中,第一部分中的每一修復OTP單元列1141、1143和1144可分成多個欄位,用於儲存各種不同的修復資訊。例如,控制器120可在測試程序期間,分別將修復OTP單元列1145、1146和1147(屬於第二部分)的修復位址DA5、DA6和DA7儲存到修復OTP單元列1141、1143和1144(屬於第一部分)中。
在一些實施例中,修復位址DA5、DA6和DA7可由6位元表示,然而,本發明並不限於此。在一些實施例中,修復位址DA5、DA6和DA7的位元長度可根據修復OTP單元列1141至114N的列數N來決定。
另外,在本實施例中,為了定義第一部分之有效修復OTP單元列1141、1143和1144性,並指示修復OTP單元列1145、1146和1147的可用性,控制器120可進一步將包括預定狀態值的修復資訊儲存到修復OTP單元列1141、1143和1144。例如,如圖3所示,有效修復OTP單元列1141、1143和1144可儲存四位元的狀態值「1010」,以指示可用性。然而本發明並不受限於此。在一些其他實施例中,用於指示可用性的狀態值可為其他值,且亦可根據系統需求而用更多位元或更少位元來表示。
在本實施例中,由於第一部分中的每一修復OTP單元列只能儲存第二部分中另一修復OTP單元列的修復位址,因此第一部分所定義之修復OTP單元列的列數應等於第二部分所定義之修復OTP單元列的列數。在這種情況下,由於有效的修復OTP單元列1141、1143、1144、1145、1146、1147和1148的總列數為7,為奇數,因此有一個有效修復OTP單元列將不會被使用,例如修復OTP單元列1148。也就是說,在一些實施例中,如果修復OTP單元的有效列之總數為K,則控制器120可將J列修復OTP單元分配給用於儲存修復資訊的第一部分,並將另外J列修復OTP單元分配給用於替換無效的主OTP單元列的第二部分,其中K是大於1但不大於N的整數,而J是小於或等於K一半的最大整數。
在一些實施例中,如果N列修復OTP單元1141至114N中只有一列修復OTP單元被判定為有效,則該唯一有效修復OTP單元列仍然無法用來替換任何無效的主OTP單元列。在一些實施例中,為了指示這種修復失敗情況,控制器120可儲存相應的狀態值,例如「1111」,至該唯一有效的修復OTP單元列,從而與圖3中用來指示修復OTP單元可用性的狀態值「1010」相區隔。
在測試程序之後,控制器120可進一步執行步驟S230中的修復程序。在修復程序期間,控制器120可判定M個主OTP單元列1121至112M的有效性。類似地,控制器120可讀取來自主OTP單元列1121至112M的資料。在理想情況下,M個主OTP單元列1121至112N應具有未經過編程的初始狀態,因此,如果同一列中的主OTP單元112的儲存狀態均為位元「0」,則該主OTP單元列將被判判定為有效。相對地,如果主OTP單元112的儲存狀態為位元「1」,則該無效主OTP單元112所在的主OTP單元列將被控制器120判定為無效。
在判定主OTP單元列1121至112M的有效性之後,在步驟S230的修復程序中,控制器120可透過使用有效的修復OTP單元列來進一步修復無效的主OTP單元列。
圖4顯示本發明之一實施例在執行修復程序之後的主OTP單元列1121至112M與修復OTP單元列1141至1148。如圖4所示,主OTP單元列1121和1124被判定為無效。在這種情況下,控制器120可將主OTP單元列1121和1124的主位址DB1和DB4儲存到修復OTP單元列1141和1143。在此情況下,修復OTP單元列1141所儲存的修復資訊將包括主位址DB1和修復位址DA5,表示主位址DB1與修復位址DA5具有相對應的關係。如此一來,對應於主位址DB1的主OTP單元列1121將由對應於修復位址DA5的修復OTP單元列1145來替換。類似地,對應於主位址DB4的主OTP單元列1124將根據儲存在修復OTP單元列1143中的修復資訊,而由對應於修復位址DA6的修復OTP單元列1146來替換。
由於修復程序是在測試程序之後進行,因此可預先檢查並判定用於替換無效主OTP單元列的修復OTP單元列是否有效,如此一來,便可減少使用無效之修復OTP單元列來替代無效之主OTP單元列的可能性,從而可提高記憶體裝置100的良率。
在修復程序之後,控制器120另可在步驟S240中執行保全程序,從而保護無效的OTP單元不被惡意使用或誤使用。例如,控制器120可對已判定為無效的所有修復OTP單元列和已判定為無效的所有主OTP單元列進行編程。也就是說,在保全程序之後,所有位在無效列的修復OTP單元114以及所有位在無效列的主OTP單元112的儲存狀態都將為位元「1」。
圖5顯示本發明一實施例在執行保全程序之後的主OTP單元列1121至112M與修復OTP單元列1141至1148。如圖5所示,在測試程序中已判定為無效之修復OTP單元列1142中的修復OTP單元114均被編程使其儲存狀態為位元「1」。另外,在修復程序中已判定為無效的主OTP單元列1121及1124中的主OTP單元112也均被編程使其儲存狀態為位元「1」。
再者,雖然在測試程序中修復OTP單元列1148已判定為有效,但由於修復OTP單元列1148實際上並未被使用,因此控制器120可另將修復OTP單元列1148中的所有修復OTP單元114編程以使其儲存狀態為位元「1」,如圖5所示。
此外,在本實施例中,由於只有兩個主OTP單元列1121和1124需要被修復,卻有三個修復OTP單元列1145、1146和1147可用於修復,因此修復OTP單元列1147可能不會被使用。也就是說,在修復程序之後,修復OTP單元列1147中並未儲存任何主位址。在這種情況下,控制器120另可將修復OTP單元列1147中的所有修復OTP單元114編程以使其儲存狀態為位元「1」。此外,控制器120可進一步對用於儲存修復OTP單元列1147之修復資訊的修復OTP單元列1144中的修復OTP單元114進行編程,以使其儲存狀態為位元「1」。
透過執行保全程序,可對無效或未使用的OTP單元進行編程,從而保護未使用的記憶體空間以免被誤使用或惡意使用。不過,本發明並不受限於此。在一些實施例中,根據設計者的需要,也可省略保全程序。
在執行修復程序之後,在步驟S250中,控制器120可將儲存在屬於有效列之第一部分的修復OTP單元列1141和1143內的修復資訊載入至記憶體裝置100的暫存器130。因此,當記憶體裝置100在步驟S260中接收讀/寫命令,且其請求的位址與在步驟S270中載入至暫存器130的主位址相匹配時,就可判斷出該主位址是無效的。在這種情況下,控制器120將執行步驟S280。也就是說,控制器120根據載入至暫存器130中且與讀/寫命令之請求位址相匹配的修復位址來執行讀/寫操作。否則,則會執行步驟S290中,此時控制器120將根據讀/寫命令的請求位址來執行讀/寫操作。
舉例來說,儲存在有效列之第一部分的修復OTP單元列1141和1143(圖4至圖6中所示)中的修復資訊將被載入至暫存器130。在此情況下,當接收到讀取命令且該讀取命令的讀取位址與載入至暫存器130的主位址DB1相同時,控制器120會根據與主位址DB1配對的修復位址DA5,來讀取修復OTP單元列1145中儲存的資料。類似地,當接收到寫入命令且該寫入命令的寫入位址與載入至暫存器130的主位址DB4相同時,控制器120會根據與主位址DB4配對的修復位址DA6,來將資料寫入至修復OTP單元列1146。
如此一來,雖然主OTP單元列1121至112M中的一些主OTP單元列可能是無效的,但是修復OTP單元列1141至114N中仍有有效的OTP單元列可用來替換無效的主OTP單元列。因此,記憶體裝置100的記憶體陣列110仍可被正常存取,使得記憶體裝置100仍可作為功能良好的產品出售。
然而,如果主OTP單元的無效列數大於可用來替換主OTP單元之修復OTP單元的有效列數,則修復程序仍然可能失敗,這類型的失敗可稱為溢位失敗。
在本實施例中,為了舉報這種溢位失敗,控制器120可在測試程序期間,計算已判定為有效之修復OTP單元列之第一部分或第二部分中的可用列數。此外,在修復程序期間,控制器120可計算主OTP單元列1121至112M中已判定為無效的主OTP單元列的無效列數。接著,控制器120可將可用列數與無效列數相比較,若無效列數小於或等於可用列數,表示目前有足夠的修復OTP單元列可用於修復無效的主OTP單元列。因此,控制器120會將已判定為無效之主OTP單元列的主位址儲存到有效之修復OTP單元列的第一部分中對應的修復OTP單元列。如此一來,便可成功完成修復程序。
舉例來說,如圖3所示,有三列修復OTP單元列1145、1146和1147被分派為有效列的第二部分,因此可用列數為3。另外,如圖4所示,有兩列主OTP單元列1121和1124被判定為無效,因此無效列數為2。在這種情況下,無效列數(即2)小於可用列數(即3);因此,控制器120可將已判定為無效的主OTP單元列1121和1124的主位址分別儲存到修復OTP單元列1141和1143。
在一些實施例中,控制器120另可將包括無效列數的修復資訊儲存到儲存有待修復主位址的對應修復OTP單元列。例如,如圖4所示,修復OTP單元列1141和1143另可儲存由六位元「00010」表示的無效列數2。
然而,如果無效列數大於可用列數,則表示沒有足夠的修復OTP單元列可用來無效的修復主OTP單元列。在這種情況下,控制器120將回報溢位失敗。在一些實施例中,為了記錄溢位失敗,控制器120可將預定數值儲存至第一部分之修復OTP單元列中作為無效列數。
圖6顯示本發明一實施例在執行修復程序之後的主OTP單元列1121至112M與修復OTP單元列1141至1148。如圖6所示,有六列修復OTP單元列1142、1144、1145、1146、1147和1148已被判定為有效。在這種情況下,控制器120可將修復OTP單元列1142、1144、1145分配作為第一部分,以用於儲存修復資訊,並將修復OTP單元列1146、1147、1148分配作為第二部分,以用於替換無效的主OTP單元列,此時修復OTP單元列1142、1144、1145所儲存的修復資訊即包括修復OTP單元列1146、1147、1148的修復位址DA6、DA7及DA8。然而,由於被判定為無效的共有四列主OTP單元列1122、1123、1124和1125,所以有效OTP單元列的第二部分中並沒有足夠的修復OTP單元列可用來替換無效的四列主OTP單元列1122、1123、1124和1125。在此情況下,控制器120可將預定數「111111」當成無效列數儲存到修復OTP單元列1142、1144和1145,從而指示溢位失敗。在本實施例中,該預定數由6位元表示,並且可大於主OTP單元列1121至112M的總列數M,從而將該預定數「111111」與正常情況下出現的無效列數相區隔。
另外,為了防止未使用的修復OTP單元列1146、1147和1148被誤使用或惡意使用,控制器120另可對修復OTP單元列1146、1147和1148中所有修復OTP單元進行編程已使其儲存狀態為位元「1」。
透過將可用於修復之修復OTP單元列的可用列數與需要修復之主OTP單元列的無效列數進行比較,記憶體裝置100便可在早期階段回報溢位失敗,從而防止無效的主OTP單元被同樣無效的修復OTP單元替換,並可減少使用者端處發現的故障。
綜上所述,本發明實施例所提供的記憶體裝置及操作記憶體裝置之方法可在修復程序之前執行測試程序,以檢查修復OTP單元的有效性,使得無效的主OTP單元列只能由已判定為有效的修復OTP單元列來替換。如此一來,便可降低初始故障率,並且可提高良率。
100:記憶體裝置
110:記憶體陣列
112:主OTP單元
1121至112M:主OTP單元列
114:修復OTP單元
1141至114N:修復OTP單元列
120:控制器
130:暫存器
200:方法
DA5,DA6,DA7,DA8:修復位址
DB1,DB4:主位址
S210-S290:步驟
藉由參閱實施方式以及申請專利範圍,同時參閱圖式,如此更完整瞭解本發明,其中所有圖式中相同的參考編號代表相同元件。
圖1顯示本發明一實施例的記憶體裝置。
圖2顯示本發明一實施例用於操作圖1中該記憶體裝置的方法流程圖。
圖3顯示本發明一實施例在執行測試程序之後的修復OTP單元列。
圖4顯示本發明一實施例在執行修復程序之後的主OTP單元列與修復OTP單元列。
圖5顯示本發明一實施例在執行保全程序之後的主OTP單元列與修復OTP單元列。
圖6顯示本發明一實施例在執行修復程序之後的主OTP單元列與修復OTP單元列。
200:方法
S210-S290:步驟
Claims (20)
- 一種操作記憶體裝置之方法,該記憶體裝置包括記憶體陣列,該記憶體陣列包括多列修復一次性可編程(one-time programmable,OTP)單元和多列主OTP單元,並且該方法包括: 執行一測試程序,以判定該等多列修復OTP單元的有效性,並將修復資訊儲存到已判定為有效之多列修復OTP單元的一第一部分;以及 執行一修復程序,以判定該等多列主OTP單元的有效性,並透過使用已判定為有效的該等多列修復OTP單元列的一第二部分,來修復該等多列主OTP單元中被判定為無效的至少一主OTP單元列。
- 如請求項1之方法,其中執行該測試程序的步驟包括: 將一第一修復OTP單元列分配給已判定為有效的該等多列修復OTP單元列之該第一部分; 將一第二修復OTP單元列分配給已判定為有效的該等多列修復OTP單元列之該第二部分;以及 將包括該第二修復OTP單元列之一修復位址的該修復資訊儲存至該第一修復OTP單元列。
- 如請求項2之方法,其中執行該修復程序的步驟包括: 如果判定該等多列主OTP單元中的一第一主OTP單元列無效,則將包括該第一主OTP單元列之一主位址的該修復資訊儲存至該第一修復OTP單元列,從而將該主位址與該修復位址配對。
- 如請求項3之方法,另包括: 在該修復程序之後,將該主位址和該修復位址從該第一修復OTP單元列載入至多個暫存器中。
- 如請求項4之方法,另包括: 當接收到一讀取命令且該讀取命令的一讀取位址與載入至該等多個暫存器的該主位址相同時,根據已載入至該等多個暫存器的該修復位址,讀取該第二修復OTP單元列中儲存的資料。
- 如請求項4之方法,另包括: 當接收到一寫入命令且該寫入命令的一寫入位址與載入至該等多個暫存器的該主位址相同時,根據已載入至該等多個暫存器的該修復位址,將資料寫入至該第二修復OTP單元列。
- 如請求項2之方法,另包括: 在執行該修復程序之後,若該第一修復OTP單元列中沒有儲存任何主位址,則對該第一修復OTP單元列和該第二修復OTP單元列中的所有單元進行編程。
- 如請求項2之方法,其中執行該測試程序的步驟另包括: 將包括一第一狀態值的該修復資訊儲存至該第一修復OTP單元列,以指示該第二修復OTP單元列的可用性。
- 如請求項1之方法,其中執行該測試程序的步驟包括: 如果判定該等多列修復OTP單元中只有一列修復OTP單元有效,則將包括一第二狀態值的該修復資訊儲存到僅有的該列修復OTP單元,以指示修復失敗。
- 如請求項1之方法,另包括: 執行該測試程序之後,對該等多列修復OTP單元中已判定為無效的所有修復OTP單元列進行編程;以及 對在該等多列主OTP單元中已判定為無效的所有主OTP單元列進行編程。
- 如請求項1之方法,其中: 執行該測試程序的步驟包括: 計算已判定為有效的該等多列修復OTP單元列之該第一部分或該第二部分的一可用列數; 執行該修復程序的步驟包括: 計算已判定為無效的主OTP單元列之一無效列數;以及 如果該無效列數小於或等於該可用列數: 將包括該已判定為無效的主OTP單元列之主位址的該修復資訊,儲存到已判定為有效的該等多列修復OTP單元列之該第一部分中對應的修復OTP單元列。
- 如請求項1之方法,其中: 執行該測試程序的步驟包括: 計算已判定為有效的該等多列修復OTP單元列之該第一部分或該第二部分的一可用列數; 執行該修復程序的步驟另包括: 計算已判定為無效的主OTP單元列之一無效列數;以及 如果該無效列數大於該可用列數,則報告溢位失敗。
- 如請求項1之方法,其中執行該測試程序的步驟包括: 讀取該等多列修復OTP單元中的每一列;以及 根據該等多列修復OTP單元中每一修復OTP單元的儲存狀態,判定該等多列修復OTP單元中每一列的有效性。
- 一種記憶體裝置,包含: 一記憶體陣列,包含: 多列主一次性可編程(one-time programmable,OTP)單元,用以儲存資料; 多列修復OTP單元;以及 一控制器,其用以: 執行一測試程序,以判定該等多列修復OTP單元的有效性,並將修復資訊儲存到已判定為有效的多列修復OTP單元列之一第一部分;以及 執行一修復程序,以判定該等多列主OTP單元的有效性,並透過使用已判定為有效的該等多列修復OTP單元列中的一第二部分,來修復該等多列主OTP單元中被判定為無效的至少一主OTP單元列。
- 如請求項14之記憶體裝置,其中: 該控制器判定該等多列修復OTP單元中一第一修復OTP單元列和一第二修復OTP單元列有效,將該第一修復OTP單元列分配給已判定為有效之該等多列修復OTP單元列的該第一部分,並且將該第二修復OTP單元列分配給已判定為有效之該等多列修復OTP單元列的該第二部分;以及 該第一修復OTP單元列用以將包括該第二修復OTP單元列之一修復位址的該修復資訊儲存在該第一修復OTP單元列內。
- 如請求項15之記憶體裝置,其中: 該控制器判定該等多列主OTP單元中的一第一主OTP單元列無效;以及 該第一修復OTP單元列另用以儲存包括該第一主OTP單元列之一主位址的該修復資訊,使得該主位址與該修復位址配對。
- 如請求項16之記憶體裝置,另包括多個暫存器,其用以在該修復程序之後,從該第一修復OTP單元列載入該主位址和該修復位址。
- 如請求項15之記憶體裝置,其中該第一修復OTP單元列另用以儲存該修復資訊,該修復資訊包括用於指示該第二修復OTP單元列可用性的一第一狀態值。
- 如請求項14之記憶體裝置,其中: 如果判定該等多列修復OTP單元中只有一列修復OTP單元有效,則僅有的該列修復OTP單元用以儲存包括用於指示修復失敗的一第二狀態值之該修復資訊。
- 如請求項14之記憶體裝置,其中: 在該測試程序期間,該控制器計算已判定為有效的該等多列修復OTP單元列之該第一部分或該第二部分的一可用列數; 在該修復程序期間,該控制器計算已判定為無效的主OTP單元列之一無效列數;以及 如果該無效列數大於該可用列數,則該控制器另用以報告溢位失敗。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/426,369 | 2022-11-18 | ||
US18/360,530 | 2023-07-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202422562A true TW202422562A (zh) | 2024-06-01 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7861138B2 (en) | Error correction in memory devices | |
US6330688B1 (en) | On chip error correction for devices in a solid state drive | |
TWI421875B (zh) | 記憶體故障預測系統和方法 | |
JP4062247B2 (ja) | 半導体記憶装置 | |
TWI467591B (zh) | 於非揮發記憶體系統中損壞區塊隔離的方法及其相關非揮發記憶體器件 | |
CN111312321A (zh) | 一种存储器装置及其故障修复方法 | |
US7366946B2 (en) | ROM redundancy in ROM embedded DRAM | |
US6434067B1 (en) | Semiconductor memory having multiple redundant columns with offset segmentation boundaries | |
US7116592B2 (en) | Semiconductor device and test method thereof | |
JP4019194B2 (ja) | Ramの自己試験方法 | |
JP5127737B2 (ja) | 半導体装置 | |
US20030084386A1 (en) | ECC Based system and method for repairing failed memory elements | |
JP2002093190A (ja) | 半導体記憶装置およびその検査方法 | |
KR20040011440A (ko) | 메모리 저장 어레이들의 내장형 자체-복구를 위한 방법 및장치 | |
US20040145939A1 (en) | Non-volatile semiconductor storage device and production method thereof | |
US20140369143A1 (en) | Apparatuses and methods for mapping memory addresses to redundant memory | |
KR100399449B1 (ko) | 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 | |
JP2004521430A (ja) | メモリエラー処理のための方法及び回路装置 | |
US6539505B1 (en) | Method of testing a semiconductor memory, and semiconductor memory with a test device | |
US6320791B1 (en) | Writing apparatus for a non-volatile semiconductor memory device | |
TW202422562A (zh) | 操作記憶體裝置之方法及其記憶體裝置 | |
CN118057541A (zh) | 操作内存装置的方法及其内存装置 | |
US6621751B1 (en) | Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array | |
JPH10334692A (ja) | 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置 | |
JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ |