TW202421815A - 濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器 - Google Patents

濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器 Download PDF

Info

Publication number
TW202421815A
TW202421815A TW112111948A TW112111948A TW202421815A TW 202421815 A TW202421815 A TW 202421815A TW 112111948 A TW112111948 A TW 112111948A TW 112111948 A TW112111948 A TW 112111948A TW 202421815 A TW202421815 A TW 202421815A
Authority
TW
Taiwan
Prior art keywords
thin film
oxide
sintered body
transistor
sputtering target
Prior art date
Application number
TW112111948A
Other languages
English (en)
Inventor
佐佐木大地
海上暁
大山正嗣
川嶋絵美
Original Assignee
日商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商出光興產股份有限公司 filed Critical 日商出光興產股份有限公司
Publication of TW202421815A publication Critical patent/TW202421815A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明係一種濺鍍靶材，其具備包含氧化銦作為主成分之氧化物燒結體，且上述氧化物燒結體之含氫濃度為5×10 16atoms/cm 3以上，In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5，藉由阿基米德法所測定之上述氧化物燒結體之密度為6.0 g/cm 3以上。

Description

濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器
本發明係關於一種濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器。
近年來，作為薄膜電晶體(以下，有時稱為TFT)之通道層，正在研究應用結晶質之氧化物半導體薄膜。
為了將結晶質之氧化物半導體薄膜應用於TFT之通道層，而例舉下述方法：對具備原子組成與該結晶質之氧化物半導體薄膜相同之燒結體之濺鍍靶材進行濺鍍。
關於結晶質之氧化物半導體，若剛濺鍍成膜後之薄膜發生結晶化，則在有機酸等酸溶液中之加工性降低，難以應用於TFT。因此，於剛濺鍍成膜後，在非晶狀態下成膜出氧化物之薄膜，藉由成膜後之退火處理使薄膜結晶化。關於如氧化銦之添加元素較少之(或者無添加元素之)結晶質之氧化物半導體薄膜，可於濺鍍成膜時導入氫氣，並對該氫氣流量進行精密控制，藉此抑制原子擴散速度，獲得非晶狀態之薄膜。
例如文獻1(國際公開第2013/021632號)中記載有一種薄膜電晶體，其具有：源極電極、汲極電極及閘極電極、閘極絕緣膜、以及包含氧化物半導體之通道層。文獻1中所記載之薄膜電晶體中，上述通道層之平均載子濃度為1×10 16/cm 3～5×10 19/cm 3之範圍，於上述通道層之上述閘極絕緣膜側存在高於上述平均載子濃度之載子濃度區域，上述通道層實質上具有同一組成。又，關於文獻1中所記載之薄膜電晶體，記載了上述氧化物半導體較佳為具有晶體結構。
文獻2(日本專利特開2005-060798號公報)中記載有一種濺鍍靶材，其包含以氧化銦作為主成分之氧化物燒結體。文獻2中所記載之濺鍍靶材中，氧化物燒結體之阿基米德密度AD( g/cm 3)與根據藉由X射線繞射所求出之晶格常數計算出之理論密度TD( g/cm 3)處於AD/TD＞0.995之關係。
文獻3(日本專利特開平9-125236號公報)中記載有一種氧化銦系濺鍍用靶材，其特徵在於，其係實質上由銦及氧構成之燒結體，且相對密度為90%以上。
文獻4(日本專利特開平8-013140號公報)中記載有一種氧化銦系靶材，其包含下述氧化銦系燒結體，該氧化銦系燒結體包含In元素及O元素，相對密度為90%以上，殘留應力x為-200≦x≦200 MPa，體積為1.0×10 4mm 3以上，且一體形成。
文獻5(日本專利特開2015-061953號公報)中記載有一種形成氧化物半導體膜之濺鍍用靶材。該濺鍍用靶材之氫濃度未達1×10 16atoms/cm 3。
文獻6(Magari, Y., Kataoka, T., Yeh, W., & Furuta, M. (2022). High-mobility hydrogenated polycrystalline In2O3 (In2O3: H) thin-film transistors. Nature Communications, 13(1), 1-8.)中記載有一種使用低溫固相結晶化(SPC)工藝之高遷移率氫化多晶In 2O 3(In 2O 3：H)薄膜電晶體，上述低溫固相結晶化(SPC)工藝係藉由在濺鍍成膜時導入氫氣，而獲得非晶之In 2O 3：H薄膜，藉由其後之退火處理使In 2O 3：H薄膜結晶化。
作為一種結晶質之氧化物半導體之氧化銦由於不含添加元素，故而與包含銦及添加元素之氧化物材料相比，剛濺鍍成膜後之薄膜容易結晶化。為了抑制剛濺鍍成膜後之薄膜之結晶化，獲得非晶狀態之薄膜，而在濺鍍氣體中使用氫氣。於使用氫氣作為大型量產機之濺鍍氣體之情形時，例如可使用稀有氣體與氫氣之混合氣體。然而，作為該稀有氣體與氫氣之混合氣體中之氫濃度，相對於混合氣體整體，以體積基準計，強烈期望為氫之爆炸極限即4%左右以下之條件。
尤其於獲得氧化銦薄膜之情形時，僅憑濺鍍成膜時之氫濃度4體積%以下之外部導入，則難以於大面積基板上以接近均勻之狀態獲得非晶化之薄膜。於無法獲得非晶狀態之薄膜作為濺鍍成膜時之薄膜時，基於酸之加工性降低，於TFT製作時之圖案化加工時包含殘渣。因此，於未獲得非晶狀態之薄膜作為濺鍍成膜時之氧化銦薄膜時，難以將氧化銦薄膜應用於TFT。如此，對於成為濺鍍靶材之素材之包含氧化銦作為主成分之氧化物燒結體，期待進行進一步改善，以便能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化。
本發明之目的在於提供一種濺鍍靶材、該濺鍍靶材之製造方法、使用該濺鍍靶材之氧化物薄膜、包含該氧化物薄膜之薄膜電晶體、及包含該薄膜電晶體之電子機器，上述濺鍍靶材具備包含氧化銦作為主成分之氧化物燒結體，且該氧化物燒結體能夠均勻地成膜出TFT加工性優異之氧化物薄膜。
[1] 一種濺鍍靶材，其具備包含氧化銦作為主成分之氧化物燒結體，且 上述氧化物燒結體之含氫濃度為5×10 16atoms/cm 3以上， In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5， 藉由阿基米德法所測定之上述氧化物燒結體之密度為6.0 g/cm 3以上。
[2] 如[1]所記載之濺鍍靶材，其中 上述含氫濃度為1×10 17atoms/cm 3以上。
[3] 如[1]或[2]所記載之濺鍍靶材，其中 上述含氫濃度為1×10 18atoms/cm 3以上。
[4] 一種濺鍍靶材之製造方法，其係製造如[1]至[3]中任一項所記載之濺鍍靶材之方法，其包括以下步驟： 獲得包含銦化合物之燒結體原料之步驟； 使上述燒結體原料成型而獲得成型體之步驟；及 對上述成型體進行燒結後，於包含惰性氣體及氫氣之氛圍下進行降溫，獲得上述氧化物燒結體之步驟；且 於上述降溫之過程中，在800℃以上1000℃以下之溫度範圍內保持至少3小時。
[5] 一種氧化物薄膜，其使用如[1]至[3]中任一項所記載之濺鍍靶材。
[6] 一種薄膜電晶體，其包含如[5]所記載之氧化物薄膜。
[7] 一種電子機器，其包含如[6]所記載之薄膜電晶體。
根據本發明之一態樣，可提供一種濺鍍靶材、該濺鍍靶材之製造方法、使用該濺鍍靶材之氧化物薄膜、包含該氧化物薄膜之薄膜電晶體、及包含該薄膜電晶體之電子機器，上述濺鍍靶材具備包含氧化銦作為主成分之氧化物燒結體，且該氧化物燒結體能夠均勻地成膜出TFT加工性優異之氧化物薄膜。
以下，參照圖式等對實施方式進行說明。但是，實施方式能夠以多個不同之態樣實施，從業者可容易地理解為能夠在不脫離主旨及其範圍之情況下對其方式及詳情進行各種變更。因此，本發明不應限定於以下實施方式之記載內容進行解釋。
圖式中，關於大小、層之厚度及區域等，有時為了清晰化而進行了誇張。因此，本發明並不限於所圖示之大小、層之厚度及區域等。再者，圖式係模式性地示出理想例者，本發明並不限於圖式中所示之形狀及值等。
本說明書中所使用之「第1」、「第2」、「第3」之序數詞係為了避免構成要素之混淆而加上，關於未記載在數量上進行特定之內容之構成要素，在數量上並無限定。
本說明書等中，「膜」或「薄膜」之用語與「層」之用語能夠根據情況彼此進行替換。
本說明書等之燒結體及氧化物薄膜中，「化合物」之用語與「晶相」之用語能夠根據情況彼此進行替換。
本說明書中，有時將「氧化物燒結體」簡稱為「燒結體」。
本說明書中，有時將「濺鍍靶材」簡稱為「靶材」。
本說明書等中，「電性連接」包括經由「具有某種電性作用者」而連接之情況。此處，「具有某種電性作用者」只要為能夠對連接對象間之電氣信號進行收發者，便無特別限制。例如，「具有某種電性作用者」包含電極、配線、開關元件(電晶體等)、電阻元件、電感器、電容器、及其他具有各種功能之元件等。
本說明書等中，電晶體所具有之源極或汲極之功能有時會於以下情形時進行替換，例如採用不同極性之電晶體之情形時、或電路動作中電流之方向發生變化之情形時等。因此，本說明書等中，源極或汲極之用語可進行替換而使用。
本說明書中，使用「～」來表示之數值範圍意指包含在「～」之前所記載之數值作為下限值、包含在「～」之後所記載之數值作為上限值之範圍。
本發明人等係基於下述見解而發明了本發明。
本發明人等對以下內容進行了研究：抑制TFT製作時之圖案化加工時所產生之殘渣(以下，將圖案化加工時所產生之殘渣稱為圖案化殘渣)，容易將包含氧化銦作為主成分之氧化物薄膜應用於TFT。並且，本發明人等得出以下見解：藉由在靶材所具備之氧化物燒結體中對適當之氫含量進行研究，而能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化(即，能夠均勻地成膜出TFT加工性優異之氧化物薄膜)，使TFT加工性優異。又，本發明人等得出以下見解：對於將包含氧化銦作為主成分之氧化物薄膜設置於大面積基板上時，使該氧化物薄膜均勻地非晶化而言，除了靶材中之適當之氫含量以外，燒結體之密度、及燒結體中之氧元素相對於銦元素之原子濃度比(O元素/In元素)之條件亦較為重要。
[濺鍍靶材] 本實施方式之濺鍍靶材使用氧化物燒結體。該燒結體成為藉由濺鍍進行成膜時之膜原料。即，本實施方式之靶材所具備之燒結體係包含氧化銦作為主成分之氧化物燒結體。上述燒結體之含氫濃度為5×10 16atoms/cm 3以上，In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5，藉由阿基米德法所測定之氧化物燒結體之密度為6.0 g/cm 3以上。
於本實施方式之靶材所具備之燒結體中，該燒結體包含氧化銦作為主成分，實質上由氧化銦構成。該燒結體較佳為相對於整個燒結體包含99質量%以上之氧化銦，更佳為包含99.9質量%以上。又，該燒結體包含氫。即，該燒結體可實質上僅由In(銦)元素、O(氧)元素、及H(氫)元素所構成。此處，所謂「實質上」意指於產生由上述In元素、及O元素之組合所引起之本發明之效果之範圍內，本實施方式之燒結體亦可包含其他成分。於該情形時，本實施方式之靶材所具備之燒結體中，燒結體可包含作為雜質之元素。
雜質係指非刻意地添加之元素，意指原料及製造步驟等中所混入之元素。即，雜質意指不可避免地包含之不可避免雜質。以下說明中亦同樣如此。作為雜質之例，例如可例舉選自由鹼金屬元素(Li(鋰)、Na(鈉)、K(鉀)、Rb(銣)等元素)、鹼土類金屬元素(Mg(鎂)、Ca(鈣)、Sr(鍶)、Ba(鋇)等元素)、B元素(硼元素)、C元素(碳元素)、N元素(氮元素)、F元素(氟元素)、Si元素(矽元素)、Zr元素(鋯元素)、Fe元素(鐵元素)、Zn元素(鋅元素)、Sn元素(錫元素)、Al元素(鋁元素)、及Cl元素(氯元素)所組成之群中之至少一種元素。
＜原子濃度比(O元素/In元素)＞ 本實施方式之靶材所具備之燒結體中，In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5。
若氧元素相對於銦元素之原子濃度比處於1.3以上且未達2.5之範圍內，則可藉由使氧濃度發生變化而使燒結體中所含之氫濃度發生變化，因此能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化。
氧元素相對於銦元素之原子濃度比較佳為1.4以上，更佳為1.5以上。
氧元素相對於銦元素之原子濃度比較佳為2.4以下，更佳為2.3以下。
關於燒結體中之原子濃度比，可利用掃描式電子顯微鏡(SEM：Scanning Electron Microscope)進行觀察，並使用能量分散型X射線分析(EDX：Energy Dispersive X-ray Spectroscopy)對各元素進行定量分析。具體而言，首先，於濺鍍靶材之形狀為圓形之情形時，將與圓內切之正方形等面積地分割成16份，於各個正方形之中心部位，利用SEM於加速電壓10 kV之條件下在倍率400倍之框內進行觀察。於濺鍍靶材之形狀為四邊形或圓柱之情形時，等面積地分割成16份，於各個四邊形之中心部位，利用SEM於加速電壓10 kV之條件下在倍率400倍之框內進行觀察。繼而，於各個觀察區域，藉由EDX對In(銦)元素與O(氧)元素之X射線強度分別進行積分，換算成原子濃度，採用各觀察點之平均值作為銦與氧之元素濃度比。
＜含氫濃度＞ 本實施方式之靶材所具備之燒結體中，含氫濃度(燒結體中所含之氫濃度)為5×10 16atoms/cm 3以上。若含氫濃度為5×10 16atoms/cm 3以上，則提高燒結體中所含有之氫濃度，能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化。就能夠更容易使設置於大面積基板上之氧化物薄膜均勻地非晶化之觀點而言，含氫濃度較佳為7×10 16atoms/cm 3以上，更佳為8×10 16atoms/cm 3以上，進而較佳為1×10 17atoms/cm 3以上，進而更佳為1×10 18atoms/cm 3以上。
含氫濃度之上限並無特別限定，例如可例舉1×10 20atoms/cm 3以下左右。
再者，本說明書中，有時將含氫濃度之單位[atoms/cm 3]記為[atoms・cm -3]。
含氫濃度可使用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)進行定量評價。具體而言，首先使用一次離子Cs +，以14.5 kV之加速電壓，自測定對象之燒結體表面進行濺鍍直至20 μm之深度為止。然後，對於光柵100 μm(100 μm×100 μm之尺寸)、測定區域30 μm(30 μm×30 μm之尺寸)、至少深度1 μm，一面利用一次離子進行濺鍍，一面獲得氫濃度之質譜強度。進而，根據質譜算出氫濃度之絕對值，因此藉由離子注入來控制摻雜量而將氫注入至燒結體中，製作氫濃度已知之標準試樣(ZnO)。對於標準試樣，藉由SIMS分析而獲得氫之質譜強度，將氫之絕對值與質譜強度之關係式作為校準曲線。最後，使用測定對象之燒結體之質譜強度與校準曲線，算出測定對象之氫濃度，將其作為氫濃度之絕對值(atoms・cm -3)。
再者，已知SIMS分析在其原理上很難準確地獲得試樣表面附近、及與材質不同之膜之積層界面附近之資料。因此，於藉由SIMS來分析燒結體中、或氧化物薄膜中之氫濃度之厚度方向之分佈時，氫濃度採用在成為對象之膜所存在之範圍內無極端變動而可獲得大致固定之強度之區域內之平均值。
關於燒結體中所含之氫濃度之調整，並無特別限定，例如能夠於燒結體之燒結步驟中，藉由降溫時之氣體氛圍進行控制。關於降溫時之氣體氛圍，例如有效的是惰性氣體與氫之混合氣體。關於燒結體中所含之氫濃度之控制方法，較佳為採用下述濺鍍靶材之製造方法中所說明之步驟。
＜密度＞ 本實施方式之靶材所具備之燒結體中，藉由阿基米德法所測定之燒結體之密度(以下，有時稱為燒結體之密度)為6.0 g/cm 3以上。若燒結體之密度為6.0 g/cm 3以上，則可抑制靶材發生破裂、及成膜中發生異常放電，並且可以接近均勻之狀態成膜出包含氫之氧化銦之薄膜。又，藉由使燒結體成為高密度，而可於高輸出之成膜條件下成膜出氧化物薄膜，因此可提高該薄膜之膜密度，可容易將氫保持於氧化物薄膜內。
燒結體之密度較佳為6.2 g/cm 3以上，更佳為6.5 g/cm 3以上，進而較佳為6.7 g/cm 3以上。
燒結體之密度之上限並無特別限定，例如可例舉7.2 g/cm 3左右以下。
藉由阿基米德法所測定之燒結體之密度為實測密度。再者，關於氧化銦之密度，由於密度與比重大致同等，故而可使用化學便覽 基礎編I 日本化學會編 修訂2版(丸善股份有限公司)中所記載之氧化物之比重之值。
濺鍍靶材之形狀並無特別限定。濺鍍靶材例如可為如圖1A之符號1所示之板狀，亦可為如圖1B之符號1A所示之圓筒狀。於板狀之情形時，平面形狀可為如圖1A之符號1所示之矩形，亦可為如圖1C之符號1B所示之圓形。氧化物燒結體可一體成型，亦可如圖1D所示為將分割成複數個之氧化物燒結體(符號1C)分別固定於背襯板3之多個分割式。
用作本實施方式之靶材之素材的燒結體包含氧化銦作為主成分，且具備以下(i)至(iii)之全部條件，即，(i)含氫濃度為5×10 16atoms/cm 3以上、(ii)In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5、及(iii)藉由阿基米德法所測定之氧化物燒結體之密度為6.0 g/cm 3以上，因此能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化，抑制圖案化殘渣之產生。
＜燒結體之其他特性＞ 用作本實施方式之靶材之素材的燒結體中，該燒結體之抗彎強度較佳為170 MPa以上。燒結體之抗彎強度更佳為180 MPa以上，進而較佳為200 MPa以上。
燒結體之抗彎強度之上限並無特別限定。
若燒結體之抗彎強度為170 MPa以上，則例如即便於利用大型裝置來製造大面積之大型面板之情形時，亦容易於抑制靶材破裂之狀態下進行濺鍍。
燒結體之抗彎強度係如下求出，即，基於JIS R 1601：2008，對以30 mm之間隔設置之2個支持件載置角柱試驗片，於中央部放置按壓件，在該狀態下，對按壓件施加負荷，求出試驗片斷裂時之負荷(3點彎曲強度)之10根試驗片之平均值，將其作為上述燒結體之抗彎強度。
用作本實施方式之靶材之素材的燒結體中，該燒結體中所含之晶相之平均結晶粒徑較佳為10 μm以下，更佳為5 μm以下，進而較佳為4 μm以下。燒結體之平均結晶粒徑之下限並無特別限定，例如可例舉0.5 μm左右以上。藉由將燒結體中所含之晶相之平均結晶粒徑設為10 μm以下，可使所獲得之薄膜電晶體之TFT特性之均勻性及TFT特性之再現性變得良好。再者，至於燒結體中所含之晶相之平均結晶粒徑，測定具有包含In元素及O元素之方鐵錳礦結構的晶相之平均結晶粒徑。
燒結體之平均結晶粒徑可使用X射線顯微分析儀(EPMA)進行測定。具體而言，首先，於濺鍍靶材之形狀為圓形之情形時，將與圓內切之正方形等面積地分割成16份，於各個正方形之中心部位製作燒結體樣品。於濺鍍靶材之形狀為四邊形或圓柱之情形時，等面積地分割成16份，於各個四邊形之中心部位製作燒結體樣品(共計16個)。此處，燒結體樣品係測定用試樣。燒結體樣品係將燒結體切割成1 cm(1 cm×1 cm之尺寸)以下而製作，將該燒結體樣品包埋於1英吋ϕ之環氧系常溫硬化樹脂中。進而，依序使用研磨紙#400、#600、#800、3 μm金剛石懸浮水、及50 nm膠體二氧化矽(最終精加工用)對所包埋之燒結體樣品進行研磨。然後，於加速電壓10 kV之條件下將研磨面放大至1000倍，測定在燒結體表面之30 μm×30 μm見方之框內所觀察到之晶粒之最大徑。於16個各個樣品中，測定該晶粒之最大徑，將所獲得之最大徑之平均值作為平均結晶粒徑。
用作本實施方式之靶材之素材之燒結體中，該燒結體之電阻率較佳為100 mΩcm以下，更佳為50 mΩcm以下，進而較佳為30 mΩcm以下。若電阻率為100 mΩcm以下，則於濺鍍放電時靶材不易帶電，抑制異常放電之產生，電漿狀態容易變得穩定，抑制火花之產生。若電阻率較大，則有如下顧慮：於濺鍍放電時靶材帶電，引起異常放電，或者電漿狀態不穩定，產生火花。
燒結體之電阻率係基於使用電阻率計之四探針法(JIS R 1637)，對燒結體之任意10個部位測定電阻率，將其平均值作為燒結體之電阻率。
＜濺鍍靶材之製造方法＞ 對本實施方式之靶材之較佳之製造方法之一例進行說明。
本實施方式之濺鍍靶材之製造方法較佳為包括以下步驟： 獲得包含銦化合物之燒結體原料之步驟(以下，有時稱為燒結體原料製備步驟)； 使上述燒結體原料成型而獲得成型體之步驟(以下，有時稱為成型步驟)；及 對上述成型體進行燒結後，於包含惰性氣體及氫氣之氛圍下進行降溫，獲得上述燒結體之步驟(以下，有時稱為燒結步驟)；且 於上述降溫過程中，在800℃以上1000℃以下之溫度範圍內保持至少3小時。
本實施方式之靶材之較佳之製造方法可進而包括以下步驟中之至少一個步驟：至少對燒結體進行研削(以下，有時稱為研削步驟)；對所研削之燒結體進行清洗(以下，有時稱為清洗步驟)；及將上述燒結體接合至背襯板(以下，有時稱為接合步驟)。
(燒結體原料製備步驟) 燒結體原料製備步驟係製備包含銦化合物之燒結體原料之步驟。於燒結體原料製備步驟中，首先，準備作為本實施方式之濺鍍靶材所具備之燒結體之原料而使用之銦化合物之原料粉末。作為銦化合物，例如可例舉銦之氧化物、及銦之氫氧化物中之至少一種。就燒結之容易性之觀點及抑制副產物之殘存之觀點而言，銦化合物較佳為銦之氧化物(即氧化銦)。
銦化合物之純度較佳為2 N(99質量%)以上，更佳為3 N(99.9質量%)以上，進而較佳為4 N(99.99質量%)以上。藉由將銦化合物之純度設為2 N以上，而容易確保燒結體之耐久性。又，藉由將銦化合物之純度設為2 N以上，例如於將包含氧化物薄膜之TFT用於液晶顯示器之情形時，可降低雜質進入至液晶側，而產生殘像之可能性。藉由使用純度較高之銦化合物，而容易獲得包含氧化銦作為主成分之氧化物燒結體。
銦化合物之平均粒徑較佳為0.1 μm以上2 μm以下，更佳為0.5 μm以上1.5 μm以下。銦化合物之平均粒徑可利用雷射繞射式粒度分佈裝置等進行測定。
繼而，對所準備之銦化合物之原料粉末進行混合及破碎，獲得原料混合物。可將所獲得之原料混合物視為燒結體原料。於對原料粉末進行混合及破碎時，可向原料粉末中添加黏合劑。於原料粉末之混合及破碎中，例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。混合及破碎之條件只要適當調整即可。混合及破碎之時間根據裝置之大小、所處理之原料混合物之量而有所不同。處理時間例如可以如下方式進行調整，即，原料混合物之粒度分佈成為均為1 μm以下之接近均勻之狀態。關於珠磨機中所使用之破碎介質(珠粒)，可例舉：氧化鋯、氧化鋁、石英、氮化矽、不鏽鋼、莫來石、玻璃、及碳化矽(SiC)等。
對於混合及破碎後之原料混合物，可藉由噴霧乾燥法來進行急速乾燥造粒。藉由對原料混合物進行造粒，可獲得原料造粒粉。具體而言，於混合及破碎後之原料混合物之造粒中，可使用噴霧乾燥器。噴霧乾燥器之具體之乾燥條件係根據所乾燥之原料混合物之濃度、用於乾燥之熱風溫度、噴霧乾燥器之轉速、及風量等諸條件而決定。於實施噴霧乾燥法時，可預先求出最佳條件。藉由對原料混合物進行造粒而獲得之原料造粒粉之形狀並無特別限制，較佳為真球狀。亦可將所獲得之原料造粒粉視為燒結體原料。
於使用未實施下述煅燒步驟中之煅燒處理之作為燒結體原料之原料混合物並藉由噴霧乾燥法對該原料混合物進行造粒之情形時，原料造粒粉之製備中可直接使用混合及破碎後之原料混合物。於使用實施了下述煅燒步驟中之煅燒處理之作為燒結體原料之原料混合物並藉由噴霧乾燥法對該原料混合物進行造粒之情形時，可將實施了煅燒處理之原料混合物再次進行破碎，而以再次破碎之原料混合物之形式使用。於實施了煅燒處理之原料混合物中，粒子彼此結合在一起，因此於進行造粒處理時，較佳為於造粒處理前進行破碎處理。
可藉由對造粒後之原料造粒粉進行分級，來調整原料造粒粉之粒徑。可將粒徑經調整之原料造粒粉視為燒結體原料。關於分級處理，例如可例舉如下方法：將實施了造粒處理之原料造粒粉過篩，篩選屬於所需粒徑範圍之原料造粒粉。該方法中所使用之篩較佳為具有所需粒徑之原料造粒粉能夠通過之尺寸之開口部的篩。該方法中所使用之篩亦較佳為使用第1篩與第2篩，上述第1篩用於以粒徑範圍之下限值為基準來篩選原料造粒粉，上述第2篩用於以粒徑範圍之上限值為基準來篩選原料造粒粉。於將原料造粒粉之粒徑例如控制於150 μm以下之範圍內之情形時，使用具有150 μm以下之原料造粒粉能夠通過而超過150 μm之原料造粒粉無法通過之尺寸之開口部的篩來篩選150 μm以下之範圍內之原料造粒粉。
又，於將原料造粒粉之粒徑例如控制於25 μm以上150 μm以下之範圍內之情形時，首先，使用具有未達25 μm之原料造粒粉能夠通過而25 μm以上之原料造粒粉無法通過之尺寸之開口部的篩(第1篩)來篩選具有25 μm以上之粒徑之原料造粒粉。繼而，對於該篩選後之原料造粒粉，使用150 μm以下之原料造粒粉能夠通過而超過150 μm之原料造粒粉無法通過之尺寸之開口部的篩(第2篩)來篩選25 μm以上150 μm以下之範圍內之原料造粒粉。亦可為先使用第2篩，繼而使用第1篩之順序。
(煅燒步驟) 本實施方式之靶材之製造方法可包括對原料製備步驟中所獲得之燒結體原料進行煅燒之步驟(將該步驟稱為煅燒步驟)。煅燒步驟中，亦可對作為原料粉末經混合、破碎後之原料混合物之燒結體原料進行煅燒。於煅燒中，在獲得成為濺鍍靶材之原料之作為原料混合物之燒結體原料後，對該原料混合物(即燒結體原料)進行煅燒。煅燒步驟係視需要設置之步驟。
藉由煅燒，而容易提昇所獲得之燒結體之密度，因此本實施方式之靶材之製造方法較佳為包括煅燒步驟。另一方面，就抑制成本增高之觀點而言，更佳為不設置煅燒步驟而提昇燒結體之密度。
煅燒較佳為於500℃以上1200℃以下之溫度範圍內在1小時以上100小時以下之處理時間之範圍內對燒結體原料進行熱處理。煅燒較佳為於800℃以上1200℃以下之溫度範圍內在2小時以上50小時以下之處理時間之範圍內實施。
藉由將熱處理條件設為500℃以上、1小時以上，而使銦化合物之熱分解變得充分。
另一方面，藉由將熱處理條件設為1200℃以下、100小時以下，可抑制粒子之粗大化。
煅燒步驟中所獲得之煅燒物較佳為於下述成型步驟及燒成步驟之前進行破碎。
(成型步驟) 成型步驟係對燒結體原料(於設置上述煅燒步驟之情形時，係作為燒結體原料之煅燒物)進行加壓成型而製成成型體之步驟。藉由該步驟，而成型為作為靶材適當之形狀。於設置煅燒步驟之情形時，可對所獲得之煅燒物之細粉末進行造粒後，藉由壓製成型而成型為所需形狀。
成型體之平均厚度較佳為5.5 mm以上，更佳為6 mm以上，進而較佳為8 mm以上，尤佳為12 mm以上。若成型體之平均厚度為5.5 mm以上，則可期待成型體之厚度方向之溫度梯度減少，表面與深部之晶體型之組合不易發生變動。
作為成型步驟中可使用之成型處理，例如亦可例舉：壓製成型(單軸壓製)、模具成型、鑄漿成型、及射出成型等。為了獲得燒結密度較高之燒結體(靶材)，較佳為藉由冷均壓(CIP：Cold Isostatic Pressing)等進行成型。又，亦可於壓製成型(單軸壓製)後，以藉由冷均壓(CIP)、及熱均壓(HIP：Hot Isostatic Pressing)等進行成型之方式設置2個階段以上之成型步驟。
於使用冷均壓或靜水壓加壓裝置之情形時，較佳為於表面壓力78.5 MPa(將800 kgf/cm 2換算成SI單位)以上392.4 MPa(將4000 kgf/cm 2換算成SI單位)以下保持0.5分鐘以上60分鐘以下。更佳為於表面壓力196.2 MPa以上294.3 MPa以下保持2分鐘以上30分鐘以下。若處於上述範圍內，則可期待成型體內部之組成不均等減少，從而均勻化。藉由將表面壓力設為78.5 MPa以上，可使燒結後之燒結體之電阻變低。藉由將表面壓力設為392.4 MPa以下，可不使裝置大型化而進行成型。若保持時間為0.5分鐘以上，則可防止燒結後之電阻變高。若為60分鐘以下，則可防止過於耗費時間而變得不經濟。
於成型處理中，可使用聚乙烯醇、甲基纖維素、聚蠟、及油酸等成型助劑。
(燒結步驟) 燒結步驟係藉由對成型步驟中所獲得之成型體進行燒結而獲得燒結體。燒結步驟中，可使用常壓燒結、熱壓燒結、或熱均壓壓製(HIP)燒結等通常進行之燒結方法。所獲得之燒結體成為濺鍍靶材素材。
燒結溫度較佳為1200℃以上1600℃以下。燒結溫度更佳為1300℃以上1500℃以下。
燒結時間較佳為10小時以上50小時以下，更佳為12小時以上40小時以下，進而較佳為13小時以上30小時以下。
若燒結溫度為1200℃以上，則可提高燒結體之密度，容易獲得具有6.0 g/cm 3以上之密度之燒結體。又，若燒結溫度為1200℃以上且燒結時間為10小時以上，則容易充分地進行燒結，靶材之電阻容易充分地降低，不易發生異常放電。若燒結溫度為1600℃以下且燒結時間為50小時以下，則可抑制由顯著之晶粒生長所引起之平均結晶粒徑之增大、及粗大孔隙之產生，不易發生燒結體強度之降低、及異常放電。
常壓燒結法係於大氣氛圍或氧氣氛圍下對成型體進行燒結。氧氣氛圍較佳為氧濃度例如為10體積%以上50體積%以下之氛圍。藉由在大氣氛圍下進行升溫過程，可提高燒結體之密度。
燒結時之升溫速度較佳為於800℃至燒結溫度為止之升溫中，設為0.1℃/分鐘以上2℃/分鐘以下。
本實施方式之燒結體中，800℃以上之溫度範圍係最大程度進行燒結之溫度範圍。若該溫度範圍內之升溫速度為0.1℃/分鐘以上，則可抑制過度之晶粒生長，可達成高密度化。藉由使升溫速度成為2℃/分鐘以下，可抑制成型體產生溫度分佈，可抑制燒結體翹曲或破裂。
於800℃至燒結溫度為止之升溫中，升溫速度較佳為0.5℃/分鐘以上2.0℃/分鐘以下，更佳為1.0℃/分鐘以上1.8℃/分鐘以下。
關於燒結後自燒結溫度進行降溫時之降溫氛圍，較佳為包含惰性氣體與氫之混合氣體氛圍。混合氣體中所含之氫之濃度較佳為相對於惰性氣體與氫之合計為1體積%以上5體積%以下之範圍，更佳為3體積%以上5體積%以下。惰性氣體並無特別限定，例如較佳為氬氣。關於降溫時之冷卻，可放置而進行冷卻。降溫時之降溫速度較佳為4℃/分鐘以下，更佳為2℃/分鐘以下，進而較佳為1℃/分鐘以下，進而更佳為0.8℃/分鐘以下，進一步更佳為0.5℃/分鐘以下。若降溫速度為4℃/分鐘以下，則降溫時不易產生龜裂。
於惰性氣體中包含氫之氛圍下進行降溫之過程中，較佳為採用燒結爐內之氛圍，在800℃以上1000℃以下之溫度範圍內保持至少3小時(有時將該降溫過程中之處理稱為降溫途中之溫度保持步驟)。若於自燒結溫度進行降溫之降溫途中以某個一定溫度進行保持，則可更有效率地於靶材中含有氫。此處，以某個一定溫度進行保持，意指於降溫途中在燒結爐內之溫度為1000℃至800℃之範圍內之任意溫度(例如於保持溫度為900℃之情形時，為880℃以上920℃以下之900℃加減20℃之溫度範圍)下進行保持。降溫途中之溫度保持步驟中之處理溫度更佳為900℃以上1000℃以下之溫度範圍。降溫途中之溫度保持步驟中之處理時間更佳為4小時以上，進而較佳為5小時以上，進而更佳為7小時以上。處理時間例如可為10小時以下。即，於惰性氣體中包含氫之氛圍下進行降溫之過程中，自燒結溫度開始降溫，於達到800℃以上1000℃以下之溫度範圍(較佳為900℃以上1000℃以下之溫度範圍)內之特定之溫度附近時，在該溫度附近(即，800℃以上1000℃以下之溫度範圍內之特定之溫度加減20℃)下保持至少3小時後，再次進行降溫，藉此容易獲得含氫濃度為5×10 16atoms/cm 3以上之燒結體。
尤其藉由在燒結步驟中採用上述燒結條件及降溫條件，可使成為本實施方式之靶材之素材之燒結體具備以下所有條件：(i)含氫濃度為5×10 16atoms/cm 3以上；(ii)In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5；及(iii)藉由阿基米德法所測定之氧化物燒結體之密度為6.0 g/cm 3以上。
(研削步驟) 研削步驟係將燒結體切削加工成適於安裝至濺鍍裝置之形狀之步驟。燒結體表面在多數情況下會產生存在高氧化狀態之燒結部之情況、及面凹凸不平之情況中之至少一種現象，又，切割加工成指定大小。
研削步驟較佳為將燒結體之表面研削0.3 mm以上，更佳為研削0.5 mm以上，進而較佳為研削2 mm以上。藉由將燒結體之表面研削0.3 mm以上，可去除表面附近之晶體結構之變動部分。
較佳為將氧化物燒結體例如利用平面磨床進行研削，製成平均表面粗糙度Ra為5 μm以下之素材。進而，亦可對濺鍍靶材之濺鍍面進行鏡面加工，使平均表面粗糙度Ra成為1000×10 -10m以下。該鏡面加工(研磨)可使用機械研磨、化學研磨、化學機械研磨(機械研磨與化學研磨之併用)等公知之研磨技術。例如可利用固定研磨粒拋光機(拋光液為水)拋光成#2000號以上，亦可利用游離研磨粒精研機(研磨材為SiC漿料等)進行磨削後，將研磨材更換成鑽石膏進行磨削。研磨方法並不限於該等方法。研磨材可例舉#200號、#400號、或#800號之研磨材。
(清洗步驟) 研削步驟後之氧化物燒結體較佳為藉由鼓風、及流水清洗等清洗方法進行潔淨。於藉由鼓風來去除異物時，若利用集塵機自噴嘴之朝向側進行吸氣，則可更有效地去除。再者，由於鼓風、或流水清洗存在極限，故而亦可進而進行超音波清洗等。超音波清洗有效的是於頻率為25 kHz以上300 kHz以下之間進行多重振動而進行之方法。例如可於頻率為25 kHz以上300 kHz以下之間，以25 kHz之步進使12種頻率多重振動而進行超音波清洗。
(接合步驟) 接合步驟係利用低熔點金屬(例如金屬銦、及金屬鎵等)將加工步驟後之燒結體接合於背襯板之步驟。
就維持濺鍍時之冷卻效率之方面而言，接合率較佳為設為90%以上，更佳為95%以上，進而較佳為98%以上。此處所述之接合率表示相對於靶材與靶材支持體之重疊面之面積，靶材與靶材支持體材經由接合層而接合在一起之面之面積比率。
若使用本實施方式之濺鍍靶材進行濺鍍成膜，則能夠使設置於大面積基板上之氧化物薄膜均勻地非晶化，可獲得優異之TFT加工性。
[氧化物薄膜] 本實施方式之氧化物薄膜係使用本實施方式之濺鍍靶材之氧化物薄膜。本實施方式之氧化物薄膜係藉由使用本實施方式之濺鍍靶材進行成膜而獲得。本實施方式之氧化物薄膜例如較佳為藉由包括下述步驟之製造方法而獲得：使用本實施方式之濺鍍靶材，藉由濺鍍而成膜出氧化物薄膜之步驟(以下，有時稱為氧化物薄膜成膜步驟)；及對氧化物薄膜實施加熱處理之步驟(以下，有時稱為加熱處理步驟)。根據本實施方式之氧化物薄膜，由於使用本實施方式之靶材進行成膜，故而TFT之加工性優異。
本實施方式之氧化物薄膜於濺鍍成膜後且加熱處理(退火處理)前為非晶(amorphous)狀態之氧化物薄膜，藉由在濺鍍成膜後進行加熱處理而使結晶化提昇，成為結晶質之氧化物薄膜。即，根據本實施方式之氧化物薄膜之製造方法，可獲得結晶氧化物薄膜。再者，本實施方式中，有時將結晶質之氧化物薄膜稱為「結晶氧化物薄膜」。
關於氧化物薄膜為非晶、及氧化物薄膜為結晶質，可藉由X射線繞射(XRD：X-ray Diffraction)測定來確認各個氧化物薄膜。於對氧化物薄膜進行XRD測定時未觀察到峰之情形時，可判斷氧化物薄膜為非晶，於觀察到峰之情形時，判斷為結晶質。再者，於對氧化物薄膜進行XRD測定時觀察到寬闊之圖案而非明確之峰之情形時，判斷為奈米晶體。另一方面，即便於對氧化物薄膜進行XRD測定時可判斷氧化物薄膜為非晶之情形時，亦可能在確認圖案化殘渣時產生了殘渣。因此，即便於藉由氧化物薄膜之XRD測定而判斷氧化物薄膜為非晶之情形時，亦難以判斷出氧化物薄膜被均勻地非晶化。
於氧化物薄膜成膜步驟中，使用實質上不含雜質氣體之氣體。具體而言，於氧化物薄膜成膜步驟中，使用實質上不含雜質氣體之選自由氬氣、氫氣、水蒸氣、及氧氣所組成之群中之一種以上之氣體作為濺鍍氣體。其等中，濺鍍氣體較佳為實質上不含雜質氣體之氬氣、氫氣、水蒸氣、及氧氣之混合氣體，更佳為實質上不含雜質氣體之氬氣、氫氣、及氧氣之混合氣體。濺鍍氣體「實質上不含雜質氣體」意指除了隨著氣體之插入而帶入之吸附水、及腔室之漏氣、以及吸附氣體等無法排除之氣體(不可避免雜質氣體)以外，並不積極地投入除氬氣、氫氣、水蒸氣、及氧氣以外之雜質氣體。本實施方式中，作為濺鍍氣體，例如可使用市售之高純度氬氣及高純度氧氣之混合氣體、高純度氫氣及高純度氬氣之混合氣體、以及高純度氫氣、高純度氧氣、及高純度氬氣之混合氣體中之任一種。作為濺鍍氣體，較佳為使用高純度氫氣、高純度氧氣、及高純度氬氣之混合氣體。雜質較佳為若可能則自濺鍍氣體中排除。
濺鍍氣體中之雜質氣體之比率較佳為0.1體積%以下，更佳為0.05體積%以下。若雜質氣體之比率為0.1體積%以下，則藉由成膜後之退火處理而使氧化物薄膜之結晶化順利進行。
於使用高純度氫氣、高純度氧氣、及高純度氬氣之混合氣體之情形時，高純度氬氣、高純度氫氣、及高純度氧氣之純度分別較佳為99體積%以上，更佳為99.9體積%以上，進而較佳為99.99體積%以上。
於使用高純度氫氣、高純度氧氣、及高純度氬氣之混合氣體作為濺鍍氣體之情形時，作為濺鍍氣體之氬氣、氫氣、及氧氣之混合氣體中之氧分壓由[O 2]/([Ar]＋[H 2]＋[O 2])表示。氧分壓較佳為處於0%～20%之範圍內。若氧分壓處於上述範圍內，則容易藉由成膜後之退火處理而結晶化，從而半導體化。藉由改變氧分壓，可調節所獲得之薄膜之氧化程度、即結晶化之程度。氧分壓只要視需要進行適當選擇即可。
於使用高純度氫氣、高純度氧氣、及高純度氬氣之混合氣體作為濺鍍氣體之情形時，作為濺鍍氣體之氬氣、氫氣、及氧氣之混合氣體中之氫分壓由[H 2]/([Ar]＋[H 2]＋[O 2])所表示。氫分壓較佳為處於0%～10%之範圍內，更佳為處於0%～5%之範圍內。藉由改變氫分壓，可調整半導體薄膜之氫含量，可調節剛成膜後之結晶化之程度。氫分壓只要視需要進行適當選擇即可。
於加熱處理步驟中，用以使成膜後之非晶之薄膜結晶化之加熱處理溫度較佳為處於200℃～500℃之範圍內，更佳為處於250℃～470℃之範圍內。若加熱處理溫度為200℃以上，則容易使氧化物薄膜結晶化。
若加熱處理溫度為500℃以下，則可抑制晶體進行異常生長而導致晶粒變大，又，氫不易自晶粒脫離，缺陷能階密度之生成得到抑制，因此於TFT應用時可獲得遷移率及可靠性良好之電特性。
於加熱處理步驟中，用以使成膜後之非晶之薄膜結晶化之加熱處理時間較佳為0.1小時以上5小時以下，更佳為0.3小時以上3小時以下，進而較佳為0.5小時以上2小時以下。
若加熱處理時間為0.1小時以上，則不會發生不結晶化等，氧化物薄膜容易結晶化。
若加熱處理時間為5小時以下，則經濟性優異。
本實施方式之氧化物薄膜(結晶氧化物薄膜)亦可應用於邏輯電路、記憶電路、及差動放大電路等各種積體電路，可將其等應用於電子機器等。又，本實施方式之氧化物薄膜(結晶氧化物薄膜)可用作太陽電池之一部分層、以及液晶元件、有機電致發光件、無機電致發光件、微型有機EL顯示器、微型LED(Light Emitting Diode，發光二極體)顯示器、及小型LED顯示器等顯示裝置之一部分層。進而，本實施方式之氧化物薄膜(結晶氧化物薄膜)可用作固態攝像元件、X射線感測器、功率半導體元件、觸控面板、LSI(Large Scale Integrated circuits，大規模積體電路)、電阻變化型記憶體、DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、鐵電式隨機存取記憶體、BEOL(Back End of Line，後段製程)、及微處理機之一部分層。本實施方式之氧化物薄膜(結晶氧化物薄膜)亦可用作場效型電晶體、靜電誘發型電晶體、量子穿隧場效型電晶體、肖特基勢壘型電晶體、蕭特基二極體、PN二極體、及電阻元件之半導體層、以及其等之一部分層。
[薄膜電晶體及電子機器] 作為本實施方式之薄膜電晶體，可例舉包含本實施方式之氧化物薄膜之薄膜電晶體。本實施方式之氧化物薄膜較佳為氧化物半導體薄膜。
作為薄膜電晶體之通道層，較佳為使用本實施方式之氧化物薄膜。
於本實施方式之薄膜電晶體具有本實施方式之氧化物薄膜作為通道層之情形時，薄膜電晶體中之其他元件構成並無特別限定，可採用公知之元件構成。
本實施方式之薄膜電晶體可較佳地用於電子機器。
具體而言，本實施方式之薄膜電晶體可較佳地用於液晶顯示器及有機EL顯示器等顯示裝置。
本實施方式之薄膜電晶體中之通道層之膜厚通常為10 nm以上300 nm以下，較佳為20 nm以上250 nm以下。
本實施方式之薄膜電晶體中之通道層通常用於N型區域，但亦可與P型Si系半導體、P型氧化物半導體、及P型有機半導體等各種P型半導體組合而用於PN接合型電晶體等各種半導體器件中。
本實施方式之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路。進而，除場效型電晶體以外，亦可應用於靜電誘發型電晶體、肖特基勢壘型電晶體、蕭特基二極體、及電阻元件。即，本實施方式之薄膜電晶體可應用於「薄膜電晶體之用途」中所例示之用途。
本實施方式之薄膜電晶體之形狀並無特別限定，較佳為背通道蝕刻型電晶體、蝕刻阻擋層型電晶體、頂閘極型電晶體、或雙閘極型電晶體等。又，各個電晶體亦可為自對準型(self-alignment)結構。
將具體之薄膜電晶體之例示於圖2、圖3、圖4、及圖5。
如圖2所示，薄膜電晶體100具備：矽晶圓20、閘極絕緣膜30、氧化物薄膜40、源極電極50、汲極電極60、及層間絕緣膜70、70A。
矽晶圓20係閘極電極。閘極絕緣膜30係阻斷閘極電極與氧化物薄膜40之導通之絕緣膜，其設置於矽晶圓20上。
氧化物薄膜40係通道層，其設置於閘極絕緣膜30上。氧化物薄膜40使用本實施方式之氧化物薄膜。
源極電極50及汲極電極60係用以使源極電流及汲極電流流至氧化物薄膜40之導電端子，且分別設置成與氧化物薄膜40之兩端附近接觸。
層間絕緣膜70係阻斷源極電極50及汲極電極60與氧化物薄膜40之間之除接觸部分以外之導通的絕緣膜。
層間絕緣膜70A係阻斷源極電極50及汲極電極60與氧化物薄膜40之間之除接觸部分以外之導通的絕緣膜。層間絕緣膜70A亦為阻斷源極電極50與汲極電極60之間之導通的絕緣膜。層間絕緣膜70A亦為通道層保護層。
如圖3所示，薄膜電晶體100A之結構與薄膜電晶體100相同，但不同之處在於，將源極電極50及汲極電極60以與閘極絕緣膜30及氧化物薄膜40兩者接觸之方式設置。不同之處還在於，以覆蓋閘極絕緣膜30、氧化物薄膜40、源極電極50、及汲極電極60之方式一體地設置層間絕緣膜70B。
關於形成汲極電極60、源極電極50及閘極電極之材料，並無特別限制，可任意地選擇一般使用之材料。於圖2及圖3所例舉之例中，將矽晶圓用作基板，雖然矽晶圓亦作為電極發揮作用，但電極材料並不限於矽。
例如可使用：氧化銦錫(ITO)、氧化銦鋅(IZO)、ZnO、及SnO 2等透明電極、或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、及Ta等金屬電極、或者包含其等之合金之金屬電極或積層電極。
又，於圖2、圖3、圖4、及圖5中，亦可於玻璃等基板上形成閘極電極。
關於形成層間絕緣膜70、70A、及70B之材料，亦無特別限制，可任意選擇一般使用之材料。作為形成層間絕緣膜70、70A、及70B之材料，例如可使用MO x、MN x、及MN xO y所表示之化合物(其中，式中之M為金屬元素，x及y為超過0之實數，以下所例示之化合物中之x及y亦同樣如此)。具體而言，該材料例如可使用SiO 2、SiO x、SiN x、及SiN xO y等化合物。進而，該材料例如亦可使用Al 2O 3、Ta 2O 5、TiO 2、MgO、ZrO 2、CeO 2、K 2O、Li 2O、Na 2O、Rb 2O、Sc 2O 3、Y 2O 3、HfO 2、CaHfO 3、PbTiO 3、BaTa 2O 6、SrTiO 3、Sm 2O 3、及AlN等化合物。該等氧化物之化合物及氮化物之化合物中之陰離子(氧陰離子及氮陰離子)之價數並無特別限制，只要為超過0之實數即可。
於本實施方式之薄膜電晶體為背通道蝕刻型(底閘極型)之情形時，較佳為於汲極電極、源極電極及通道層上設置保護膜。藉由設置保護膜，即便於對TFT進行了長時間驅動之情形時，耐久性亦容易提高。再者，於頂閘極型之TFT之情形時，例如成為於通道層上形成有閘極絕緣膜之結構。
於本實施方式之薄膜電晶體為頂閘極型之TFT之情形時，例如成為以下結構，即，於基板上形成有層間絕緣膜作為緩衝層，並於通道層上形成有閘極絕緣膜。如圖4所示，薄膜電晶體100B具有基板21、緩衝層22、通道層(結晶氧化物薄膜)11、第1低電阻區域11A-1、及第2低電阻區域11A-2(結晶氧化物薄膜)、半導體區域11B(結晶氧化物薄膜)、閘極絕緣膜24、閘極電極25、層間絕緣膜26、源極電極27、汲極電極28及保護膜29。薄膜電晶體100B中，第1低電阻區域11A-1及第2低電阻區域11A-2例如係藉由離子注入法、及電漿處理等乾式製程等來形成。又，亦可於基板21與緩衝層22之間設置電極層作為遮光層。
作為本實施方式之薄膜電晶體為頂閘極型TFT之情形時之另一形態，如圖5所示，薄膜電晶體100C除了層間絕緣膜26為2層結構(第1層間絕緣膜26-1、及第2層間絕緣膜26-2)以外，具有與薄膜電晶體100B相同之構成。薄膜電晶體100C中，第1低電阻區域11A-1及第2低電阻區域11A-2例如係藉由離子注入法來形成。
保護膜或絕緣膜例如可藉由CVD(chemical vapor deposition，化學氣相沈積)來形成，但此時可能成為高溫度工藝。又，保護膜或絕緣膜於剛成膜後大多含有雜質氣體，故較佳為進行加熱處理(退火處理)。藉由利用加熱處理來去除雜質氣體，而成為穩定之保護膜或絕緣膜，容易形成耐久性較高之TFT元件。
藉由使用本實施方式之氧化物薄膜，而不易受到CVD工藝中之溫度之影響、及其後之加熱處理所產生之影響，因此即便於形成了保護膜或絕緣膜之情形時，亦可提高TFT特性之穩定性。
本實施方式之薄膜電晶體之特性中，On/Off比較佳為10 6以上10 12以下，更佳為10 7以上10 11以下，進而較佳為10 8以上10 10以下。若On/Off比為10 6以上，則對於液晶、及OLED(Organic Light Emitting Diode，有機發光二極體)顯示器之驅動而言較佳。若On/Off比為10 12以下，則可驅動對比度較大之有機EL。又，若On/Off比為10 12以下，則可使斷態電流成為10 -11A以下，於將薄膜電晶體用於CMOS(complementary metal oxide semiconductor，互補金屬氧化物半導體)影像感測器之傳輸電晶體或重置電晶體之情形時，可使圖像之保持時間變長，或提高感度。
On/Off比可藉由以下方式而求出，即，將Vg＝-10 V之Id之值設為Off電流值，將Vg＝20 V之Id之值設為On電流值，決定比[On電流值/Off電流值]，藉此求出On/Off比。
本實施方式之薄膜電晶體之特性中，閾值電壓(Vth)較佳為-3.0 V以上3.0 V以下，更佳為-2.0 V以上2.0 V以下，進而較佳為-1.0 V以上1.0 V以下。若閾值電壓(Vth)為-3.0 V以上3.0 V以下，則藉由在TFT搭載Vth修正電路，能夠修正為Vth＝0 V。於將藉此所獲得之TFT搭載於面板時，可不產生亮度不均及殘像而驅動顯示器。
閾值電壓(Vth)可根據傳輸特性之圖，以源極與汲極間之電流值Id＝10 -9A下之閘極電壓Vg進行定義。
＜量子穿隧場效電晶體＞ 本實施方式之氧化物薄膜亦可用於量子穿隧場效電晶體(FET)。再者，有時將量子穿隧場效電晶體稱為量子穿隧場效型電晶體。
於圖6示出一實施方式之量子穿隧場效電晶體(FET)之模式圖(縱剖視圖)。
量子穿隧場效電晶體501具備：p型半導體層503、n型半導體層507、閘極絕緣膜509、閘極電極511、源極電極513、及汲極電極515。
p型半導體層503、n型半導體層507、閘極絕緣膜509、及閘極電極511係依此順序積層。
源極電極513設置於p型半導體層503上。汲極電極515設置於n型半導體層507上。
p型半導體層503係p型之IV族半導體層，此處為p型矽層。
此處，n型半導體層507係上述實施方式之n型之氧化物薄膜。源極電極513及汲極電極515係導電膜。
雖未於圖6中圖示，但p型半導體層503上亦可形成有絕緣層。於該情形時，p型半導體層503與n型半導體層507經由接觸孔而連接，該接觸孔係使絕緣層局部地開口而成之區域。雖未於圖6中圖示，但量子穿隧場效電晶體501亦可具備覆蓋其上表面之層間絕緣膜。
量子穿隧場效電晶體501係如下所述之進行電流之開關之量子穿隧場效電晶體(FET)，其係藉由閘極電極511之電壓來控制在由p型半導體層503與n型半導體層507所形成之能量障壁中進行穿隧之電流。於該結構中，構成n型半導體層507之氧化物薄膜之帶隙變大，可使斷態電流變小。
於圖7示出另一實施方式之量子穿隧場效電晶體501A之模式圖(縱剖視圖)。
量子穿隧場效電晶體501A之構成雖與量子穿隧場效電晶體501相同，但不同之處在於，p型半導體層503與n型半導體層507之間形成有氧化矽層505。藉由具有氧化矽層，可使斷態電流變小。
氧化矽層505之厚度較佳為10 nm以下。藉由將氧化矽層505之厚度設為10 nm以下，可防止穿隧電流不流過、不易形成所要形成之能量障壁、或者障壁高度發生變化，可防止穿隧電流降低、或變化。氧化矽層505之厚度較佳為8 nm以下，更佳為5 nm以下，進而較佳為3 nm以下，進而更佳為1 nm以下。
量子穿隧場效電晶體501及501A中，n型半導體層507均為n型氧化物半導體。
構成n型半導體層507之氧化物薄膜可為非晶質。藉由使構成n型半導體層507之氧化物薄膜為非晶質，而能夠利用草酸等有機酸進行蝕刻，與其他層之蝕刻速度之差變大，故亦不會對配線等金屬層造成影響而可良好地進行蝕刻。
構成n型半導體層507之氧化物薄膜亦可為結晶質。藉由使構成n型半導體層507之氧化物薄膜為結晶質，使得較非晶質之情形而言帶隙變大，可使斷態電流變小。由於亦可使功函數變大，故容易控制在由p型之IV族半導體材料與n型半導體層507所形成之能量障壁中進行穿隧之電流。
量子穿隧場效電晶體501之製造方法並無特別限定，可例示以下方法。
首先，如圖8A所示，於p型半導體層503上形成絕緣膜505A，藉由蝕刻等對絕緣膜505A之一部分進行開口而形成接觸孔505B。
繼而，如圖8B所示，於p型半導體層503及絕緣膜505A上形成n型半導體層507。此時，經由接觸孔505B使p型半導體層503與n型半導體層507連接。
繼而，如圖8C所示，於n型半導體層507上依序形成閘極絕緣膜509及閘極電極511。
繼而，如圖8D所示，以覆蓋絕緣膜505A、n型半導體層507、閘極絕緣膜509及閘極電極511之方式設置層間絕緣膜519。
繼而，如圖8E所示，對p型半導體層503上之絕緣膜505A及層間絕緣膜519之一部分進行開口而形成接觸孔519A，於接觸孔519A設置源極電極513。
進而，如圖8E所示，對n型半導體層507上之閘極絕緣膜509及層間絕緣膜519之一部分進行開口而形成接觸孔519B，於接觸孔519B設置汲極電極515。
可藉由以上步序來製造量子穿隧場效電晶體501。
再者，於p型半導體層503上形成n型半導體層507後，在150℃以上600℃以下之溫度下進行熱處理，藉此可於p型半導體層503與n型半導體層507之間形成氧化矽層505。藉由追加該步驟，可製造量子穿隧場效電晶體501A。
本實施方式之薄膜電晶體較佳為通道摻雜型薄膜電晶體。所謂通道摻雜型薄膜電晶體係指藉由n型摻雜而非對於氛圍及溫度等外界刺激容易發生變動之氧缺陷來適當地控制通道之載子的電晶體，可獲得兼顧高遷移率與高可靠性之效果。
＜薄膜電晶體之用途＞ 本實施方式之薄膜電晶體可適當地用於太陽電池、顯示元件(液晶元件、有機電致發光件、及無機電致發光件等)、及功率半導體元件。本實施方式之薄膜電晶體可適當地用作顯示裝置(液晶顯示器、有機EL(Electro Luminescence)顯示器、微型有機EL顯示器、微型LED(Light Emitting Diode)顯示器、及小型LED顯示器等)、固態攝像元件、及觸控面板等使用主動矩陣方式之裝置之電晶體。本實施方式之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路，可將其等應用於電子機器等。本實施方式之電子機器較佳為包含薄膜電晶體。進而，除場效型電晶體以外，本實施方式之薄膜電晶體亦可應用於靜電誘發型電晶體、及肖特基勢壘型電晶體。本實施方式之薄膜電晶體亦可用作影像感測器、X射線感測器、及生物體感測器用等感測器用之電晶體。
以下，對將本實施方式之薄膜電晶體用於顯示裝置及固態攝像元件之情形進行說明。
首先，參照圖9A～圖9C，對將本實施方式之薄膜電晶體用於顯示裝置之情形進行說明。
圖9A係本實施方式之顯示裝置之俯視圖。圖9B係用以對下述情形時之像素部之電路進行說明之電路圖：將液晶元件應用於本實施方式之顯示裝置之像素部。又，圖9C係用以對下述情形時之像素部之電路進行說明之電路圖：將有機EL元件應用於本實施方式之顯示裝置之像素部。
配置於像素部之電晶體可使用本實施方式之薄膜電晶體。本實施方式之薄膜電晶體容易地製成n通道型，因此將可包含n通道型電晶體之驅動電路之一部分與像素部之電晶體形成於同一基板上。藉由將本實施方式中所示之薄膜電晶體用於像素部或驅動電路，可提供可靠性較高之顯示裝置。
將主動矩陣型顯示裝置之俯視圖之一例示於圖9A。於顯示裝置之基板300上形成像素部301、第1掃描線驅動電路302、第2掃描線驅動電路303、及信號線驅動電路304。於像素部301中，複數個信號線自信號線驅動電路304延伸地進行配置，複數個掃描線自第1掃描線驅動電路302、及第2掃描線驅動電路303延伸地進行配置。於掃描線與信號線之交叉區域，具有顯示元件之像素分別呈矩陣狀設置。顯示裝置之基板300經由FPC(Flexible Printed Circuit，撓性印刷電路)等連接部而連接於時點控制電路(亦稱為控制器、控制IC)。
圖9A中，第1掃描線驅動電路302、第2掃描線驅動電路303、及信號線驅動電路304形成於與像素部301相同之基板300上。因此，設置於外部之驅動電路等零件之數目減少，從而可謀求成本之降低。又，於將驅動電路設置於基板300外部之情形時，需要使配線延伸，配線間之連接數增加。於在相同之基板300上設置驅動電路之情形時，可減少其配線間之連接數，可謀求可靠性之提高、或良率之提高。
又，將像素之電路構成之一例示於圖9B。此處，示出可應用於VA型液晶顯示裝置之像素部的像素部之電路。
該像素部之電路可應用於一個像素具有複數個像素電極之構成。各個像素電極連接於不同之電晶體，且各電晶體構成為能夠以不同之閘極信號進行驅動。藉此，可獨立地控制施加至多域設計之像素之各個像素電極的信號。
電晶體316之閘極配線312與電晶體317之閘極配線313分離，以提供不同之閘極信號。另一方面，作為資料線發揮功能之源極電極或汲極電極314於電晶體316與電晶體317中被共通地使用。電晶體316與電晶體317可使用本實施方式之薄膜電晶體。藉此，可提供可靠性較高之液晶顯示裝置。
電晶體316與第1像素電極電性連接，電晶體317與第2像素電極電性連接。第1像素電極與第2像素電極分離。第1像素電極與第2像素電極之形狀並無特別限定。例如第1像素電極只要製成V字狀即可。
電晶體316之閘極電極與閘極配線312連接，電晶體317之閘極電極與閘極配線313連接。可對閘極配線312與閘極配線313提供不同之閘極信號，使電晶體316與電晶體317之動作時點不同，從而控制液晶之配向。
又，可利用電容配線310、作為介電體發揮功能之閘極絕緣膜、及與第1像素電極或第2像素電極電性連接之電容電極來形成保持電容。
多域結構於一像素具備第1液晶元件318與第2液晶元件319。第1液晶元件318包含第1像素電極、對向電極及其間之液晶層，第2液晶元件319包含第2像素電極、對向電極及其間之液晶層。
像素部並不限於圖9B所示之構成。亦可對圖9B所示之像素部追加開關、電阻元件、電容元件、電晶體、感測器、或邏輯電路。
將像素之電路構成之另一例示於圖9C。此處，示出使用有機EL元件之顯示裝置之像素部之結構。
圖9C係表示可應用之像素部320之電路之一例的圖。此處，示出1個像素使用2個n通道型電晶體之例。本實施方式之氧化物薄膜可用於n通道型電晶體之通道形成區域。該像素部之電路可應用數位時間階段驅動。
開關用電晶體321及驅動用電晶體322可使用本實施方式之薄膜電晶體。藉此，可提供可靠性較高之有機EL顯示裝置。
像素部之電路之構成並不限於圖9C所示之構成。亦可對圖9C所示之像素部之電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路。
以上係將本實施方式之薄膜電晶體用於顯示裝置時之說明。
其次，參照圖10對將本實施方式之薄膜電晶體用於固態攝像元件之情形進行說明。
CMOS(Complementary Metal Oxide Semiconductor)影像感測器係於信號電荷儲存部保持電位，並將該電位經由放大電晶體輸出至垂直輸出線之固態攝像元件。若CMOS影像感測器中所含之重置電晶體、及/或傳輸電晶體中存在漏電流，則會因該漏電流而發生充電或放電，信號電荷儲存部之電位發生變化。若信號電荷儲存部之電位發生變化，則放大電晶體之電位亦改變，成為偏離原本之電位之值，所拍攝之影像發生劣化。
對將本實施方式之薄膜電晶體應用於CMOS影像感測器之重置電晶體、及傳輸電晶體之情形時的動作之效果進行說明。放大電晶體可應用薄膜電晶體或塊狀電晶體之任一種。
圖10係表示CMOS影像感測器之像素構成之一例之圖。像素包含作為光電轉換元件之光電二極體3002、傳輸電晶體3004、重置電晶體3006、放大電晶體3008及各種配線，呈矩陣狀配置複數個像素而構成感測器。亦可設置與放大電晶體3008電性連接之選擇電晶體。在電晶體記號中所記錄之「OS」表示氧化物半導體(Oxide Semiconductor)，「Si」表示矽，表示應用於各個電晶體之較佳之材料。以下圖式亦同樣如此。
光電二極體3002連接於傳輸電晶體3004之源極側，傳輸電晶體3004之汲極側形成有信號電荷儲存部3010(亦稱為FD：浮動擴散)。信號電荷儲存部3010與重置電晶體3006之源極、及放大電晶體3008之閘極連接。作為另一構成，亦可刪除重置電源線3110。例如，有將重置電晶體3006之汲極連接於電源線3100或垂直輸出線3120而非重置電源線3110之方法。
再者，又，可將本實施方式之氧化物薄膜用於光電二極體3002，可使用與傳輸電晶體3004、重置電晶體3006中所使用之氧化物薄膜相同之材料。 實施例
以下，基於實施例來具體地說明本發明。本發明並不限於實施例。
[1]濺鍍靶材之製作 (實施例1～實施例6) 製作具備包含氧化銦作為主成分之氧化物燒結體之濺鍍靶材。具體之步序如下所述。
首先，準備純度99.99質量%之氧化銦粉末作為原料粉末，向破碎用之氧化鋁製坩堝中放入聚乙烯醇、直徑2 mm之氧化鋯球、及水，利用行星型球磨機進行2小時混合及破碎。然後，將混合及破碎後之混合物供給至噴霧乾燥器，於轉速12000轉、熱風溫度150℃之條件下進行造粒而獲得原料造粒粉。
使原料造粒粉通過90網目之篩，藉此去除超過150 μm之粒徑之原料造粒粉，將原料造粒粉之粒徑分級成150 μm以下之範圍，獲得粒徑經調整之原料造粒粉。所獲得之原料造粒粉之形狀為真球狀。將該粒徑經調整之原料造粒粉視為燒結體原料。繼而，將該燒結體原料放入至模具中，以300 kg/cm 2之壓力製作壓製成型體。對於該壓製成型體，以2600 kg/cm 2之壓力藉由CIP進行緻密化，獲得成型體。
對於所獲得之成型體，於燒結爐中在大氣氛圍下升溫至表1及表2中所示之燒結溫度後，於該燒結溫度下保持20小時。燒結後，於包含氬氣(Ar)與氫氣(H 2)之混合氣體氛圍下，以4℃/min之降溫速度自燒結溫度進行降溫。混合氣體中，相對於氬氣與氫氣之合計(100%)，氫氣之濃度如表1及表2所示。於降溫之過程中，在表1及表2中所示之保持時間及保持溫度下進行保持，獲得燒結體。
對所獲得之燒結體進行平面研削加工。研磨後，將進行了平面研削加工之面作為濺鍍面，將與濺鍍面相反側之面作為接合面。將燒結體之該接合面側接合於背襯板。藉由接合於背襯板，而獲得濺鍍靶材。
(比較例1～比較例7) 除了變更為表3及表4中所示之燒結條件及降溫條件而獲得燒結體以外，與實施例1同樣地操作而獲得濺鍍靶材。
[A]燒結體之評價 [A-1]氫濃度之測定 關於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即燒結體中之氫濃度，係藉由使用二次離子質譜儀(SIMS分析裝置：(CAMECA公司製造，IMS-6f))之SIMS分析進行定量評價。
首先，對於燒結體之表面，使用研磨紙#600來研磨平面，使用一次離子Cs +，於14.5 kV之加速電壓下自測定對象之燒結體表面進行濺鍍直至20 μm之深度為止。然後，對於光柵100 μm(100 μm×100 μm之尺寸)、測定區域30 μm(30 μm×30 μm之尺寸)、至少深度1 μm，一面利用一次離子進行濺鍍一面獲得氫濃度之相對於膜厚方向之質譜強度。進而，根據質譜算出氫濃度之絕對值，因此藉由離子注入來控制摻雜量而將氫注入至燒結體中，製作氫濃度已知之標準試樣(ZnO)。對於所獲得之標準試樣，藉由SIMS分析而獲得氫之質譜強度，將氫之絕對值與質譜強度之關係式作為校準曲線。
最後，使用測定對象之燒結體中之質譜強度與上述校準曲線，算出測定對象之燒結體中之膜厚方向之氫濃度。
關於所測得之燒結體之氫濃度之絕對值(atoms・cm -3)，於至少膜厚方向上，在20個測定循環以上氫濃度之變化量為20%以內，將表示一定強度之區域之氫濃度之平均值作為氫濃度之絕對值。
再者，關於表1～表4中所示之各實施例及各比較例中所記載之燒結體中之氫濃度，將圓形靶材之與圓內切之正方形等面積地分割成16份，於各個正方形之中心部位(16個部位)使用上述測定手法來評價氫濃度，記載16個部位所測得之測定值之平均值。
[A-2]密度之測定 對於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即氧化物燒結體，採集測定用燒結體樣品，測定藉由阿基米德法所測定之燒結體之實測密度。具體而言，於室溫下使用水進行測定。再者，關於氧化銦之密度，由於密度與比重大致同等，故而使用化學便覽 基礎編I 日本化學會編 修訂2版(丸善股份有限公司)中所記載之氧化物之比重之值。
[A-3]原子組成比之測定 關於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即燒結體中之原子濃度比，係使用掃描式電子顯微鏡(SEM)(日立高新技術公司製造，SU8200)、及能量分散型X射線分析裝置(EDX)(日立高新技術公司製造，S-4800)進行定量分析。
首先，將圓形之濺鍍靶材中之與圓內切之正方形等面積地分割成16份，於各個正方形之中心部位(16個部位)製作燒結體樣品。
繼而，使用SEM於加速電壓10 kV之條件下在倍率400倍之框內對各個燒結體樣品進行觀察。於各個燒結體樣品(燒結體樣品之每個)中之觀察區域中，使用EDX對銦與氧之質譜分別進行積分，換算成原子濃度，採用各觀察點(16個燒結體樣品)中之原子濃度比(O元素/In元素)之平均值作為燒結體中之銦與氧之原子濃度比(O元素/In元素)。
[A-4]抗彎強度之測定 關於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即燒結體之抗彎強度，係藉由以下步序而測定。首先，自所獲得之燒結體切出10片厚度3 mm×寬度4 mm×全長36 mm且截面為長方形之角柱試驗片。繼而，基於JIS R1601：2008，利用材料試驗機(島津製作所製造之EZ Graph)測定3點彎曲強度，將10片試驗片之3點彎曲強度測定值之平均值作為抗彎強度。
[A-5]平均結晶粒徑之測定 關於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即燒結體之平均結晶粒徑，係使用作為X射線顯微分析儀(EPMA)之JXA-8621MX(日本電子公司製造)而測定。
首先，將圓形之濺鍍靶材中之與圓內切之正方形等面積地分割成16份，於各個四邊形之中心點16個部位製作燒結體樣品。燒結體樣品係將燒結體切割成1 cm(1 cm×1 cm之尺寸)以下而製作，將該燒結體樣品包埋於1英吋ϕ(直徑1英吋)之環氧系常溫硬化樹脂中。進而，依序使用研磨紙#400、#600、#800、3 μm金剛石懸浮水、及50 nm膠體二氧化矽(最終精加工用)對所包埋之燒結體樣品進行研磨。然後，於加速電壓10 kV之條件下將研磨面放大至1000倍，測定在燒結體表面之30 μm×30 μm見方之框內所觀察到之晶粒(即晶相)之最大徑。於由16個部位所製作之燒結體樣品各者中，測定該晶粒之最大徑，將所獲得之最大徑之平均值作為平均結晶粒徑。再者，燒結體中所含之晶相之平均結晶粒徑採用具有包含In元素及O元素之方鐵錳礦結構的晶相之平均結晶粒徑。
[A-6]電阻率之測定 關於上述各實施例、及各比較例中所獲得之濺鍍靶材之素材即燒結體之平均結晶粒徑，係使用電阻率計(三菱化學(股)製造，Loresta AX MCP-T370)並基於四探針法(JIS R 1637)對燒結體之任意10個部位測定電阻率，將其平均值作為燒結體之電阻率。
[表1]
   實施例1 實施例2 實施例3
成型 成型法 CIP CIP CIP
燒結條件 燒結溫度 [℃] 1400 1400 1400
降溫條件 降溫速度 [℃/min] 4 4 4
降溫氛圍 H 2/(Ar＋H 2)＝1% H 2/(Ar＋H 2)＝3% H 2/(Ar＋H 2)＝5%
保持溫度 [℃] 900 900 900
溫度保持時間 [hr] 3 3 3
阿基米德 密度 [g/cm 3] 7.0 6.9 6.9
SIMS 氫濃度 [atoms/cm 3] 8.8×10 16 2.3×10 17 3.0×10 18
EDX 原子濃度比(O/In) 2.2 1.9 1.8
抗彎強度 [MPa] 186 188 188
EPMA 平均結晶粒徑 [μm] 9.8 9.7 9.6
四端子法 電阻率 [mΩ・cm] 23 23 23
[表2]
   實施例4 實施例5 實施例6
成型 成型法 CIP CIP CIP
燒結條件 燒結溫度 [℃] 1500 1350 1200
降溫條件 降溫速度 [℃/min] 4 4 4
降溫氛圍 H 2/(Ar＋H 2)＝5% H 2/(Ar＋H 2)＝5% H 2/(Ar＋H 2)＝5%
保持溫度 [℃] 900 900 900
溫度保持時間 [hr] 3 3 3
阿基米德 密度 [g/cm 3] 6.9 6.7 6.3
SIMS 氫濃度 [atoms/cm 3] 6.0×10 18 4.0×10 17 8.0×l10 17
EDX 原子濃度比(O/In) 1.4 2.3 2.3
抗彎強度 [MPa] 188 221 231
EPMA 平均結晶粒徑 [μm] 14.3 2.2 0.6
四端子法 電阻率 [mΩ・cm] 24 25 30
[表3]
   比較例1 比較例2 比較例3 比較例4
成型 成型法 CIP CIP CIP CIP
燒結條件 燒結溫度 [℃] 1400 1400 1400 1200
降溫條件 降溫速度 [℃/min] 4 4 4 4
降溫氛圍 H 2/(Ar＋H 2)＝3% 真空 氧氣 氧氣
保持溫度 [℃] 無 900 900 900
溫度保持時間 [hr] 無 3 3 3
阿基米德 密度 [g/cm 3] 6.8 6.8 6.9 6.4
SIMS 氫濃度 [atoms/cm 3] 4.3×10 16 3.3×10 15 1.3×10 16 6.3×10 16
EDX 原子濃度比(O/In) 2.1 1.8 2.4 2.6
抗彎強度 [MPa] 186 189 187 231
EPMA 平均結晶粒徑 [μm] 9.9 9.7 9.6 0.5
四端子法 電阻率 [mΩ・cm] 22 20 22 45
[表4]
   比較例5 比較例6 比較例7
成型 成型法 CIP CIP CIP
燒結條件 燒結溫度 [℃] 1000 1000 1000
降溫條件 降溫速度 [℃/min] 4 4 4
降溫氛圍 真空 H 2/(Ar＋H 2)＝5% H 2/(Ar＋H 2)＝1%
保持溫度 [℃] 900 900 900
溫度保持時間 [hr] 3 3 3
阿基米德 密度 [g/cm 3] 5.7 5.6 5.7
SIMS 氫濃度 [atoms/cm 3] 1.3×10 16 8.3×10 17 7.1×10 16
EDX 原子濃度比(O/In) 2.4 2.4 2.8
抗彎強度 [MPa] 144 155 150
EPMA 平均結晶粒徑 [μm] 0.1 0.2 0.2
四端子法 電阻率 [mΩ・cm] 80 88 90
[2]氧化物薄膜之製作 (實施例1～實施例6、比較例1～比較例7) 使用上述各實施例、及各比較例中所獲得之濺鍍靶材，於厚度100 nm之附帶熱氧化膜(閘極絕緣膜)之4英吋矽晶圓(閘極電極)上，藉由濺鍍而形成厚度50 nm之氧化物薄膜(氧化物半導體薄膜層)。成膜時，使用高純度氬氣、高純度氧氣、及高純度氫氣之混合氣體(具體而言為包含下述(i)～下述(iii)之混合氣體(雜質氣體濃度：0.01體積%)：(i)高純度氬氣、(ii)高純度氧氣、及在(iii)高純度氬氣中混合有5體積%之高純度氫氣之氣體)作為濺鍍氣體。成膜條件如下所示。
＜成膜條件＞ ・基板溫度：25℃ ・極限壓力：4×10 -4Pa以下 ・氛圍氣體：Ar＋O 2＋H 2(O 2流量比2%＿氫氣流量比3%) ・濺鍍壓力(全壓)：0.5 Pa ・施加電壓：DC400 W ・磁通密度：600 G ・S(基板)-T(靶材)間距離：70 mm
[B]氧化物薄膜之評價 [B-1]圖案化殘渣之評價 對於使用上述各實施例、及各比較例中所獲得之濺鍍靶材所製作之氧化物薄膜，使用有機酸進行濕式蝕刻，利用光學顯微鏡來觀察抗蝕劑剝離後之圖案形狀，進行圖案化殘渣之評價。於未產生圖案化殘渣之情形時，可判斷為使用濺鍍靶材所製作之氧化物薄膜被均勻地非晶化。
具體而言，於藉由上述方式所製作之氧化物薄膜上塗佈抗蝕劑，藉由微影步驟而形成20 μm×10 μm左右之圖案，利用25℃之有機酸(關東化學公司製造，ITO-06N)進行蝕刻。以削除氧化物薄膜之膜厚之1.5倍之時間作為蝕刻時間進行。蝕刻後，將光阻劑剝離，獲得經圖案化之氧化物薄膜。對於經圖案化之氧化物薄膜，使用光學顯微鏡(OLYMPAS公司製造，MX51)來觀察4英吋矽晶圓基板之中央部與端部，確認有無產生殘渣。
[表5]
   圖案化殘渣
實施例1 無殘渣
實施例2 無殘渣
實施例3 無殘渣
實施例4 無殘渣
實施例5 無殘渣
實施例6 無殘渣
比較例1 有殘渣
比較例2 有殘渣
比較例3 有殘渣
比較例4 有殘渣
比較例5 有殘渣
比較例6 有殘渣
比較例7 有殘渣
如表5所示，對於實施例1～實施例6之氧化物薄膜，確認到無殘渣，形成了所需圖案。另一方面，對於比較例1～比較例7之氧化物薄膜，確認到有殘渣。
又，如圖11A所示，對於使用作為實施例之一態樣之濺鍍靶材並進行圖案化後之氧化物薄膜，確認到無殘渣，形成了所需圖案。另一方面，如圖11B所示，對於使用作為比較例之一態樣之濺鍍靶材並進行圖案化後之氧化物薄膜，確認到有殘渣。
自以上結果可知，使用本實施方式之濺鍍靶材所獲得之氧化物薄膜由於對氧化物薄膜實施圖案化加工時未產生圖案化殘渣，故而能夠使其均勻地非晶化，TFT加工性優異。
1:濺鍍靶材 1A:濺鍍靶材 1B:濺鍍靶材 1C:氧化物燒結體 3:背襯板 11:通道層(結晶氧化物薄膜) 11A-1:第1低電阻區域 11A-2:第2低電阻區域 11B:半導體區域 20:矽晶圓 21:基板 22:緩衝層 24:閘極絕緣膜 25:閘極電極 26:層間絕緣膜 26-1:第1層間絕緣膜 26-2:第2層間絕緣膜 27:源極電極 28:汲極電極 29:保護膜 30:閘極絕緣膜 40:氧化物薄膜 50:源極電極 60:汲極電極 70:層間絕緣膜 70A:層間絕緣膜 70B:層間絕緣膜 100:薄膜電晶體 100A:薄膜電晶體 100B:薄膜電晶體 100C:薄膜電晶體 300:基板 301:像素部 302:第1掃描線驅動電路 303:第2掃描線驅動電路 304:信號線驅動電路 310:電容配線 312:閘極配線 313:閘極配線 314:源極電極或汲極電極 316:電晶體 317:電晶體 318:第1液晶元件 319:第2液晶元件 320:像素部 321:開關用電晶體 322:驅動用電晶體 501:量子穿隧場效電晶體 501A:量子穿隧場效電晶體 503:p型半導體層 505:氧化矽層 505A:絕緣膜 505B:接觸孔 507:n型半導體層 509:閘極絕緣膜 511:閘極電極 513:源極電極 515:汲極電極 519:層間絕緣膜 519A:接觸孔 519B:接觸孔 3002:光電二極體 3004:傳輸電晶體 3006:重置電晶體 3008:放大電晶體 3010:信號電荷儲存部 3100:電源線 3110:重置電源線 3120:垂直輸出線
圖1A係表示本發明之一實施方式之靶材之形狀的立體圖。 圖1B係表示本發明之一實施方式之靶材之形狀的立體圖。 圖1C係表示本發明之一實施方式之靶材之形狀的立體圖。 圖1D係表示本發明之一實施方式之靶材之形狀的立體圖。 圖2係表示本發明之一實施方式之薄膜電晶體之縱剖視圖。 圖3係表示本發明之一實施方式之薄膜電晶體之縱剖視圖。 圖4係表示本發明之一實施方式之薄膜電晶體之縱剖視圖。 圖5係表示本發明之一實施方式之薄膜電晶體之縱剖視圖。 圖6係表示本發明之一實施方式之量子穿隧場效電晶體之縱剖視圖。 圖7係表示量子穿隧場效電晶體之另一實施方式之縱剖視圖。 圖8A係用以對量子穿隧場效電晶體之製造步序進行說明之縱剖視圖。 圖8B係用以對量子穿隧場效電晶體之製造步序進行說明之縱剖視圖。 圖8C係用以對量子穿隧場效電晶體之製造步序進行說明之縱剖視圖。 圖8D係用以對量子穿隧場效電晶體之製造步序進行說明之縱剖視圖。 圖8E係用以對量子穿隧場效電晶體之製造步序進行說明之縱剖視圖。 圖9A係表示使用本發明之一實施方式之薄膜電晶體之顯示裝置的俯視圖。 圖9B係表示能夠應用於VA(Vertical Alignment，垂直配向)型液晶顯示裝置之像素的像素部之電路之圖。 圖9C係表示使用有機EL(Electroluminescence，電致發光)元件之顯示裝置之像素部之電路的圖。 圖10係表示使用本發明之一實施方式之薄膜電晶體之固態攝像元件之像素部之電路的圖。 圖11A係表示使用本發明之一實施方式之濺鍍靶材所得之氧化物薄膜中之抗蝕劑剝離後之半導體圖案的光學顯微鏡圖像。 圖11B係表示使用比較例之一態樣之濺鍍靶材所得之氧化物薄膜中之抗蝕劑剝離後之半導體圖案之光學顯微鏡圖像。

Claims (7)

  1. 一種濺鍍靶材，其具備包含氧化銦作為主成分之氧化物燒結體，且 上述氧化物燒結體之含氫濃度為5×10 16atoms/cm 3以上， In(銦)元素與O(氧)元素之原子濃度比(O元素/In元素)為1.3以上且未達2.5， 藉由阿基米德法所測定之上述氧化物燒結體之密度為6.0 g/cm 3以上。
  2. 如請求項1之濺鍍靶材，其中 上述含氫濃度為1×10 17atoms/cm 3以上。
  3. 如請求項1或2之濺鍍靶材，其中 上述含氫濃度為1×10 18atoms/cm 3以上。
  4. 一種濺鍍靶材之製造方法，其係製造如請求項1至3中任一項之濺鍍靶材之方法，其包括以下步驟： 獲得包含銦化合物之燒結體原料之步驟； 使上述燒結體原料成型而獲得成型體之步驟；及 對上述成型體進行燒結後，於包含惰性氣體及氫氣之氛圍下進行降溫，獲得上述氧化物燒結體之步驟；且 於上述降溫之過程中，在800℃以上1000℃以下之溫度範圍內保持至少3小時。
  5. 一種氧化物薄膜，其使用如請求項1至3中任一項之濺鍍靶材。
  6. 一種薄膜電晶體，其包含如請求項5之氧化物薄膜。
  7. 一種電子機器，其包含如請求項6之薄膜電晶體。
TW112111948A 2022-03-29 2023-03-29 濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器 TW202421815A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-054664 2022-03-29
JP2022054664 2022-03-29
JP2022104929 2022-06-29
JP2022-104929 2022-06-29

Publications (1)

Publication Number Publication Date
TW202421815A true TW202421815A (zh) 2024-06-01

Family

ID=88201271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111948A TW202421815A (zh) 2022-03-29 2023-03-29 濺鍍靶材、濺鍍靶材之製造方法、氧化物薄膜、薄膜電晶體及電子機器

Country Status (2)

Country Link
TW (1) TW202421815A (zh)
WO (1) WO2023189870A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP6159867B1 (ja) * 2016-12-22 2017-07-05 Ｊｘ金属株式会社 透明導電膜形成用ターゲット、透明導電膜形成用ターゲットの製造方法及び透明導電膜の製造方法

Also Published As

Publication number Publication date
WO2023189870A1 (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
TWI760539B (zh) 濺鍍靶材、氧化物半導體薄膜、薄膜電晶體及電子機器
CN110447093B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
US20150354053A1 (en) Sputtering target
CN110678433B (zh) 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶
CN112512991B (zh) 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
JP2019064858A (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
TWI805567B (zh) 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材
TWI755479B (zh) 非晶質氧化物半導體膜、氧化物燒結體、薄膜電晶體、濺鍍靶、電子機器及非晶質氧化物半導體膜之製造方法
WO2023189870A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物薄膜、薄膜トランジスタ、及び電子機器
JP2019064887A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019064859A (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
WO2023189834A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、結晶酸化物薄膜、薄膜トランジスタ、及び電子機器
WO2023176591A1 (ja) 焼結体、スパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、電子機器、及び焼結体の製造方法
JP2019077594A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ