TW202418597A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202418597A
TW202418597A TW112138956A TW112138956A TW202418597A TW 202418597 A TW202418597 A TW 202418597A TW 112138956 A TW112138956 A TW 112138956A TW 112138956 A TW112138956 A TW 112138956A TW 202418597 A TW202418597 A TW 202418597A
Authority
TW
Taiwan
Prior art keywords
gate
active
blocking
layer
spacer
Prior art date
Application number
TW112138956A
Other languages
English (en)
Inventor
柳宗烈
金正澤
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202418597A publication Critical patent/TW202418597A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種半導體元件。半導體元件包括：主動區，包括第一部分及第二部分；隔離區，位於主動區的側表面上；多個主動層，在垂直方向上堆疊於主動區的第一部分上且彼此間隔開；磊晶結構，設置於主動區的第二部分上，連接至所述多個主動層且在垂直方向上與隔離區交疊；閘極結構，與主動區相交地延伸且環繞所述多個主動層中的每一者；以及閘極間隔件，位於閘極結構的側表面上。磊晶結構包括阻擋層及位於阻擋層上的源極/汲極結構。阻擋層包括：多個主動阻擋部分，分別接觸所述多個主動層；以及至少一個第一彎曲部分，彎曲且自所述多個主動阻擋部分中的至少一者延伸並且接觸閘極間隔件。

Description

半導體元件
[相關申請案的相交參考]
本申請案基於2022年10月12日於韓國智慧財產局提出申請的韓國專利申請案第10-2022-0130712號且主張所述韓國專利申請案的優先權，所述韓國專利申請案的揭露內容全部併入本案供參考。
本揭露的實例性實施例是有關於一種包括多個主動層、阻擋層及源極/汲極結構的半導體元件。
由於對高效能、高速及/或多功能半導體元件的需求已增大，因此半導體元件的積體密度亦已增大。在製造具有與半導體元件的高積體度趨勢對應的精細圖案的半導體元件時，必須實施具有精細寬度或精細間隔的圖案。並且，為了解決由於平面金屬氧化物半導體場效電晶體（metal-oxide-semiconductor field-effect transistor，MOSFET）的大小減小所致的操作性質的限制，已嘗試開發一種包括具有三維通道結構的鰭場效電晶體（fin field-effect transistor，FinFET）的半導體元件。
本揭露的實例性實施例提供一種可防止包括在垂直方向上彼此間隔開的多個主動層的電晶體中出現洩漏電流的半導體元件。
根據實施例，提供一種半導體元件，所述半導體元件可包括：主動區，包括第一部分及第二部分；隔離區，位於所述主動區的側表面上；多個主動層，在垂直方向上堆疊且彼此間隔開且位於所述主動區的所述第一部分上；磊晶結構，設置於所述主動區的所述第二部分上，連接至所述多個主動層，且在所述垂直方向上與所述隔離區交疊；閘極結構，在與所述主動區相交的同時延伸且環繞所述多個主動層中的每一者；以及閘極間隔件，位於所述閘極結構的側表面上。所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構。所述阻擋層包括：多個主動阻擋部分，分別接觸所述多個主動層；以及至少一個第一彎曲部分，彎曲且自所述多個主動阻擋部分中的至少一者延伸並且接觸所述閘極間隔件。
根據實施例，提供一種半導體元件，所述半導體元件可包括：主動區，包括第一部分及第二部分；隔離區，位於所述主動區的側表面上；多個主動層，在垂直方向上堆疊且彼此間隔開且位於所述主動區的所述第一部分上；磊晶結構，設置於所述主動區的所述第二部分上，連接至所述多個主動層，且在所述垂直方向上與所述隔離區交疊；閘極結構，在與所述主動區相交的同時延伸且環繞所述多個主動層中的每一者；以及閘極間隔件，位於所述閘極結構的側表面上。所述閘極結構包括：多個下部閘極部分，分別設置於所述多個主動層下方；以及上部閘極部分，設置於所述多個主動層之中的上部主動層上。所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構。所述阻擋層包括：下部阻擋部分，接觸所述主動區的所述第二部分；多個主動阻擋部分，分別接觸所述多個主動層；多個閘極阻擋部分，分別接觸所述下部閘極部分；以及至少一個彎曲部分，彎曲且自所述多個主動阻擋部分、所述多個閘極阻擋部分及所述下部阻擋部分中的至少一者延伸並且接觸所述閘極間隔件。
根據實施例，提供一種半導體元件，所述半導體元件可包括：主動區，包括第一部分及第二部分；多個主動層，在垂直方向上堆疊且彼此間隔開並且位於所述主動區的所述第一部分上；磊晶結構，設置於所述主動區的所述第二部分上且電性連接至所述多個主動層；閘極結構，在與所述主動區相交的同時延伸且環繞所述多個主動層中的每一者；以及閘極間隔件，位於所述閘極結構的側表面上。所述閘極結構包括：多個下部閘極部分，分別設置於所述多個主動層下方；以及上部閘極部分，設置於所述多個主動層之中的上部主動層上。所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構。所述阻擋層包括：下部阻擋部分，接觸所述主動區的所述第二部分；多個主動阻擋部分，分別接觸所述多個主動層；多個閘極阻擋部分，分別接觸所述下部閘極部分；以及至少一個彎曲部分，彎曲且自所述多個主動阻擋部分及所述多個閘極阻擋部分中的至少一者在水平方向上延伸並且接觸所述閘極間隔件。
在下文中，將參考附圖如下闡述本揭露的實施例。
在下文中，為了易於說明，可在本文中使用例如「上部的」、「中間的」、「下部的」、「垂直的」、「水平的」等空間相對用語及/或類似用語來闡述圖中所說明的一個構件或特徵與另外的構件或特徵的關係。應理解，除了圖中所繪示的定向之外，空間相對用語亦旨在囊括元件在使用或操作中的不同定向。可使用例如「第一」、「第二」及「第三」等用語來闡述各種構件。該些用語用於對一個構件與另一構件進行區分，但所述構件並不受所述用語限制。舉例而言，「第一構件」可被稱為「第二構件」，而此並不背離本揭露的範疇。本文中所使用的在一系列構件之前的表達「……中的至少一者」修飾整個的一系列構件，並不修飾所述一系列構件中的各別構件。舉例而言，表達「a、b及c中的至少一者」應被理解為僅包括a、僅包括b、僅包括c、包括a及b兩者、包括a及c兩者、包括b及c兩者、或包括a、b及c全部。
圖1至圖5說明根據實施例的半導體元件。圖1是根據實施例的半導體元件的俯視平面圖。圖2A是根據實施例的圖1中所示半導體元件的剖視圖，所述剖視圖是沿著線I-I'及II-II'截取。圖2B是根據實施例的圖1中所示半導體元件的剖視圖，所述剖視圖是沿著線III-III'截取。圖3是根據實施例的圖2A中所示部分「A」的放大圖。圖4是圖1所示半導體元件的在X-Y水平方向上沿著圖3中的線IV-IV'截取的平面處的平面圖。圖5是圖1所示半導體元件的在X-Y水平方向上沿著圖3中的線V-V'截取的平面處的平面圖。
在此，應理解，圖1說明半導體元件的主動區、閘極結構、閘極間隔件及源極/汲極結構之間的結構關係及位置關係，而為簡潔起見，未示出半導體元件的所有其他結構構件。
參考圖1、圖2A至圖2B及圖3，根據實施例的半導體元件1可包括基板3、位於基板3上的主動區18a及設置於基板3上的主動區18a的側表面上的隔離區18i。
基板3可包含半導體材料，例如第IV族半導體、第III-V族化合物半導體、或第II-VI族化合物半導體。舉例而言，第IV族半導體可包括矽（Si）、鍺（Ge）或矽鍺（SiGe）。基板3可被設置為體晶圓、磊晶層、絕緣體上矽（silicon-on-insulator，SOI）層或絕緣體上半導體（semiconductor-on-insulator，SeOI）層。
隔離區18i可由絕緣材料或低介電常數（low-κ）介電材料（包括例如氧化矽、氮化矽或另一氧化物或氮化物化合物，並不僅限於此）形成。隔離區18i可使用淺溝槽隔離（shallow trench isolation，STI）製程來形成。
主動區18a可為自基板3在垂直方向Z上延伸的主動鰭。垂直方向Z可為垂直於基板3的上表面的方向。在俯視平面圖中，主動區18a可具有在第一水平方向X（通道長度方向）上延伸的桿形狀或線形狀。第一水平方向X可平行於基板3的上表面。
主動區18a可包含與基板3的材料相同的材料，例如半導體材料。主動區18a可包括井區。舉例而言，當主動區18a用於形成p型金屬氧化物半導體（p-type metal-oxide-semiconductor，PMOS）電晶體時，主動區18a可包括包含例如磷（P）、砷（As）或銻（Sb）等雜質的n型井區。作為另外一種選擇，當主動區18a用於形成n型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體時，主動區18a可包括包含例如硼（B）、鎵（Ga）或銦（In）等雜質的p型井區。主動區18a可包括第一部分18a_1及第二部分18a_2。
半導體元件1可更包括多個主動層15，所述多個主動層15在垂直方向Z上堆疊於主動區18a的第二部分18a_2上方且彼此間隔開。舉例而言，所述多個主動層15可包括：下部主動層15a；中間主動層15b，位於下部主動層15a上；及上部主動層15c，位於中間主動層15b上。圖2A至圖2B及圖3示出所述多個主動層15包括三個主動層，即下部主動層15a、中間主動層15b及上部主動層15c，但本揭露並不僅限於此。舉例而言，根據實施例，所述多個主動層15可包括在垂直方向Z上彼此間隔開的多於三個或少於三個主動層。
所述多個主動層15可包含可用作電晶體的通道區的半導體材料，例如矽材料。舉例而言，所述多個主動層15中的每一者可包括半導體層，例如矽層。所述多個主動層15可被稱為通道層。
半導體元件1可包括：閘極結構52，在第二水平方向Y（通道寬度方向）上延伸，同時與主動區18a相交且分別環繞所述多個主動層15；閘極頂蓋圖案65，位於閘極結構52上；以及閘極間隔件24，位於閘極結構52的側表面上。閘極結構52可與主動區18a相交且可在第二水平方向Y上延伸。因此，閘極結構52可包括在垂直方向上與主動區18a交疊的部分及在垂直方向上與隔離區18i交疊的部分。
閘極結構52可包括閘極介電層55及位於閘極介電層55上的閘極電極58。閘極介電層55可包含氧化矽及高介電常數（high-κ）介電質中的至少一種。所述高介電常數材料可指介電常數高於氧化矽（例如，SiO 2）的介電常數的介電材料。所述高介電常數材料可為例如以下中的一種：氧化鋁（Al 2O 3）、氧化鉭（Ta 2O 3）、氧化鈦（TiO 2）、氧化釔（Y 2O 3）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSi xO y）、氧化鉿（HfO 2）、氧化鉿矽（HfSi xO y）、氧化鑭（La 2O 3）、氧化鑭鋁（LaAl xO y）、氧化鑭鉿（LaHf xO y）、氧化鉿鋁（HfAl xO y）及氧化鐠（Pr 2O 3）。
閘極電極58可包含導電材料。舉例而言，閘極電極58可包含經過摻雜的複晶矽、金屬、導電金屬氮化物、金屬半導體化合物、導電金屬氧化物、導電石墨烯、導電碳奈米管或其組合。舉例而言，閘極電極58可由經過摻雜的複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x、導電石墨烯、導電碳奈米管或其組合形成，但本揭露並不僅限於此。閘極電極58可包括由前述材料形成的單層或多層。
閘極結構52可包括：下部閘極部分52_L，設置於所述多個主動層15中的每一者下方；以及上部閘極部分52_U，設置於所述多個主動層15之中的最上部主動層上方。舉例而言，在閘極結構52中，下部閘極部分52_L可包括：第一下部閘極部分52_La，位於主動區18a與下部主動層15a之間；第二下部閘極部分52_Lb，位於下部主動層15a與中間主動層15b之間；以及第三下部閘極部分52_Lc，位於中間主動層15b與上部主動層15c之間。
在沿著第一水平方向X截取的橫截面結構（例如，圖2A中的I-I'橫截面結構及圖3中的放大橫截面結構）中，閘極結構52的下部閘極部分52_L中的每一者可包括下部閘極電極部分58_L及環繞下部閘極電極部分58_L的下部閘極介電部分55_L，且閘極結構52的上部閘極部分52_U可包括上部閘極電極部分58_U及設置於上部閘極電極部分58_U的下表面及側表面上的上部閘極介電部分55_U。舉例而言，下部閘極部分58_L可包括下部閘極電極部分58_La、58_Lb及58_Lc，且下部閘極介電部分55_L可包括分別環繞下部閘極電極部分58_La、58_Lb及58_Lc的下表面、上表面及側表面的下部閘極介電部分55_La、55_Lb及55_Lc。
閘極間隔件24可由絕緣材料形成。舉例而言，閘極間隔件24可包含絕緣材料或低介電常數介電質，例如氧化矽、氮化矽、氮氧化矽（SiON）或其組合，並不僅限於此。舉例而言，閘極間隔件24可包括由上述材料形成的多層。舉例而言，閘極間隔件24可包括第一間隔件24a及第二間隔件24b。第一間隔件24a可包括：垂直部分24a_V，在第一水平方向X上夾置於上部閘極部分52_U與第二間隔件24b之間；以及下部部分24a_B，在垂直方向Z上夾置於第二間隔件24b與上部主動層15c之間。在本文中，下部部分24a_B亦可被稱為水平部分。
閘極頂蓋圖案65可設置於閘極結構52及閘極間隔件24上。閘極頂蓋圖案65可包含絕緣材料，例如氮化矽，並不僅限於此。
半導體元件1可更包括磊晶結構28、層間絕緣層42及接觸插塞70。磊晶結構28可包括置於主動區18a的第一部分18a_1上方、連接至所述多個主動層15且在垂直方向Z上與隔離區18i交疊的部分。舉例而言，磊晶結構28可在垂直方向Z上與隔離區18i部分地交疊。磊晶結構28可電性連接至所述多個主動層15。層間絕緣層42可設置於閘極間隔件24的側表面、閘極頂蓋圖案65的側表面及上部閘極部分52_U的側表面上。層間絕緣層42可設置於磊晶結構28上方。層間絕緣層42可設置於隔離區18i上方。接觸插塞70可穿透過層間絕緣層42且可電性連接至磊晶結構28。接觸插塞70可由導電材料形成。
磊晶結構28可包括阻擋層30以及位於阻擋層30上的源極/汲極結構39。
源極/汲極結構39可包括第一源極/汲極磊晶層39a及位於第一源極/汲極磊晶層39a上的第二源極/汲極磊晶層39b。第一源極/汲極磊晶層39a可包含第一SiGe材料，且第二源極/汲極磊晶層39b可包含組成物與第一SiGe材料的組成物不同的第二SiGe材料。舉例而言，第二SiGe材料的Ge濃度可高於第一SiGe材料的Ge濃度。
源極/汲極結構39可為電晶體的源極/汲極區。舉例而言，在PMOS電晶體中，源極/汲極結構39可因包含例如硼（B）等雜質而具有p型導電性。
接觸插塞70可接觸且電性連接至第二源極/汲極磊晶層39b。
阻擋層30可包括磊晶層。阻擋層30可具有與源極/汲極結構39不同的材料組成物。根據實施例，阻擋層30可被配置為矽磊晶層。阻擋層30可為單晶矽層。阻擋層30可包含具有與源極/汲極結構39的組成物不同的組成物的材料。舉例而言，源極/汲極結構39可包括SiGe磊晶層，且阻擋層30可包括與SiGe磊晶層不同的磊晶層，例如矽磊晶層。根據實施例，當源極/汲極結構39由矽（Si）或SiGe形成且摻雜有一或多種雜質（例如P、As、Sb、B、Ga、In等）時，阻擋層可由Si形成但沒有所述雜質中的一或多種。
在實例中，阻擋層30可包括經過摻雜的磊晶層，例如經過摻雜的矽層。
阻擋層30可包括摻雜有碳（C）、氧（O）、氮（N）及氟（F）中的至少一種的經過摻雜的磊晶層，例如摻雜有碳（C）、氧（O）、氮（N）及氟（F）中的至少一種的經過摻雜的矽層。
阻擋層30可包括經過摻雜的磊晶層（例如，經過摻雜的矽層），所述經過摻雜的磊晶層包含藉由雜質在電晶體的源極/汲極區（例如源極/汲極結構39）中的擴散而摻雜的雜質。舉例而言，阻擋層30的經過摻雜的矽層中的雜質的最大濃度可低於電晶體的源極/汲極區（例如，源極/汲極結構39）中的雜質的最大濃度。舉例而言，當與阻擋層30相鄰的源極/汲極結構39摻雜有硼時，阻擋層30亦可摻雜有硼，且阻擋層30中的硼的最大濃度可低於源極/汲極結構39中的硼的最大濃度。
阻擋層30可包括包含C、O、N、F及B（硼）中的至少一種的經過摻雜的矽層。
再舉例而言，阻擋層30的至少一部分可包括未經摻雜的磊晶層，例如未經摻雜的矽層。舉例而言，阻擋層30在與源極/汲極結構39相鄰的部分中可摻雜有與源極/汲極結構39中的雜質相同的雜質，且在與源極/汲極結構39間隔開或遠離源極/汲極結構39的部分中可不摻雜雜質。
阻擋層30可具有在約1奈米至約5奈米範圍內的厚度。舉例而言，為了防止源極/汲極結構39與閘極電極58之間出現洩漏電流，阻擋層30可具有約1奈米或大於1奈米的厚度，且阻擋層30可具有約5奈米或小於5奈米的厚度以防止半導體元件1的電性性質隨著源極/汲極結構39的大小（例如體積）的減小而劣化。
源極/汲極結構39的第一源極/汲極磊晶層39a可設置於阻擋層30與第二源極/汲極磊晶層39b之間。第一源極/汲極磊晶層39a可具有較阻擋層30的厚度大的厚度。
在圖3的放大剖視圖中，閘極間隔件24可包括下表面24vb、內側表面24vs1及外側表面24vs2。閘極間隔件24的下表面24vb可接觸上部主動層15c的上表面，且閘極間隔件24的內側表面24vs1可接觸上部閘極部分52_U的上部閘極介電部分55_U，且閘極間隔件24的外側表面24vs2可在第一水平方向X上與閘極間隔件24的內側表面24vs1相對。
阻擋層30可包括：多個主動阻擋部分30a_A，接觸所述多個主動層15；下部阻擋部分30a_B，接觸主動區18a；及多個閘極阻擋部分30a_G，接觸下部閘極部分52_L。
阻擋層30可更包括至少一個彎曲部分30e，所述至少一個彎曲部分30e彎曲且自所述多個主動阻擋部分30a_A、所述多個閘極阻擋部分30a_G及下部阻擋部分30a_B中的至少一者延伸且與閘極間隔件24接觸。
在阻擋層30中，所述多個主動阻擋部分30a_A、所述多個閘極阻擋部分30a_G、下部阻擋部分30a_B及至少一個彎曲部分30e可彼此成為一體。在阻擋層30中，所述多個主動阻擋部分30a_A、所述多個閘極阻擋部分30a_G、下部阻擋部分30a_B及至少一個彎曲部分30e可被形成為連續地連接且成為一體的單層或結構。
所述多個主動阻擋部分30a_A可包括下部主動阻擋部分30a_Aa、位於下部主動阻擋部分30a_Aa上的中間主動阻擋部分30a_Ab及位於中間主動阻擋部分30a_Ab上的上部主動阻擋部分30a_Ac。下部主動阻擋部分30a_Aa可設置於與下部主動層15a的水平高度相同或實質上相同的水平高度處且可接觸下部主動層15a。中間主動阻擋部分30a_Ab可設置於與中間主動層15b的水平高度相同或實質上相同的水平高度處且可接觸中間主動層15b。上部主動阻擋部分30a_Ac可設置於與上部主動層15c的水平高度相同或實質上相同的水平高度處且可接觸上部主動層15c。
所述多個閘極阻擋部分30a_G可包括下部閘極阻擋部分30a_Ga、位於下部閘極阻擋部分30a_Ga上的中間閘極阻擋部分30a_Gb及位於中間閘極阻擋部分30a_Gb上的上部閘極阻擋部分30a_Gc。下部閘極阻擋部分30a_Ga可設置於與第一下部閘極部分52_La的水平高度相同或實質上相同的水平高度處，且可接觸第一下部閘極部分52_La的下部閘極介電部分55_La。中間閘極阻擋部分30a_Gb可設置於與第二下部閘極部分52_Lb的水平高度相同或實質上相同的水平高度處，且可接觸第二下部閘極部分52_Lb的下部閘極介電部分55_Lb。上部閘極阻擋部分30a_Gc可設置於與第三下部閘極部分52_Lc的水平高度相同或實質上相同的水平高度處，且可接觸第三下部閘極部分52_Lc的下部閘極介電部分55_Lc。
在圖3中所說明的橫截面結構中，所述多個主動阻擋部分30a_A的至少一部分可在朝向源極/汲極結構39的垂直中心軸的方向上彎曲，且所述多個閘極阻擋部分30a_G的一部分可在遠離源極/汲極結構39的垂直中心軸的方向上彎曲。
阻擋層30的至少一個彎曲部分30e可包括自所述多個主動阻擋部分30a_A中的至少一者延伸的至少一個第一彎曲部分。舉例而言，在圖3中所說明的橫截面結構中，阻擋層30的至少一個彎曲部分30e可包括垂直彎曲部分30e_V，所述垂直彎曲部分30e_V彎曲且自所述多個主動阻擋部分30a_A之中的上部主動阻擋部分30a_Ac延伸並且接觸閘極間隔件24的外側表面24vs2。垂直彎曲部分30e_V可接觸閘極間隔件24的第一間隔件24a的側表面，且可與第二間隔件24b間隔開。
在圖3中所說明的橫截面結構中，垂直彎曲部分（圖3中的30e_V）可接觸第一間隔件24a的在閘極間隔件24的外側表面24vs2中的側表面的至少一半，且可與第二間隔件24b的側表面間隔開。
在圖3中所說明的橫截面結構中，第一間隔件24a的在閘極間隔件24的外側表面24vs2中的側表面可接觸源極/汲極結構39的第二源極/汲極磊晶層39b及垂直彎曲部分30e_V。在圖3中所說明的橫截面結構中，源極/汲極結構39的第二源極/汲極磊晶層39b可接觸第一間隔件24a的在閘極間隔件24的外側表面24vs2中的側表面的一部分及第二間隔件24b的在閘極間隔件24的外側表面24vs2中的側表面的一部分。
在圖3中所說明的橫截面結構中，接觸插塞70的下表面可設置於較垂直彎曲部分30e_V的水平高度低的水平高度上。在圖3中所說明的橫截面結構中，接觸插塞70的下表面可設置於較上部主動層15c的水平高度低的水平高度上。
在圖2B中所說明的橫截面結構中，阻擋層30的所述至少一個彎曲部分30e可更包括彎曲且自下部阻擋部分30a_B延伸並且接觸隔離區18i的上表面18s的下部彎曲部分30e_B。隔離區18i的上表面18s的一部分的水平高度可在遠離主動區18a的側表面的方向上降低。下部彎曲部分30e_B的下端部分（例如，最下端部分）可設置於較下部阻擋部分30a_B的水平高度低的水平高度上。
阻擋層30的至少一個彎曲部分30e的端部部分可具有尖的形狀。
阻擋層30的所述至少一個彎曲部分30e可防止可能在閘極電極58與源極/汲極結構39之間產生的洩漏電流，或可防止可能在閘極電極58與源極/汲極結構39之間產生的電性短路。舉例而言，阻擋層30的所述至少一個彎曲部分30e（例如，垂直彎曲部分30e_V）可防止可能沿著閘極間隔件24的下表面在上部閘極電極部分58_U與源極/汲極結構39之間產生的洩漏電流或電性短路。
在以下說明中，將參考圖4闡述說明下部閘極部分52_L中的一者（例如，下部閘極部分52_L之中的第二下部閘極部分52_Lb）的俯視平面圖。
參考圖4以及圖1至圖3，在俯視平面圖中，閘極間隔件24可具有：第一側表面24hsa，接觸閘極介電層55；第二側表面24hsb，與第一側表面24hsa相對；以及第三側表面24hb，自第一側表面24hsa的端部部分及第二側表面24hsb的端部部分延伸，將所述端部部分彼此連接且接觸阻擋層30。在閘極間隔件24中，第一側表面24hsa及第二側表面24hsb可為設置於第一水平方向X上的側表面，且第三側表面24hb可為設置於第二水平方向Y上的側表面。
下部閘極阻擋部分30a_Ga可具有接觸第一下部閘極部分52_La的下部閘極介電部分55_La的側表面SGa（在圖3中），中間閘極阻擋部分30a_Gb可具有接觸第二下部閘極部分52_Lb的下部閘極介電部分55_Lb的側表面SGb（在圖3及圖4中），且上部閘極阻擋部分30a_Gc可具有接觸第三下部閘極部分52_Lc的下部閘極介電部分55_Lc的側表面SGc（在圖3中）。
所述至少一個彎曲部分30e可更包括彎曲且自閘極阻擋部分30a_G中的至少一者延伸（例如，彎曲且在水平方向上延伸）的至少一個第一水平彎曲部分30e_GH。舉例而言，所述至少一個第一水平彎曲部分30e_GH可包括：第一下部水平彎曲部分，彎曲且自下部閘極阻擋部分30a_Ga延伸；第一中間水平彎曲部分，彎曲且自中間閘極阻擋部分30a_Gb延伸；以及第一上部水平彎曲部分，彎曲且自上部閘極阻擋部分30a_Gc延伸。
在所述至少一個第一水平彎曲部分30e_GH中，第一下部水平彎曲部分及第一上部水平彎曲部分可具有與第一中間水平彎曲部分的平面形狀實質上相同的平面形狀，且因此將闡述第一中間水平彎曲部分。
閘極間隔件24的第一側表面24hsa可接觸閘極介電層55，例如至少接觸第二下部閘極部分52_Lb（在圖4中）的下部閘極介電部分55_Lb。
所述至少一個第一水平彎曲部分30e_GH的第一中間水平彎曲部分可彎曲且自中間閘極阻擋部分30a_Gb的端部部分延伸，可接觸閘極間隔件24的第三側表面24hb且可與閘極間隔件24的第二側表面24hsb間隔開。所述至少一個第一水平彎曲部分30e_GH的第一中間水平彎曲部分可不接觸閘極間隔件24的第二側表面24hsb。
閘極間隔件24的第三側表面24hb可接觸第二下部閘極部分52_Lb的下部閘極介電部分55_Lb、中間閘極阻擋部分30a_Gb及至少一個第一水平彎曲部分30e_GH（例如，第一中間水平彎曲部分）。
在閘極間隔件24的第三側表面24hb中，所述至少一個第一水平彎曲部分30e_GH的第一中間水平彎曲部分可增大第二下部閘極部分52_Lb的下部閘極電極部分58_Lb與源極/汲極結構39之間的距離。因此，所述至少一個第一水平彎曲部分30e_GH的第一中間水平彎曲部分可防止第二下部閘極部分52_Lb的下部閘極電極部分58_Lb與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的洩漏電流或第二下部閘極部分52_Lb的下部閘極電極部分58_Lb與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的電性短路。
根據實施例，所述至少一個第一水平彎曲部分30e_GH可防止下部閘極部分52_L的下部閘極電極部分58_La、58_Lb及58_Lc與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的洩漏電流或下部閘極部分52_L的下部閘極電極部分58_La、58_Lb及58_Lc與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的電性短路。
源極/汲極結構39的第二源極/汲極磊晶層39b可接觸閘極間隔件24的第三側表面24hb的一部分，且可接觸閘極間隔件24的第二側表面24hsb的一部分。
在以下說明中，將參考圖5闡述說明所述多個主動層15中的一個主動層（例如，所述多個主動層15之中的中間主動層15b）的俯視平面圖。
參考圖5以及圖1至圖4，如參考圖4所述，在俯視平面圖中，閘極間隔件24可包括第一側表面24hsa、第二側表面24hsb及第三側表面24hb。
下部主動阻擋部分30a_Aa可具有接觸下部主動層15a的側表面（圖3中的SAa），中間主動阻擋部分30a_Ab可具有接觸中間主動層15b的側表面SAb（圖3及圖5中），且上部主動阻擋部分30a_Ac可具有接觸上部主動層15c的側表面SAc（圖3中）。
所述至少一個彎曲部分30e可包括彎曲且自主動阻擋部分30a_A中的至少一者延伸（例如，彎曲且在水平方向上延伸）的至少一個第二水平彎曲部分30e_AH。舉例而言，所述至少一個第二水平彎曲部分30e_AH可包括：第二下部水平彎曲部分，彎曲且自下部主動阻擋部分30a_Aa延伸；第二中間水平彎曲部分，彎曲且自中間主動阻擋部分30a_Ab延伸；以及第二上部水平彎曲部分，彎曲且自上部主動阻擋部分30a_Ac延伸。
在至少一個第二水平彎曲部分30e_AH中，第二下部水平彎曲部分及第二上部水平彎曲部分可具有與第二中間水平彎曲部分的平面形狀實質上相同的平面形狀，且因此將主要闡述第二中間水平彎曲部分。
在圖5的剖視圖中，所述至少一個第二水平彎曲部分30e_AH的第二中間水平彎曲部分可彎曲且自中間主動阻擋部分30a_Ab的端部部分延伸，可接觸閘極間隔件24的第三側表面24hb且可與閘極間隔件24的第二側表面24hsb間隔開。所述至少一個第二水平彎曲部分30e_AH的第二中間水平彎曲部分可不接觸閘極間隔件24的第二側表面24hsb。
閘極間隔件24的所述第三側表面24hb可接觸中間主動層15b、中間主動阻擋部分30a_Ab及至少一個第二水平彎曲部分30e_AH（例如，第二中間水平彎曲部分）。
在閘極間隔件24的第三側表面24hb上，所述至少一個第二水平彎曲部分30e_AH的第二中間水平彎曲部分可增大閘極電極58與源極/汲極結構39之間的距離。
因此，所述至少一個第二水平彎曲部分30e_AH可防止閘極電極58與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的洩漏電流及閘極電極58與源極/汲極結構39之間的可能在閘極間隔件24的第三側表面24hb上產生的電性短路。
源極/汲極結構39的第二源極/汲極磊晶層39b可接觸閘極間隔件24的第二側表面24hsb的一部分。第二間隔件24b可與所述至少一個第二水平彎曲部分30e_AH間隔開。舉例而言，第二間隔件24b可不接觸所述至少一個第二水平彎曲部分30e_AH。
在下文中，將闡述上述半導體元件1的組件的各種修改實例。將在下文將基於被修改或替換的組件闡述上述半導體元件1的組件的各種修改實例。並且，將在下文參考圖式闡述可修改或替換的組件，但可修改或替換的組件可彼此組合，或可與上文所述的其他組件組合，並且可包括於根據實施例的半導體元件1中。
將參考圖6及圖7闡述圖3中所示的垂直彎曲部分30e_V的各種修改實例。圖6是說明根據實施例的圖1所示半導體元件的修改實例的放大剖視圖，且圖7是說明根據實施例的圖1所示半導體元件的修改實例的放大剖視圖。圖6是說明來自圖3中的橫截面結構的修改組件的剖視圖，且圖7是說明來自圖3中的橫截面結構的修改組件的剖視圖。
在修改實例中，參考圖6，在參考圖3所述的閘極間隔件24的外側表面24vs2中，接觸第一間隔件24a的側表面的一部分且與第二間隔件24b的側表面間隔開的垂直彎曲部分30e_V（圖3中）可被修改成彎曲且自上部主動阻擋部分30a_Ac延伸、在閘極間隔件24的外側表面24vs2中接觸第一間隔件24a的側表面且接觸第二間隔件24b的側表面的一部分的垂直彎曲部分30e_Va。
在另一修改實例中，參考圖7，在閘極間隔件24的外側表面24vs2中接觸第一間隔件24a的側表面的至少一半且與第二間隔件24b的側表面間隔開的垂直彎曲部分30e_V（圖3中）可被修改成彎曲且自上部主動阻擋部分30a_Ac延伸且在閘極間隔件24的外側表面24vs2中接觸第一間隔件24a的側表面的不到一半的垂直彎曲部分30e_Vb。
在以下說明中，將參考圖8闡述圖4中所示的第一水平彎曲部分30e_GH的修改實例。圖8是根據實施例的在平面圖中的圖1所示半導體元件的修改實例的放大剖視圖以說明圖4的修改組件。
在修改實例中，參考圖8，接觸閘極間隔件24的第三側表面24hb且與閘極間隔件24的第二側表面24hsb間隔開的所述至少一個第一水平彎曲部分30e_GH（圖4中）可被修改成自接觸閘極間隔件24的第三側表面24hb的一部分延伸且設置於閘極間隔件24的第二側表面24hsb的一部分上的第一水平彎曲部分30e_GHa。第一水平彎曲部分30e_GHa可與第二間隔件24b間隔開。舉例而言，第一水平彎曲部分30e_GHa可不接觸第二間隔件24b。
在以下說明中，將參考圖9闡述圖5中所示的第二水平彎曲部分30e_AH的修改實例。圖9是根據實施例的在平面圖中的圖1所示半導體元件的修改實例的放大剖視圖以說明圖5的修改組件。
在修改實例中，參考圖9，接觸閘極間隔件24的第三側表面24hb且與閘極間隔件24的第二側表面24hsb間隔開的所述至少一個第二水平彎曲部分30e_AH（圖5中）可被修改成自接觸閘極間隔件24的第三側表面24hb的一部分延伸且設置於閘極間隔件24的第二側表面24hsb的一部分上的第二水平彎曲部分30e_AHa。第二水平彎曲部分30e_AHa可與第二間隔件24b間隔開。舉例而言，第二水平彎曲部分30e_AHa可不接觸第二間隔件24b。
在以下說明中，將參考圖10A、圖10B及圖11至圖15闡述形成根據實施例的半導體元件的方法的實施例。圖10A及圖10B是說明製造根據實施例的半導體元件的方法的實例的流程圖，且圖11至圖15是說明形成根據實施例的圖1中所示的半導體元件的方法的剖視圖，所述剖視圖分別沿著線I-I'及II-II'截取。
參考圖10A及圖11，可形成第一結構12與15，所述第一結構包括交替地堆疊於基板3上的犧牲層12及主動層15（S5）。在第一結構12與15中，主動層15之中的最下部層及犧牲層12可為犧牲層，且最上部層可為主動層。可經由後續製程將犧牲層12替換成參考圖2A及圖3所述的下部閘極部分52_L。可使用磊晶製程將主動層15中的每一者形成為第一材料層，且可使用磊晶製程將犧牲層12中的每一者形成為與所述第一材料層不同的第二材料層。主動層15的第一材料層可包括矽層，且犧牲層12的第二材料層可包括SiGe層及Ge層中的至少一種。
可藉由蝕刻第一結構12與15、及基板3的一部分來形成隔離溝槽18t（S10）。隔離溝槽18t可界定形成於第一結構12與15下方的主動區18a。主動區18a可具有在第一水平方向X上延伸的桿形狀或線形狀。
可形成隔離區18i，所述隔離區18i填充隔離溝槽18t且暴露出第一結構12與15的側表面（S15）。隔離區18i可由絕緣材料或低介電常數介電材料（例如氧化矽、氮化矽或另一氧化物或氮化物化合物，並不僅限於此）形成。
可形成第二結構21與24，所述第二結構包括犧牲閘極21及閘極間隔件24（S20）。
犧牲閘極21可與第一結構12與15以及主動區18a相交且可在第二水平方向Y上延伸。犧牲閘極21可包括依次堆疊的第一犧牲閘極21a及第二犧牲閘極21b。可在犧牲閘極21的側表面上形成閘極間隔件24。形成閘極間隔件24可包括：共形地形成第一層；共形地形成厚度大於第一層的厚度的第二層；以及非等向性地蝕刻所述第一層及所述第二層。非等向性蝕刻的第一層可形成為第一間隔件24a，且非等向性蝕刻的第二層可形成為第二間隔件24b。
參考圖10A及圖12，可藉由使用第二結構21與24作為蝕刻遮罩的蝕刻製程來蝕刻主動層15及犧牲層12以形成凹陷區27（S25）。根據主動層15與犧牲層12之間在蝕刻速率上的差異，其餘主動層15的側表面的至少一部分可具有朝向凹陷區27向外彎的形狀，且其餘犧牲層12的側表面的至少一部分可具有自凹陷區27向內彎的形狀。
根據實施例，由凹陷區27暴露出的主動層15的側表面、犧牲層12的側表面及主動區18a（例如，主動區18a的上表面）可被稱為半導體區12、15及18a，且閘極間隔件24的表面、第二犧牲閘極21b的上表面及隔離區18i（圖2B中）的上表面18s（圖2B中）可被稱為絕緣區21b、24及18s（圖2B中）。
參考圖10B及圖13，可形成磊晶層36，所述磊晶層36共形地覆蓋半導體區12、15及18a以及絕緣區21b、24及18s（圖2B中）且包括結晶區30及非晶區33（S30）。
磊晶層36可具有在約1奈米至約5奈米範圍內的厚度。
結晶區30可接觸半導體區12、15及18a，可設置於半導體區12、15及18a上，且可延伸至與半導體區12、15及18a相鄰的絕緣區24及18s（圖2B中）。非晶區33可自結晶區30延伸且可設置於絕緣區21b、24及18s上（圖2B）。
結晶區30可包括：第一部分30a，接觸半導體區12、15及18a；以及第二部分30b，自第一部分30a延伸至與半導體區12、15及18a相鄰的絕緣區24及18s（圖2B中）。
在磊晶層36中，結晶區30可由結晶矽形成，且非晶區33可由非晶矽形成。
參考圖1至圖9所述的實施例中的一者的阻擋層30中可包括結晶區30。舉例而言，在結晶區30中，第一部分30a可包括於圖3中所說明的所述多個主動阻擋部分30a_A、所述多個閘極阻擋部分30a_G及下部阻擋部分30a_B中，且第二部分30b可包括於圖2B以及圖3至圖5中所說明的至少一個彎曲部分30e中。
參考圖10B及圖14，藉由選擇性地移除磊晶層36（圖13中）的非晶區33（圖13中），阻擋層30可被形成為包括接觸半導體區12、15及18a的第一部分30a以及自第一部分30a延伸且接觸絕緣區24及18s（圖2B中）的第二部分30b（S35）。即，圖13中的結晶區30可保留下來且可形成為阻擋層30。
可藉由選擇性磊晶生長製程形成自阻擋層30選擇性地磊晶生長的源極/汲極結構39（S40）。源極/汲極結構39可包括自阻擋層30選擇性地磊晶生長的第一源極/汲極磊晶層39a以及自第一源極/汲極磊晶層39a選擇性地磊晶生長的第二源極/汲極磊晶層39b。第一源極/汲極磊晶層39a可由第一SiGe材料形成，且第二源極/汲極磊晶層39b可由組成物不同於第一SiGe材料的組成物的第二SiGe材料形成。第二SiGe材料的Ge濃度可高於第一SiGe材料的Ge濃度。
參考圖10B及圖15，可形成層間絕緣層42（圖2A及圖2B）（S45）。形成層間絕緣層42（圖2A及圖2B）可包括：在形成至源極/汲極結構39的基板3上形成絕緣層；以及將所述絕緣層平坦化。在形成層間絕緣層42（圖2A及圖2B中）時或在形成層間絕緣層42（圖2A及圖2B中）之後，可移除第二犧牲閘極21B（圖14中），且可減小閘極間隔件24的水平高度。
可藉由移除犧牲閘極21（圖14中）形成暴露出犧牲層12（圖14中）的閘極溝槽45（S50）。移除犧牲閘極21（圖14中）可包括：在形成層間絕緣層42（圖2A及圖2B中）時或在形成層間絕緣層42（圖2A及圖2B中）之後藉由移除第二犧牲閘極（圖14中的21b）來暴露出第一犧牲閘極21a（圖14中）；以及移除暴露的第一犧牲閘極21a（圖14中）。
藉由移除犧牲層12（圖14中），可形成開口48（S55）。在移除犧牲層12（圖14中）時，可暴露出阻擋層30的一部分。由於阻擋層30，開口48可不會暴露出源極/汲極結構39。
除了圖10B之外，亦參考圖1至圖5，可在閘極溝槽45（圖15中）及開口48（圖15中）中形成閘極結構52（S60）。閘極結構52可填充閘極溝槽45（圖15中）及開口48（圖15中）且可包括參考圖1至圖5所述的閘極介電層55及閘極電極58。可形成接觸插塞70（S65）。接觸插塞70可穿透過層間絕緣層42且可電性連接至源極/汲極結構39。
根據前述實施例，可提供一種包括阻擋層的半導體元件，所述阻擋層可防止可能在閘極電極與源極/汲極結構之間產生的洩漏電流或可能在閘極電極與源極/汲極結構之間產生的電性短路。
雖然上文已說明且闡述實施例，但將認為對於熟習此項技術者而言顯而易見的是，可做出修改及變化，而此並不背離隨附申請專利範圍所界定的本揭露的範疇。
1:半導體元件 3:基板 12:半導體區/犧牲層 15:主動層/半導體區 15a:下部主動層 15b:中間主動層 15c:上部主動層 18a:主動區/半導體區 18a_1、30a:第一部分 18a_2、30b:第二部分 18i:隔離區 18s:上表面/絕緣區 18t:隔離溝槽 21:犧牲閘極 21a:第一犧牲閘極 21b:第二犧牲閘極/絕緣區 24:閘極間隔件/絕緣區 24a:第一間隔件 24a_B:下部部分 24a_V:垂直部分 24b:第二間隔件 24hb:第三側表面 24hsa:第一側表面 24hsb:第二側表面 24vb:下表面 24vs1:內側表面 24vs2:外側表面 27:凹陷區 28:磊晶結構 30:阻擋層/結晶區 30a_A:主動阻擋部分 30a_Aa:下部主動阻擋部分 30a_Ab:中間主動阻擋部分 30a_Ac:上部主動阻擋部分 30a_B:下部阻擋部分 30a_G:閘極阻擋部分 30a_Ga:下部閘極阻擋部分 30a_Gb:中間閘極阻擋部分 30a_Gc:上部閘極阻擋部分 30e:彎曲部分 30e_AH:第二水平彎曲部分 30e_AHa:第二水平彎曲部分 30e_B:下部彎曲部分 30e_GH:第一水平彎曲部分 30e_GHa:第一水平彎曲部分 30e_V、30e_Va、30e_Vb:垂直彎曲部分 33:非晶區 36:磊晶層 39:源極/汲極結構 39a:第一源極/汲極磊晶層 39b:第二源極/汲極磊晶層 42:層間絕緣層 45:閘極溝槽 48:開口 52:閘極結構 52_L:下部閘極部分 52_La:第一下部閘極部分 52_Lb:第二下部閘極部分 52_Lc:第三下部閘極部分 52_U:上部閘極部分 55:閘極介電層 55_L、55_La、55_Lb、55_Lc:下部閘極介電部分 55_U:上部閘極介電部分 58:閘極電極 58_L:下部閘極電極部分/下部閘極部分 58_La、58_Lb、58_Lc:下部閘極電極部分 58_U:上部閘極電極部分 65:閘極頂蓋圖案 70:接觸插塞 A:部分 I-I'、II-II'、III-III'、IV-IV'、V-V':線 S5、S10、S15、S20、S25、S30、S35、S40、S45、S50、S55、S60、S65:步驟 SAa、SAb、SAc、SGa、SGb、SGc:側表面 X:第一水平方向 Y:第二水平方向 Z:垂直方向
結合附圖閱讀以下詳細說明，將更清楚地理解本揭露的以上及其他態樣、特徵及優點，在附圖中： 圖1至圖5說明根據實施例的半導體元件。 圖6是說明根據實施例的圖1所示半導體元件的修改實例的放大剖視圖。 圖7是說明根據實施例的圖1所示半導體元件的修改實例的放大剖視圖。 圖8是根據實施例的在平面圖中的圖1所示半導體元件的修改實例的放大剖視圖以說明圖4的修改組件。 圖9是根據實施例的在平面圖中的圖1所示半導體元件的修改實例的放大剖視圖以說明圖5的修改組件。 圖10A及圖10B是說明製造根據實施例的半導體元件的方法的實例的流程圖，且圖11至圖15是說明形成根據實施例的圖1中所示半導體元件的方法的剖視圖，所述剖視圖分別沿著線I-I'及II-II'截取。
15:主動層/半導體區
15a:下部主動層
15b:中間主動層
15c:上部主動層
18a:主動區/半導體區
18a_1:第一部分
18a_2:第二部分
24:閘極間隔件/絕緣區
24a:第一間隔件
24a_B:下部部分
24a_V:垂直部分
24b:第二間隔件
24vb:下表面
24vs1:內側表面
24vs2:外側表面
30:阻擋層/結晶區
30a_A:主動阻擋部分
30a_Aa:下部主動阻擋部分
30a_Ab:中間主動阻擋部分
30a_Ac:上部主動阻擋部分
30a_B:下部阻擋部分
30a_G:閘極阻擋部分
30a_Ga:下部閘極阻擋部分
30a_Gb:中間閘極阻擋部分
30a_Gc:上部閘極阻擋部分
30e:彎曲部分
30e_AH:第二水平彎曲部分
30e_B:下部彎曲部分
30e_GH:第一水平彎曲部分
30e_V:垂直彎曲部分
39:源極/汲極結構
39a:第一源極/汲極磊晶層
39b:第二源極/汲極磊晶層
42:層間絕緣層
52:閘極結構
52_L:下部閘極部分
52_La:第一下部閘極部分
52_Lb:第二下部閘極部分
52_Lc:第三下部閘極部分
55:閘極介電層
55_L、55_La、55_Lb、55_Lc:下部閘極介電部分
55_U:上部閘極介電部分
58:閘極電極
58_L:下部閘極電極部分/下部閘極部分
58_La、58_Lb、58_Lc:下部閘極電極部分
58_U:上部閘極電極部分
70:接觸插塞
A:部分
IV-IV'、V-V':線
SAa、SAb、SAc、SGa、SGb、SGc:側表面
X:第一水平方向
Y:第二水平方向
Z:垂直方向

Claims (10)

  1. 一種半導體元件，包括： 主動區，包括第一部分及第二部分； 隔離區，位於所述主動區的側表面上； 多個主動層，在垂直方向上堆疊且彼此間隔開，並且位於所述主動區的所述第一部分上； 磊晶結構，設置於所述主動區的所述第二部分上，連接至所述多個主動層且在所述垂直方向上與所述隔離區交疊； 閘極結構，環繞所述多個主動層；以及 閘極間隔件，位於所述閘極結構的側表面上， 其中所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構，且 其中所述阻擋層包括： 多個主動阻擋部分，分別接觸所述多個主動層；以及 至少一個第一彎曲部分，彎曲且自所述多個主動阻擋部分中的至少一者延伸並且接觸所述閘極間隔件。
  2. 如請求項1所述的半導體元件，其中所述至少一個第一彎曲部分包括自所述多個主動阻擋部分之中的上部主動阻擋部分延伸且接觸所述閘極間隔件的垂直彎曲部分。
  3. 如請求項2所述的半導體元件， 其中所述閘極間隔件包括接觸所述閘極結構的內側表面、與所述內側表面相對的外側表面及接觸所述上部主動阻擋部分的上表面的下表面， 其中所述垂直彎曲部分接觸所述閘極間隔件的所述外側表面的一部分， 其中所述多個主動層包括上部主動層， 其中所述閘極間隔件包括第一間隔件及第二間隔件， 其中所述第一間隔件包括位於所述第二間隔件與所述閘極結構之間的垂直部分以及位於所述第二間隔件與所述上部主動層之間的下部部分，且 其中所述垂直彎曲部分接觸所述第一間隔件。
  4. 如請求項3所述的半導體元件， 其中所述垂直彎曲部分與所述第二間隔件間隔開， 其中所述閘極結構包括： 多個下部閘極部分，分別位於所述多個主動層下方；以及 上部閘極部分，位於所述多個主動層之中的上部主動層上方， 其中所述阻擋層更包括分別接觸所述多個下部閘極部分的多個閘極阻擋部分， 其中所述多個閘極阻擋部分包括第一閘極阻擋部分，且 其中在平面圖中，所述阻擋層更包括彎曲且自所述第一閘極阻擋部分延伸並且接觸所述閘極間隔件的第一水平彎曲部分。
  5. 如請求項1所述的半導體元件， 其中所述主動阻擋部分包括接觸所述多個主動層之中的第一主動層的第一主動阻擋部分，且 其中在平面圖中，所述至少一個第一彎曲部分更包括彎曲且自所述第一主動阻擋部分在水平方向上延伸並且接觸所述閘極間隔件的水平彎曲部分。
  6. 如請求項1所述的半導體元件， 其中所述阻擋層更包括位於所述主動區與所述源極/汲極結構之間的下部阻擋部分， 其中所述阻擋層更包括彎曲且自所述下部阻擋部分延伸的下部彎曲部分， 其中所述下部彎曲部分接觸所述隔離區的上表面，且 其中所述下部彎曲部分的下端部分處於低於所述下部阻擋部分的水平高度處。
  7. 一種半導體元件，包括： 主動區，包括第一部分及第二部分； 隔離區，位於所述主動區的側表面上； 多個主動層，在垂直方向上堆疊且彼此間隔開，並且位於所述主動區的所述第一部分上； 磊晶結構，設置於所述主動區的所述第二部分上，連接至所述多個主動層且在所述垂直方向上與所述隔離區交疊； 閘極結構，環繞所述多個主動層；以及 閘極間隔件，位於所述閘極結構的側表面上， 其中所述閘極結構包括： 多個下部閘極部分，分別位於所述多個主動層下方；以及 上部閘極部分，位於所述多個主動層之中的上部主動層上， 其中所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構，且 其中所述阻擋層包括： 下部阻擋部分，接觸所述主動區的所述第二部分； 多個主動阻擋部分，分別接觸所述多個主動層； 多個閘極阻擋部分，分別接觸所述下部閘極部分；以及 至少一個彎曲部分，彎曲且自所述多個主動阻擋部分、所述多個閘極阻擋部分及所述下部阻擋部分中的至少一者延伸，且接觸所述閘極間隔件。
  8. 如請求項7所述的半導體元件， 其中所述阻擋層包括矽層，且 其中所述源極/汲極結構包括矽鍺層。
  9. 一種半導體元件，包括： 主動區，包括第一部分及第二部分； 多個主動層，在垂直方向上堆疊且彼此間隔開，並且位於所述主動區的所述第一部分上； 磊晶結構，位於所述主動區的所述第二部分上且連接至所述多個主動層； 閘極結構，環繞所述多個主動層；以及 閘極間隔件，位於所述閘極結構的側表面上， 其中所述閘極結構包括： 多個下部閘極部分，分別位於所述多個主動層下方；以及 上部閘極部分，位於所述多個主動層之中的上部主動層上方， 其中所述磊晶結構包括阻擋層及位於所述阻擋層上的源極/汲極結構，且 其中所述阻擋層包括： 下部阻擋部分，接觸所述主動區的所述第二部分； 多個主動阻擋部分，分別接觸所述多個主動層； 多個閘極阻擋部分，分別接觸所述下部閘極部分；以及 至少一個彎曲部分，彎曲且自所述多個主動阻擋部分及所述多個閘極阻擋部分中的至少一者在水平方向上延伸且接觸所述閘極間隔件。
  10. 如請求項9所述的半導體元件， 其中所述阻擋層包括摻雜有碳（C）、氧（O）、氮（N）及氟（F）中的至少一種的矽層， 其中所述源極/汲極結構包括具有p型導電性的矽鍺層，且 其中所述阻擋層的厚度處於1奈米至5奈米的範圍內。
TW112138956A 2022-10-12 2023-10-12 半導體元件 TW202418597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220130712A KR20240050831A (ko) 2022-10-12 2022-10-12 블로킹 층 및 소스/드레인 구조물을 포함하는 반도체 소자
KR10-2022-0130712 2022-10-12

Publications (1)

Publication Number Publication Date
TW202418597A true TW202418597A (zh) 2024-05-01

Family

ID=90583477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112138956A TW202418597A (zh) 2022-10-12 2023-10-12 半導體元件

Country Status (4)

Country Link
US (1) US20240128321A1 (zh)
KR (1) KR20240050831A (zh)
CN (1) CN117878137A (zh)
TW (1) TW202418597A (zh)

Also Published As

Publication number Publication date
US20240128321A1 (en) 2024-04-18
CN117878137A (zh) 2024-04-12
KR20240050831A (ko) 2024-04-19

Similar Documents

Publication Publication Date Title
KR102551745B1 (ko) 반도체 장치
TWI705504B (zh) 具有高ｋ間隔件及自對準觸點覆蓋層之ｆｉｎｆｅｔ
US7888729B2 (en) Flash memory gate structure for widened lithography window
US12062660B2 (en) Semiconductor device with a contact plug adjacent a gate structure
US20210104613A1 (en) Semiconductor device including fin-fet
US20180182860A1 (en) Multi-threshold voltage semiconductor device
US9502408B2 (en) FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
TW201916364A (zh) 半導體元件
US12034042B2 (en) Method of manufacturing multi-channel field effect transistors
US11710796B2 (en) Semiconductor devices
TW202349611A (zh) 半導體裝置
US20230074880A1 (en) Semiconductor device
TW202418597A (zh) 半導體元件
CN110610855B (zh) 制造半导体装置的方法
US20240030287A1 (en) Semiconductor devices
US20230109987A1 (en) Semiconductor device
US20240074155A1 (en) Semiconductor device
US20230215867A1 (en) Semiconductor device
US20230317792A1 (en) Semiconductor devices
US20240079467A1 (en) Semiconductor device including gate structure and separation structure
US20230116342A1 (en) Semiconductor devices
US20230116172A1 (en) Semiconductor devices
US20230307545A1 (en) Method of manufacturing semiconductor devices
KR20220150490A (ko) 반도체 소자
TW202404096A (zh) 半導體元件