TW202418082A - 用於測試器系統之處理器測試型樣產生及應用技術 - Google Patents

用於測試器系統之處理器測試型樣產生及應用技術 Download PDF

Info

Publication number
TW202418082A
TW202418082A TW112131497A TW112131497A TW202418082A TW 202418082 A TW202418082 A TW 202418082A TW 112131497 A TW112131497 A TW 112131497A TW 112131497 A TW112131497 A TW 112131497A TW 202418082 A TW202418082 A TW 202418082A
Authority
TW
Taiwan
Prior art keywords
test
duts
memory
processor
cpu
Prior art date
Application number
TW112131497A
Other languages
English (en)
Inventor
艾德蒙多 迪拉龐堤
美美 蘇
斯爾詹 馬利席克
Original Assignee
日商愛德萬測試股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛德萬測試股份有限公司 filed Critical 日商愛德萬測試股份有限公司
Publication of TW202418082A publication Critical patent/TW202418082A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一種測試器系統包括用於對複數個受測裝置(DUT)之測試進行協調及控制之一測試電腦系統，以及耦合至該測試電腦系統並由該測試電腦系統控制之一硬體介面模組，該硬體介面模組可操作以將測試輸入信號施加至該等複數個DUT，並且可操作以從該等複數個DUT接收測試輸出信號。該硬體介面模組包括用於儲存指令及資料之一記憶體、耦合至該記憶體之一高效能處理器，該高效能處理器可操作以高速進行測試功能來將測試信號施加至該等複數個DUT，該高效能處理器可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下進行該測試功能，其中進一步該高效能處理器天生不能夠進行低功率模式操作。該測試系統亦包括耦合至該高效能處理器並位於其外部之一低功率模組，該低功率模組能夠在至少一種低功率模式中運作，該高效能處理器用於引導該低功率模組將複數個DUT組配成進入至少一種低功率模式，並且進一步用於在低功率下使用命令及資料來測試該等複數個DUT。該測試系統更包括驅動器硬體，用於以低功率將命令及資料施加至被組配用於在該測試期間進行低功率操作之該等複數個DUT。

Description

用於測試器系統之處理器測試型樣產生及應用技術
相關申請案交互參照
本申請案訴求De La Puente等人於2022年9月15日提出申請之美國臨時性專利申請案63/407,081 (代理人案號ATSY-0110-00.00US)之利益及優先權。本申請案訴求De La Puente等人於2023年1月23日提出申請之美國臨時性專利申請案63/440,607 (代理人案號ATSY-0110-01.01US)之利益及優先權。本申請案係有關於美國專利申請案第13/773,569號，現為美國專利10,162,007，係於2013年2月21日提出申請。本申請案亦有關於美國專利申請案第15/914,553號，現為美國專利11,009,550，係於2018年3月7日提出申請。另外，本申請案係有關於美國專利申請案第15/982,910號，現為美國專利10,288,681，係於2018年5月17日提出申請。本申請案係進一步有關於美國專利申請案第17/135,731及17/135,790號，係於12/28/2020提出申請。所有此類申請案之全文特此係以參考方式併入本文。
本發明之實施例係有關於電子器件之製造及測試領域。更具體而言，本發明之實施例係有關於用於測試器系統之處理器測試型樣產生及施加用之系統及方法。
自動化測試裝備(ATE)可以是對半導體裝置或電子總成進行一測試之任何測試總成。ATE總成可用於執行快速進行測量並產生測試結果之自動化測試，可接著對該等測試結果進行分析。一ATE總成可包含一複合體自動化測試總成，該複合體自動化測試總成可包括一自訂、專屬電腦控制系統及許多不同測試儀器，該等測試儀器有自動測試電子部件及/或半導體晶圓測試之能力，諸如系統晶片(SOC)測試、積體電路測試、網路介面、及/或固態驅動機(SSD)。ATE系統減少在測試裝置上花費之時間量以確保裝置按設計作用，同時還當作一診斷工具，用以確定一給定裝置在送達消費者之前，裡面是否存在故障組件。
受測裝置(DUT)之測試大致包含發送一系列測試型樣或「向量」以激勵一裝置，以及收集該裝置之回應。對於複合體總成，例如網路介面、通用串列匯流排(USB)配接器及/或SSD，此類測試型樣可採用高階指令之形式，例如「讀取」或「寫入」、扇區位址、以及「資料」。在習知技術下，用於測試裝置之型樣及工作負載已經使用一演算法型樣產生器(APG)及一硬體加速器在硬體中產生。舉例而言，一硬體式APG將產生一資料型樣、將一指令發送至例如SSD以將資料寫入一特定位址或位址範圍、以及讀回資料。APG通常會收集異動之效能資料，並且將寫入之資料與接收到之資料作比較以檢測錯誤。這使得測試系統能夠以DUT之最大速度產生資料，其中測試器不會成為瓶頸。
另外，在習知技術下，許多DUT在一標準「週邊」介面上運作，例如序列附接SCSI (SAS)、序列AT附接(SATA)、串列週邊介面(SPI)、內部整合電路(I2C)、通用串列匯流排(USB)、及類似者。此類介面通常需要來自一更通用「主要」或「處理器」匯流排，例如快速週邊組件互連(PCIe)，之轉換電子器件。
這些設計通常會在一現場可規劃閘陣列(FPGA)中實施，以實現更快之上市時間及設計靈活性。
隨著效能不斷提高，越來越多電腦週邊裝置正在捨棄特殊化匯流排介面，並且正在採用「主要」匯流排介面，例如PCIe。舉例而言，高效能SSD正在從序列AT附接(SATA)介面移轉至「M.2」PCIe介面。習知技術測試器中使用之FPGA無法跟上測試此類新興裝置所需增加之資料率，並且FPGA在實施主匯流排協定，例如PCIe「第5代」及/或PCIe CXL，方面係進一步面臨挑戰。
因此，需要用於為測試器系統進行處理器測試型樣產生及施加之系統及方法。另外還需要用於為能夠測試高容量及高頻寬裝置之測試器系統進行處理器測試型樣產生及施加之測試器系統及測試方法。也需要能夠對附接至一主匯流排之裝置進行測試之測試器系統用之處理器測試型樣產生及施加。對於與測試電子裝置之現有系統及方法相容且互補之測試器系統，更需要用於處理器測試型樣產生及施加之系統及方法。
根據本發明之實施例，一處理器經由軟體產生測試型樣，並且將此類測試型樣施加至一受測裝置(DUT)。在一些實施例中，該測試型樣可經由直接記憶體存取(DMA)傳遞至該DUT。
根據本發明之實施例利用高效能CPU。根據本發明之實施例可利用一HCC處理器(作為一項實例)代替如習知系統所利用之ASIC或FPGA裝置來產生高速型樣，藉此提供等效之效能層級。本發明提供目前典型ATE硬體不可能實現之功率及效能可擴縮性，並且還善用現有硬體來實現其他ATE功能。HCC係一種高效能處理器。附加優點在於，相比於硬體式設計，例如FPGA式設計之ASIC，CPU不受硬體限制。CPU提供FPGA或ASIC未提供之更高靈活性及客製化。
根據本發明之一實施例，一測試器系統包括一測試電腦系統，該測試電腦系統係用於協調及控制複數個受測裝置(DUT)之測試，以及一硬體介面板，該硬體介面板係耦合至該測試電腦系統並由該測試電腦系統控制，該硬體介面板可操作以將測試輸入信號施加至該等複數個DUT，並且可操作以從該等複數個DUT接收測試輸出信號，該硬體介面板包括用於儲存指令及資料之一記憶體，一高核心數(HCC)處理器，該HCC處理器係耦合至該記憶體，該HCC處理器可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至該等複數個DUT，該HCC處理器可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該HCC處理器之ATPG產生係在程式控制下可軟體重新規劃，以及用於接收該等測試向量並且用於將該等測試輸入信號驅送至該等複數個DUT之驅動器硬體。
實施例包括以上內容並且更包括其中該高效能處理器係一高核心數(HCC)處理器。
實施例包括以上內容並且更包括其中該HCC處理器包含16至32個核心。
實施例包括以上內容，並且更包括其中該HCC處理器支援PCIe協定，以及其中該硬體介面板使用PCIe與該等複數個DUT通訊。
實施例包括以上內容，並且更包括其中該HCC處理器包含N個核心，以及其中N可基於一規定測試效能調整大小。
實施例包括以上內容，並且更包括其中儲存在該記憶體中之該等指令可藉由該電腦系統規劃，以及其中進一步該等指令控制該高效能處理器之操作。
根據本發明之另一實施例，一測試器系統包括一測試電腦系統，該測試電腦系統係用於協調及控制複數個受測裝置(DUT)之測試，以及一硬體介面板，該硬體介面板係耦合至該測試電腦系統並由該測試電腦系統控制，該硬體介面板可操作以將測試輸入信號施加至該等複數個DUT，並且可操作以從該等複數個DUT接收測試輸出信號，該硬體介面板包括用於儲存指令及資料之一記憶體，耦合至該記憶體之一第一高效能中央處理單元(CPU)，該第一高效能CPU可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至第一複數個DUT，該第一高效能CPU可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該第一高效能CPU之ATPG產生係在程式控制下可軟體重新規劃，耦合至該記憶體之一第二高效能中央處理單元(CPU)，該第二高效能CPU可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至第二複數個DUT，該第二高效能CPU可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該第二高效能CPU之ATPG產生係在程式控制下可軟體重新規劃，以及用於從該等第一及第二高效能CPU接收該等測試向量並將該等測試輸入信號驅送至該等複數個DUT之驅動器硬體。
實施例包括以上內容，並且更包括其中儲存在該記憶體中之該等指令可藉由該測試電腦系統規劃，以及其中進一步該等指令控制該等第一及第二高效能CPU之操作。
實施例包括以上內容並且更包括其中該第一高效能CPU包含一高核心數(HCC) CPU，以及其中該第二高效能CPU更包含一HCC CPU。
實施例包括以上內容並且更包括其中該第一高效能CPU包含16至32個核心，以及其中該第二高效能CPU更包含16至32個核心。
實施例包括以上內容，並且更包括其中該HCC處理器包含N個核心，以及其中N可基於一規定測試效能調整大小。
實施例包括以上內容，並且更包括其中該HCC處理器支援PCIe協定，以及其中該硬體介面板使用PCIe與該等複數個DUT通訊。
實施例包括以上內容並且更包括其中該等複數個DUT係記憶體裝置。
根據本發明之一方法實施例，一種為測試器系統產生及施加測試型樣之方法，該方法包括經由在一處理器上運作之軟體為一受測裝置(DUT)產生一測試型樣，將該測試型樣儲存到附接至該處理器之一記憶體中，並且將該測試型樣從該記憶體發送至該DUT。
實施例包括以上內容並且更包括其中該DUT係附接至一PCIe匯流排。
實施例包括以上內容並且更包括其中該處理器係一高核心數(HCC)處理器。
實施例包括以上內容並且更包括其中該HCC處理器包含16至32個核心。
實施例包括以上內容，並且更包括其中該HCC處理器包含N個核心，以及其中N可基於一規定測試效能調整大小。
實施例包括以上內容並且更包括其中該發送包含來自該記憶體之一直接記憶體存取(DMA)轉移。
實施例包括以上內容並且更包括其中該軟體係儲存在該記憶體中。
實施例包括以上內容並且更包括其中該記憶體被組配用以獨立於一系統匯流排，例如PCIe，與該處理器通訊。
根據本發明之實施例，一種非暫時性電腦可讀媒體包括儲存於其上之指令，該等指令回應於藉由一電子系統之執行，致使該電子系統進行操作以在處於低功率模式時測試複數個受測裝置(DUT)。該等操作包括經由在一處理器上運作之軟體為一受測裝置(DUT)產生一測試型樣，將該測試型樣儲存到附接至該處理器之一記憶體中，並且將該測試型樣從該記憶體發送至該DUT。
現將詳細參照本發明之各項實施例，附圖中繪示其實例。儘管本發明將搭配這些實施例作說明，據瞭解，該等實施例並非意欲限制本發明對這些實施例之揭示。反之，本發明係意欲涵蓋可在由隨附申請專利範圍所定義之本發明之精神及範疇內包括之替代例、修改及均等例。再者，在本發明之以下詳細說明中，許多特定細節係為了透徹理解本發明而提出。然而，所屬技術領域中具有通常知識者將會認知，本發明無需這些特定細節也可實踐。在其他例子中，為了避免非必要地混淆本發明之態樣，並未詳細說明眾所周知之方法、程序、組件、以及電路。
以下詳細說明(例如：方法300)有些部分係依據程序、步驟、邏輯區塊、處理、以及可在電腦記憶體上進行之資料位元上之操作之其他符號表示型態來呈現。這些說明與表示型態係資料處理領域中具有通常知識者用來最有效傳達其工作內容予所屬技術領域中具有通常知識者的手段。一程序、電腦執行步驟、邏輯區塊、過程等在這裡、並且大致係視為導致一所欲結果之步驟或指令之一自相一致性序列。該等步驟係那些需要對物理量進行實體操縱之步驟。這些量採取的形式通常，但非必要，係能夠在一電腦系統中被儲存、轉移、組合、比較、以及按其他方式操縱之電氣或磁性信號。將這些信號稱為位元、值、元件、符號、字元、用語、數字、資料、或類似者，有時原則上是為了常見用法，這是可以便利證實的。
然而，應記住的是，這些與類似用語全都與適當物理量相關聯，而且只是套用到這些量之便利標示。除非具體敍述，否則如以下論述顯而易見，據了解，在本發明全文中，利用諸如「施加」或「控制」或「產生」或「測試」或「加熱」或「帶來」或「擷取」或「儲存」或「讀取」或「分析」或「解析」或「接受」或「選擇」或「確定」或「顯示」或「呈現」或「運算」或「發送」或「接收」或「降低」或「檢測」或「設定」或「存取」或「置放」或「形成」或「裝配」或「移除」或「中止」或「停止」或「塗布」或「處理」或「進行」或「調整」或「建立」或「執行」或「繼續」或「標引」或「平移」或「計算」或「測量」或「蒐集」或「運行」等用語或類似用語的論述意指為一電腦系統、或類似電子運算裝置之動作與過程、或處於其控制下，其操縱並且將此電腦系統之暫存器與記憶體內表示為物理(電子)量的資料轉換成該等電腦系統記憶體或暫存器或其他此類資訊儲存器、傳輸或顯示裝置內以類似方式表示為物理量的其他資料。
「非暫時性電腦可讀媒體」之意義應該視為僅排除那些被發現落在可專利標的內容範疇外之暫時性電腦可讀媒體，其依據為35 U.S.C. § 101 in In re Nuijten, 500 F.3d 1346, 1356-57 (Fed. Cir. 2007)。此用語之使用據瞭解是要僅將傳播暫時性信號本身從申請專利範圍移除，並且不放棄對所有標準電腦可讀媒體之權利，其並非只是傳播暫時性信號本身而已。
在以下說明中，根據本發明之實施例之各種元件及/或特徵係單獨呈現，以便更加例示此類特徵，並且不會不必要地模糊本發明之諸態樣。然而，據了解，舉例如關於一第一圖式所揭示之此類特徵可採用各種組合與其他圖式中所揭示之其他特徵組合。所有此類實施例都在預期中及列入考量，並且可代表根據本發明之實施例。
根據本發明之例示性實施例在本文中大致係呈現為與一快速週邊組件互連(PCIe)電腦擴充匯流排標準有關。據了解，根據本發明之實施例不受限於所示PCIe實施例。反而，根據本發明之實施例非常適用於與多種其他眾所周知之電腦擴充匯流排配合使用，舉例而言，包括運算快速鏈路(CXL)、InfiniBand、RapidIO、HyperTransport、Intel快速路徑互連、VMEbus (ANSI/IEEE 1014-1987)、及/或行動產業處理器介面(MIPI)，並且此類實施例係視為在本發明之範疇內。 用於測試器系統之處理器測試型樣產生及施加
圖1根據本發明之實施例，為不具低功率模式之高效能處理器例示用於低功率環境之一例示性系統100的一例示性方塊圖。測試系統100包含一測試控制器110，其舉例而言，可以是經特殊規劃以供測試應用之一通用電腦系統。測試系統100亦包含一CPU 130。在一些實施例中，CPU 130可包含匯流排，例如PCIe，支援組件，其包括附加積體電路裝置。CPU 130可俗稱或稱為「伺服器」、「工作站」、「高核心數(HCC)」、及/或「企業」處理器。此一處理器之一項實例係Intel® Xeon®「Sapphire Rapids」處理器系列。在一些實施例中，CPU 130可包含16至32個核心。在一些實施例中，CPU 130可包含多於32個核心。舉例而言，目前有包含56個核心之處理器可用。在一些實施例中，CPU 130中之核心數可基於一規定測試效能來調整大小、或選擇。
CPU 130係耦合至記憶體132。在一些實施例中，記憶體132可包含高頻寬記憶體(HBM)。記憶體132可採用任何眾所周知之方式耦合至CPU 130。舉例而言，記憶體132可直接耦合至CPU 130，記憶體132可經由一「晶片組」耦合至CPU 130，及/或記憶體132可經由匯流排135耦合至CPU 130。
CPU 130在功能上耦合至PCIe匯流排135。在一些實施例中，CPU 130、或其他相關聯匯流排控制組件可產生一信號REFCLK。在一些實施例中，REFCLK可由其他來源提供，例如一時脈模組，如對於各種PCIe實施例已知者。
PCIe標準規定，在傳送及接收裝置兩者處，100 MHz時脈(REFCLK)對於第1、2、3及4代有至少±300 ppm之頻率穩定性，對於第5代有至少±100 ppm之頻率穩定性。如下文將進一步論述者，REFCLK在PCIe低功率模式中扮演一重要角色。
CPU 130係經由PCIe匯流排135耦合至複數個重計時器，例如重計時器140、160。所示重計時器之數量屬於例示性。一般而言，PCIe重計時器係主動參與PCIe協定以在一根複合體，例如PCIe匯流排135，與一端點，例如PCIe匯流排145，之間促進通訊之信號調節裝置。藉由在一系統中提供改良型信號完整性，重計時器增加最大可允許PCIe走線長度，並且為系統設計提供更大靈活性。例示性重計時器可包括PT5161L PCI Express® Retimer，其可從美國加利福尼亞州聖塔克拉拉之Astera Labs購得。
重計時器140產生PCIe匯流排145，其在功能上鏡射PCIe匯流排135。舉例而言，耦合至PCIe匯流排145之裝置係在功能上耦合至PCIe匯流排135上之裝置，例如CPU 130。類似的是，重計時器160產生PCIe匯流排165，其在功能上鏡射PCIe匯流排135。
複數個受測裝置(DUT)，例如DUT 150A至DUT 150N，係耦合至PCIe匯流排145。類似的是，一受測裝置(DUT)，例如DUT 150A至DUT 150N，係耦合至PCIe匯流排165。在一些實施例中，八個DUT可耦合至一單一CPU，例如CPU 130。在一些實施例中，附加CPU可採用與圖1所示類似之方式耦合至附加重計時器及附加DUT。舉例而言，在一雙CPU實施例中，可有四個重計時器，例如各CPU兩個，以及16個DUT，例如各CPU八個。
CPU 130舉例而言，係經由軟體被組配用以測試一受測裝置，例如DUT 150A，之電氣及功能效能與特性。舉例而言，CPU產生要發送至一DUT之資料及命令，並且從該DUT接收結果。
在一例示性固態驅動機(SSD) DUT實施例中，CPU 130可經由PCIe匯流排135向一SSD DUT發出一「寫入」命令。CPU 130可向SSD發送、或寫入大量資料以藉由SSD儲存。在一些實施例中，CPU 130可經由一演算法、或在CPU 130上運作之演算法型樣產生器(APG)軟體產生資料。在一些實施例中，CPU 130可從耦合至CPU 130之一電腦可讀媒體，例如DRAM，存取資料。CPU 130通常會向SSD發出一「讀取」命令以讀回先前寫入之資料。在一些實施例中，CPU 130可例如經由直接記憶體存取(DMA)，向/從一DUT致使資料直接發送/接收自/至一記憶體。CPU 130可將發送至SSD之資料與從SSD接收之資料作比較，以確認SSD之正確操作及/或確定SSD之錯誤操作。
在一些實施例中，測試系統100亦可對複數個DUT進行電氣、功率、及/或環境測試。此類測試在MPT3000ARC測試系統中屬於已知，其可從美國加利福尼亞州聖荷西之Advantest America, Inc.購得。
測試系統100非常適用於測試調適成在主匯流排，例如一PCIe匯流排，上運作之任何裝置。此類例示性裝置舉例而言，可包括SSD、DRAM模組、連至例如光學驅動機及磁性硬碟機(HDD)等旋轉媒體之介面、RAID (獨立磁碟容錯陣列)控制器、包括例如WIFI之LAN、廣域網路(WAN)、及/或光纖互連在內之網路介面卡(NIC)、圖形卡、音效卡、數據機、掃描器、視訊擷取卡、USB介面、保全數位(SD)卡介面、TV調諧器卡、及類似者。
第5代PCIe已就其功率控制機制實施所謂的「L1子狀態」。PCIe接腳「CLKREQ#」新增一新功能以提供一信令協定。這允許PCIe收發器關閉其高速電路，並且依賴新信令以將其再次喚醒。定義了兩個新子狀態：L1.1及L1.2，其提供自有功率與退出潛時取捨選擇之對照關係。L1.1子狀態之恢復時間等級約為20微秒(比L1狀態允許之時間長5至10倍)，而L1.2子狀態之目標時間等級約為100微秒(最大比L1允許之時間長50倍)。L1.1及L1.2兩者都許可PCIe收發器連同其接收器及傳送器關閉其鎖相迴路(PLL)，而L1.2則允許關閉共模保持器電路。
為了實施L1.1及/或L1.2低功率狀態，「上游」及「下游」埠口兩者都可監測CLKREQ#信號之邏輯狀態。據了解，CPU 130不支援L1低功率子狀態(L1.1、L1.2)。CPU 130未例示為存取CLKREQ#信號/接腳。因此，CPU 130天生無法支援L1.1及/或L1.2低功率模式。然而，多種電腦週邊裝置希望利用L1低功率子狀態。舉例而言，此類裝置旨在用於功率消耗具有重要性之系統中，例如用在膝上型電腦系統中。為了測試這些模式，測試系統100包含低功率模式控制邏輯120。
在一些實施例中，低功率模式控制邏輯120與CPU 130分開存在，並且可由測試控制器110控制。低功率模式控制邏輯120之作用係回應於CLKREQ#信號而控制參考時脈REFCLK。低功率模式控制邏輯120包含儲存位置，例如暫存器位元，用以指出L1子狀態是否啟用。這些暫存器係進一步在下文參照圖5作說明。如果L1.1狀態啟用並且L1.2狀態未啟用，則低功率模式控制邏輯120將藉由停用REFCLK之使用以及藉由停用電氣閒置檢測電路來回應於CLKREQ#信號之解除宣告。PCIe匯流排上之任何裝置，例如重計時器140及/或DUT 150A，均可藉由解除宣告CLKREQ#來請求一L1子狀態低功率模式。在一些實施例中，測試控制器110可藉由解除宣告CLKREQ#來命令低功率模式控制邏輯120進入L1子狀態低功率模式。回應於CLKREQ#之解除宣告，低功率模式控制邏輯120將解除宣告信號122及124 REFCLK啟用，這將關閉閘126，並且不允許REFCLK信號傳播至例如重計時器140及/或受測裝置150A 等裝置。在一些實施例中，閘126可以是一三態緩衝區。
如果設定L1.2啟用位元，則回應於CLKREQ#信號之解除宣告而進入L1.2子狀態。
測試系統100可進行與一DUT進入及退出一低功率模式有關之各種測試及/或測量。舉例而言，測試系統100可在一DUT處於低功率模式時測量功率消耗。測試系統100亦可為一DUT測量潛時以退出(諸)低功率模式，直到該DUT部分及/或完全起作用為止。據了解，CPU 130在測試複數個DUT時可不實施及/或執行各種低功率模式。舉例而言，當一DUT處於低功率模式時，CPU 130可需要執行指令及/或進行其他操作。
在習知技術下，DUT係耦合至一硬體匯流排配接器插座，其將一主電腦擴充匯流排，例如PCIe，轉換成一更特殊化之週邊匯流排，例如通用串列匯流排(USB)、序列附接SCSI (SAS)、及/或序列AT附接(SATA)等，如藉由DUT使用者。根據本發明之實施例，一DUT係耦合至一主電腦擴充匯流排，例如PCIe。
圖2根據本發明之實施例，為不具低功率模式之高效能處理器例示用於低功率環境之一例示性系統200的一方塊圖。系統200類似於系統100，並且在一些實施例中可具有等效功能。系統200包含一測試器電路板210。測試器電路板210包含兩個處理器，即CPU1 212及CPU2 214。在一些實施例中，CPU1 212及CPU2 214可類似於或等效於CPU 130 (圖1)。測試器電路板210係經由複數個PCIe匯流排耦合至一站點模組220。如圖2所示，各CPU1 212及CPU2 214係藉由32及16位元寬通道耦合至站點模組220。
站點模組220存取PCIe通道以產生連至複數個DUT之32條高速(HS)通道。站點模組220可將複數個重計時器，例如重計時器140、160，如參照圖1所述，用於產生該等高速通道。
如圖示，系統200被組配用以測試多達16個DUT，例如每個CPU多達八個DUT，以及每個站點模組220多達16個DUT。一測試器系統將多達八個站點模組，對應於16個CPU，用於同時測試多達128個匯流排附接式DUT。
根據本發明之實施例，CPU 130 (圖1)及/或CPU1 212與CPU2 214在軟體控制下，其舉例而言，包括命令及測試資料，產生測試型樣，用以測試一DUT，例如DUT 150A (圖1)。在一些實施例中，該等測試型樣可經由直接記憶體存取(DMA)發送至一DUT。據了解，根據本發明之實施例之資料量及資料轉移率顯著快於習知技術下可實現者。
在一實施例中，一DUT係經由一PCIe匯流排存取。更具體而言，DUT不經由一專業「週邊」介面存取，例如序列附接SCSI (SAS)、序列AT附接(SATA)、串列週邊介面(SPI)、內部整合電路(I2C)、通用串列匯流排(USB)、或類似者。有益的是，一PCIe匯流排與此一專業「週邊」介面之間不存在或不需要一介面電路。此一介面電路，例如連至SATA介面電路之一PCIe，有害地限制一測試環境之硬體靈活性。舉例而言，無法在一SATA介面上測試一USB裝置。另外，此一介面電路通常會限制一測試之頻寬，原因舉例而言，在於介面電路硬體之能力及/或專業「週邊」介面本身之限制。
圖3根據本發明之實施例，例示用於測試器系統之處理器測試型樣產生及施加之一例示性方法300。在310中，經由在一處理器上運作之軟體為一受測裝置(DUT)產生一測試型樣。
在320中，將該測試型樣儲存到附接至該處理器之一記憶體中。在330中，將該測試型樣從該記憶體發送至該DUT。
圖4例示一例示性電子系統400的一方塊圖，其當作一平台用於實施本發明之實施例，及/或當作一控制系統，例如系統控制器110及/或CPU 130，如圖1中所述，用於本發明之實施例。在一些實施例中，電子系統400可以是一「伺服器」電腦系統。電子系統400包括用於傳遞資訊之一位址/資料匯流排450、在功能上與匯流排耦合以供處理資訊及指令之一中央處理器複合體405。匯流排450舉例而言，可包括一快速週邊組件互連(PCIe)電腦擴充匯流排、工業標準架構(ISA)、擴充型ISA (EISA)、微通道、多匯流排、IEEE 796、IEEE 1196、IEEE 1496、PCI、電腦自動化測量與控制(CAMAC)、MBus、Runway匯流排、運算快速鏈路(CXL)、及類似者。
在一些實施例中，中央處理器複合體405可包含一單一處理器或多個處理器，例如一多核心處理器或多個單獨處理器。中央處理器複合體405可採用任何組合包含各種類型之眾所周知之處理器，舉例而言，包括數位信號處理器(DSP)、圖形處理器(GPU)、複雜指令集(CISC)處理器、精簡指令集( RISC)處理器、及/或超長字元指令集(VLIW)處理器。在一些實施例中，例示性中央處理器複合體405可包含一有限狀態機，例如在一或多個現場可規劃閘陣列(FPGA)中實現者，其可搭配其他類型之處理器運作及/或予以替換以控制根據本發明之實施例。
電子系統400亦可包括與匯流排450耦合之一依電性記憶體415 (例如：隨機存取記憶體RAM)以供儲存用於中央處理器複合體405之資訊及指令，以及與匯流排450耦合之一非依電性記憶體410 (例如：唯讀記憶體ROM)以供儲存用於處理器複合體405之靜態資訊及指令。電子系統400亦可任選地包括一可變更、非依電性記憶體420 (例如：NOR快閃)以供儲存用於中央處理器複合體405之資訊及指令，其可在製造系統400之後更新。在一些實施例中，可僅呈現ROM 410或快閃420中之一者。
圖4之電子系統400中亦包括一任選輸入裝置430。裝置430可將資訊及命令選擇傳遞至中央處理器400。輸入裝置430可以是向電子系統400傳遞資訊及/或命令用之任何適合的裝置。舉例而言，輸入裝置430可採用一鍵盤、諸按鈕、一搖桿、一軌跡球、例如一麥克風之一音訊換能器、一觸敏數化器面板、眼球掃描器、及類似者之形式。
電子系統400可包含一顯示單元425。顯示單元425可包含一液晶顯示(LCD)裝置、陰極射線管(CRT)、場發射裝置(FED，亦稱為平板CRT)、發光二極體(LED)、電漿顯示裝置、電致發光顯示器、電子紙、電子墨水(e-ink)或適合建立使用者可辨識之圖形影像及/或文數字元用之其他顯示裝置。在一些實施例中，顯示單元425可具有一相關聯照明裝置。
電子系統400亦任選地包括與匯流排450耦合之一擴充介面435。擴充介面435可實施許多眾所周知之標準擴充介面，包括但不限於保全數位卡介面、通用串列匯流排(USB)介面、精簡快閃、個人電腦(PC)卡介面、CardBus、週邊組件互連(PCI )介面、快速週邊組件互連(PCI Express)、迷你PCI介面、IEEE 1394、小型電腦系統介面(SCSI)、個人電腦記憶卡國際協會(PCMCIA)介面、工業標準架構(ISA)介面、RS- 232介面、及/或類似者。在本發明之一些實施例中，擴充介面435可包含與匯流排450之信號實質相符之信號。
多種眾所周知之裝置可經由匯流排450及/或擴充介面435附接至電子系統400。此類裝置之實例包括但不限於旋轉磁性記憶體裝置、快閃記憶體裝置、數位相機、無線通訊模組、數位音訊播放器、及全球定位系統(GPS)裝置。
系統400亦任選地包括一通訊埠440。通訊埠440可實施成擴充介面435之部分。當實施成一單獨介面時，通訊埠440通常可用於經由通訊導向資料轉移協定與其他裝置交換資訊。通訊埠之實例包括但不限於RS-232連接埠、通用非同步接收器/傳送器(UART)、USB連接埠、紅外光收發器、乙太網路連接埠、IEEE 1394及同步連接埠。
系統400任選地包括一網路介面460，其可實施一有線或無線網路介面。在一些實施例中，電子系統400可包含附加軟體及/或硬體特徵(圖未示)。
系統400之各種模組可存取電腦可讀媒體，並且該用語已知或據瞭解包括卸除式媒體，例如保全數位(「SD」)卡、CD及/或DVD ROM、磁片及類似者，以及非卸除式或內部媒體，例如硬碟機、固態驅動機(SSD)、RAM、ROM、快閃、及類似者。
根據本發明之實施例提供用於測試器系統之處理器測試型樣產生及施加用之系統及方法。另外，根據本發明之實施例還提供用於為能夠測試高容量及高頻寬裝置之測試器系統進行測試型樣產生及施加之系統及方法處理器。根據本發明之附加實施例提供用於為能夠對附接至一主匯流排之裝置進行測試之測試器系統進行處理器測試型樣產生及施加用之系統及方法。再者，根據本發明之實施例提供用於為測試器系統進行測試型樣產生及施加用之系統及方法處理器，該測試器系統能夠與測試電子裝置之現有系統及方法相容且互補。
雖然本發明已針對某一或某些例示性實施例示出及說明，所屬技術領域中具有通常知識者在閱讀並理解本說明書及附圖後仍將想到等效更改及修改。特別對於藉由上述組件(總成、裝置等)來進行之各種功能而言，用於說明此類組件之用語(包括對於一「手段」之參照)除非另有所指，係意欲對應於進行所述組件指定功能(例如功能等效)之任何組件，即使與進行本文中所示本發明之例示性實施例中之功能的所揭示結構在結構上不等效亦然。另外，儘管已僅就數項實施例其中一者揭示本發明之一特定特徵，由於對於任何給定或特定應用可能為所欲且有助益，此特徵仍可與其他實施例之一或多個特徵組合。
因此說明本發明之各項實施例。儘管本發明已經在特定實施例中作說明，應了解的是，本發明仍不應該詮釋為受此類實施例限制，而是根據下面申請專利範圍來詮釋。
100:測試系統 110:測試控制器 120:低功率模式控制邏輯 122,124:信號 126:閘 130:CPU 132:記憶體 135,145,165:PCIe匯流排 140,160:重計時器 140A,140N,150A,150N:DUT 200:系統 210:測試器電路板 212:CPU1 214:CPU2 220:站點模組 300:方法 310,320,330:步驟 400:電子系統 405:中央處理器複合體 410:非依電性記憶體 415:依電性記憶體 420:可變更、非依電性記憶體 425:顯示單元 430:輸入裝置 435:擴充介面 440:通訊埠 450:匯流排 460:網路介面
附圖係予以併入並形成本說明書之一部分，繪示本發明之實施例，並且連同本說明，用於解釋本發明之原理。除非另有註記，圖式可不按照比例繪示。
圖1根據本發明之實施例，為不具低功率模式之高效能處理器例示用於低功率環境之一例示性系統的一例示性方塊圖。
圖2根據本發明之實施例，為不具低功率模式之高效能處理器例示用於低功率環境之一例示性系統的一方塊圖。
圖3根據本發明之實施例，例示用於測試器系統之處理器測試型樣產生及施加之一例示性方法。
圖4例示一例示性電子系統的一方塊圖，其當作一平台用於實施及/或當作一控制系統用於實施本發明之實施例。
100:測試系統
110:測試控制器
120:低功率模式控制邏輯
122,124:信號
126:閘
130:CPU
132:記憶體
135,145,165:PCIe匯流排
140,160:重計時器
140A,140N,150A,150N:DUT

Claims (20)

  1. 一種測試器系統，其包含： 一測試電腦系統，其係用於協調及控制複數個受測裝置(DUT)之測試；以及 一硬體介面板，其係耦合至該測試電腦系統並由該測試電腦系統控制，該硬體介面板可操作以將測試輸入信號施加至該等複數個DUT，並且可操作以接收來自該等複數個DUT之測試輸出信號，該硬體介面板包含： 一記憶體，其用於儲存指令及資料； 一高核心數(HCC)處理器，其係耦合至該記憶體，該HCC處理器可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至該等複數個DUT，該HCC處理器可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該HCC處理器之ATPG產生係在程式控制下可軟體重新規劃；以及 驅動器硬體，其用於接收該等測試向量並用於將該等測試輸入信號驅送至該等複數個DUT。
  2. 如請求項1之測試器系統，其中該該HCC處理器包含16至32個核心。
  3. 如請求項1之測試器系統，其中該HCC處理器支援PCIe協定，並且其中該硬體介面板使用PCIe與該等複數個DUT通訊。
  4. 如請求項1之測試器系統，其中該HCC處理器包含N個核心，並且其中N可基於一規定測試效能調整大小。
  5. 如請求項1之測試器系統，其中儲存在該記憶體中之該等指令可由該測試電腦系統規劃，並且其中該等指令更控制該HCC處理器之操作。
  6. 一種測試器系統，其包含： 一測試電腦系統，其係用於協調及控制複數個受測裝置(DUT)之測試；以及 一硬體介面板，其係耦合至該測試電腦系統並由該測試電腦系統控制，該硬體介面板可操作以將測試輸入信號施加至該等複數個DUT，並且可操作以接收來自該等複數個DUT之測試輸出信號，該硬體介面板包含： 一記憶體，其用於儲存指令及資料； 一第一高效能中央處理單元(CPU)，其係耦合至該記憶體，該第一高效能CPU可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至第一複數個DUT，該第一高效能CPU可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該第一高效能CPU之ATPG產生係在程式控制下可軟體重新規劃； 一第二高效能中央處理單元(CPU)，其係耦合至該記憶體，該第二高效能CPU可操作以自動產生自動測試型樣產生式(ATPG)測試向量以供施加至第二複數個DUT，該第二高效能CPU可操作以在來自該記憶體之指令及資料的控制下、及在來自該測試電腦系統之軟體命令的控制下自動產生該等ATPG測試向量，其中該第二高效能CPU之ATPG產生係在程式控制下可軟體重新規劃；以及 驅動器硬體，用於從該等第一及第二高效能CPU接收該等測試向量並將該等測試輸入信號驅送至該等複數個DUT。
  7. 如請求項6之測試器系統，其中儲存在該記憶體中之該等指令可由該測試電腦系統規劃，並且其中該等指令更控制該等第一及第二高效能CPU之操作。
  8. 如請求項6之測試器系統，其中該第一高效能CPU包含一高核心數(HCC) CPU，並且其中該第二高效能CPU更包含一HCC CPU。
  9. 如請求項8之測試器系統，其中該第一高效能CPU包含16至32個核心，並且其中該第二高效能CPU更包含16至32個核心。
  10. 如請求項8之測試器系統，其中該第一高效能CPU包含N個核心，並且其中該第二高效能CPU更包含N個核心，其中N可基於一規定測試效能調整大小。
  11. 如請求項8之測試器系統，其中該HCC處理器支援PCIe協定，並且其中該硬體介面板使用PCIe與該等複數個DUT通訊。
  12. 一種為測試器系統產生及施加測試型樣之方法，該方法包含： 經由在一處理器上運作之軟體為一受測裝置(DUT)產生一測試型樣； 將該測試型樣儲存到附接至該處理器之一記憶體中；以及 將該測試型樣從該記憶體發送至該DUT。
  13. 如請求項12之方法，其中該DUT係附接至一PCIe匯流排。
  14. 如請求項12之方法，其中該處理器係一高核心數(HCC)處理器。
  15. 如請求項14之方法，其中該該HCC處理器包含16至32個核心。
  16. 如請求項14之方法，其中該HCC處理器包含N個核心，並且其中N可基於一規定測試效能調整大小。
  17. 如請求項14之方法，其中該發送包含來自該記憶體之一直接記憶體存取(DMA)轉移。
  18. 如請求項12之方法，其中該軟體係儲存在該記憶體中。
  19. 如請求項12之方法，其中該記憶體被組配用以獨立於一系統匯流排與該處理器通訊。
  20. 一種非暫時性電腦可讀媒體，其上儲存有指令，該等指令回應於藉由一電子系統之執行，致使該電子系統進行操作以在處於低功率模式時測試複數個受測裝置(DUT)，該等操作包含： 經由在一處理器上運作之軟體為一受測裝置(DUT)產生一測試型樣； 將該測試型樣儲存到附接至該處理器之一記憶體中；以及 將該測試型樣從該記憶體發送至該DUT。
TW112131497A 2022-09-15 2023-08-22 用於測試器系統之處理器測試型樣產生及應用技術 TW202418082A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263407081P 2022-09-15 2022-09-15
US63/407,081 2022-09-15
US202363440607P 2023-01-23 2023-01-23
US63/440,607 2023-01-23
US18/230,003 US20240118340A1 (en) 2022-09-15 2023-08-03 Processor test pattern generation and application for tester systems
US18/230,003 2023-08-03

Publications (1)

Publication Number Publication Date
TW202418082A true TW202418082A (zh) 2024-05-01

Family

ID=90574079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112131497A TW202418082A (zh) 2022-09-15 2023-08-22 用於測試器系統之處理器測試型樣產生及應用技術

Country Status (2)

Country Link
US (1) US20240118340A1 (zh)
TW (1) TW202418082A (zh)

Also Published As

Publication number Publication date
US20240118340A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
EP3274836B1 (en) System and method to enable closed chassis debug control interface using a usb type-c connector
US9378846B2 (en) Non-mounted storage test device based on FPGA
US9429623B2 (en) Solution for full speed, parallel DUT testing
US7213172B2 (en) Debugging power management
US10026499B2 (en) Memory testing system
JPH07182204A (ja) 集積マイクロプロセッサ、コンピュータ開発システム、および集積プロセッサのテスト方法
JPH08180013A (ja) コンピュータシステム、ｐｃｉバスクロック信号周波数における変化に応答してｐｃｉバス装置のコンフィギュレーションレジスタを再構成する方法、およびｐｃｉバス装置がｐｃｉバスと異なる動作速度を有することをオペレータに通知する方法
CN107194257B (zh) 一种基于国产tcm芯片的可信系统
US7225288B2 (en) Extended host controller test mode support for use with full-speed USB devices
US10147499B1 (en) Memory power-up testing system
US11372674B2 (en) Method, apparatus and system for handling non-posted memory write transactions in a fabric
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
US20210225827A1 (en) Logic die in a multi-chip package having a configurable physical interface to on-package memory
TWI742461B (zh) 硬碟安裝檢測系統
TW202418082A (zh) 用於測試器系統之處理器測試型樣產生及應用技術
US20240094287A1 (en) Low power environment for high performance processor without low power mode
US20220413980A1 (en) Auto-detection of interconnect hangs in integrated circuits
US6950894B2 (en) Techniques using integrated circuit chip capable of being coupled to storage system
US20240096432A1 (en) Memory queue operations to increase throughput in an ate system
KR20240037866A (ko) 테스터 시스템을 위한 프로세서 테스트 패턴 생성 및 적용 기법
KR20240037861A (ko) 저전력 모드가 없는 고성능 프로세서를 위한 저전력 환경
CN117707864A (zh) 用于测试仪系统的处理器测试模式的生成和应用
CN117707863A (zh) 不具有低功率模式的高性能处理器的低功率环境
KR20240037857A (ko) Ate 시스템에서 처리량을 증가시키는 메모리 큐 동작
US7853843B2 (en) Method and system for testing chips