TW202416463A - 半導體器件及其製造方法 - Google Patents

半導體器件及其製造方法 Download PDF

Info

Publication number
TW202416463A
TW202416463A TW112131285A TW112131285A TW202416463A TW 202416463 A TW202416463 A TW 202416463A TW 112131285 A TW112131285 A TW 112131285A TW 112131285 A TW112131285 A TW 112131285A TW 202416463 A TW202416463 A TW 202416463A
Authority
TW
Taiwan
Prior art keywords
sealant
shielding layer
electronic component
substrate
reference mark
Prior art date
Application number
TW112131285A
Other languages
English (en)
Inventor
金昌伍
鄭珍熙
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202416463A publication Critical patent/TW202416463A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申請提供了一種半導體器件及其製造方法。該方法包括：提供封裝件，該封裝件包括：基板，所述基板包括基板頂表面和基板底表面；安裝在基板頂表面上的電子元件；和第一密封劑，所述第一密封劑設置在基板頂表面上並密封電子元件；在第一密封劑中形成基準標記；並且使用氣溶膠噴射裝置在第一密封劑上形成第一屏蔽層，其中第一屏蔽層與基準標記相距預定距離且位於電子元件上方。

Description

半導體器件及其製造方法
本申請總體上涉及半導體技術，更具體地，涉及一種半導體器件及製造半導體器件的方法。
半導體行業不斷面臨複雜的集成挑戰，因為消費者希望他們的電子産品更小、更快、性能更高，並且將越來越多的功能封裝到單個器件中。其中一種解決方案是系統級封裝（SiP：System-in-Package）。SiP可以包括多個半導體元件，例如，半導體裸片、半導體封裝、集成無源器件和分立的有源或無源電子元件，它們被集成在單個半導體封裝中。由於高速數位和射頻（RF）半導體封裝可能集成在SiP中，因此可能很容易發生電磁干擾（EMI）。EMI可能會中斷、阻礙或以其他方式降低或限制SiP中電路的性能。
因此，存在降低SiP中的EMI的需要。
本申請的目的是提供一種具有降低的電磁干擾的半導體器件。
根據本申請實施例的一個方面，提供了一種製造半導體器件的方法。該方法可以包括：提供封裝件，該封裝件包括：基板，所述基板包括基板頂表面和基板底表面；安裝在基板頂表面上的電子元件；和第一密封劑，所述第一密封劑設置在基板頂表面上並密封電子元件；在第一密封劑中形成基準標記；並且在第一密封劑上形成第一屏蔽層，其中第一屏蔽層與基準標記相距預定距離且位於電子元件上方。
根據本申請實施例的另一方面，提供了一種半導體器件。該半導體器件可以包括：基板，所述基板包括基板頂表面和基板底表面；安裝在基板頂表面上的電子元件；第一密封劑，所述第一密封劑設置在基板頂表面上並密封電子元件；基準標記，所述基準標記形成在第一密封劑中；和第一屏蔽層，所述第一屏蔽層形成在第一密封劑上，其中第一屏蔽層與基準標記相距預定距離且位於電子元件上方。
應當理解，前面的一般性描述和下面的詳細描述都只是示例性和說明性的，而不是對本發明的限制。此外，併入並構成本說明書一部分的附圖示出了本發明的實施例並且與說明書一起用於解釋本發明的原理。
以下本申請的示例性實施例的詳細描述參考了構成描述的一部分的附圖。附圖示出了其中可以實踐本申請的具體示例性實施例。包括附圖在內的詳細描述足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。本領域技術人員可以進一步利用本申請的其他實施例，並在不脫離本申請的精神或範圍的情况下進行邏輯、機械等變化。因此，以下詳細描述的讀者不應以限制性的方式解釋該描述，並且僅以所附申請專利範圍限定本申請的實施例的範圍。
在本申請中，除非另有明確說明，否則使用的單數包括了複數。在本申請中，除非另有說明，否則使用「或」是指「和/或」。此外，使用的術語「包括」以及諸如「包含」和「含有」的其他形式不是限制性的。此外，除非另有明確說明，諸如「元件」或「組件」之類的術語覆蓋了包括一個單元的元件和組件，以及包括多於一個子單元的元件和組件。此外，本文使用的章節標題僅用於組織目的，不應解釋為限制所描述的主題。
如本文所用，空間上相對的術語，例如「下方」、「下面」、「上方」、「上面」、「上」、「上側」、「下側」、「左側」、「右側」、「垂直」、「水平」、「側方」等等，可以在本文中使用，以便於描述如附圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。該器件可以以其他方式定向（旋轉90度或在其他方向），並且本文使用的空間相關描述同樣可以相應地解釋。應該理解，當一個元件被稱為「連接到」或「耦接到」另一個元件時，它可以直接連接到或耦接到另一個元件，或者可以存在中間元件。
圖1是示出系統級封裝（SiP）器件100的截面圖，其中形成了保形的（conformal）EMI屏蔽層140以防止由高頻器件輻射的電磁噪聲。如圖1所示，器件100包括基板110和安裝在其上的多個電子元件122、124和126。多個電子元件122、124和126可以包括高速數位和RF電子器件，它們可能向外部輻射電磁噪聲。密封劑130形成在基板110上並密封電子元件122、124和126。EMI屏蔽層140形成在密封劑130上並耦合到參考節點或電位（例如，接地），以抑制器件100中産生的電磁波不會泄漏到外部，並且還抑制外部電磁波進入器件100。
然而，由於EMI屏蔽層140可與接地點形成閉環電路，因此可能産生EMI回路電流I EMI並且EMI回路電流I EMI可能在EMI屏蔽層140中流動。EMI回路電流I EMI將進一步在其相鄰的電子元件中感應電磁場，從而可能對相鄰的電子元件産生不希望的干擾。
為了解決上述問題，本申請的一個方面提供了一種製造半導體器件的方法。在該方法中，在保形屏蔽層和電子元件之間選擇性地形成屏蔽層以進一步降低SiP器件中的EMI。選擇性屏蔽層和外部保形屏蔽層的結合可以顯著降低SiP中的EMI或其他干擾。此外，在該方法中，首先在電子元件上方的密封劑上形成基準標記，然後利用氣溶膠噴射裝置（aerosol jetting apparatus）直接相對於基準標記形成選擇性屏蔽層。由於不使用光刻或蝕刻製程，本申請的方法簡單且節省成本。
參考圖2A和圖2B至圖5A和圖5B和圖6至圖9，示出了說明用於製造半導體器件的方法的各個步驟的透視圖和截面圖。下面將參考附圖對該方法進行更詳細的說明。
參考圖2A和圖2B，提供了封裝條（package strip）200。圖2A示出了封裝條200的透視圖，且圖2B是封裝條200沿圖2A所示的剖面線A1-A2的截面圖。
具體地，封裝條200包括具有頂表面210a和底表面210b的基板210。基板210可以為電子元件和器件提供支撐和連接。舉例來說，基板210可以包括印刷電路板（PCB）、載體基板、具有電互連的半導體基板或陶瓷基板。然而，基板210不限於這些示例。在其他示例中，基板210可以包括層壓中介層、條狀中介層、引線框或其他合適的基板。基板210可以包括可以在其上或其中製造積體電路系統的任何結構。例如，基板210可以包括一個或多個絕緣層或鈍化層、一個或多個穿過絕緣層形成的導電通孔、以及形成在絕緣層之上或之間的一個或多個導電層。在圖2B所示的示例中，基板210可以包括再分布結構（RDS：redistribution structure） 215，其具有一個或多個介電層以及位於介電層之間並穿過介電層的一個或多個導電層。導電層可以定義焊墊、跡線和插塞，電信號或電壓可以通過它們在RDS上水平和垂直分布。RDS 215可以包括Al、Cu、Sn、Ni、Au、Ag或任何其他合適的導電材料中的一種或多種。可以理解的是，RDS 215能夠以各種結構和類型來實現，但是本申請的方面不限於上述示例。
在圖2A和圖2B所示的示例中，封裝條200可以包括多個未分割的封裝件202。封裝件202可以由多個分割通道204預先定義且分開。分割通道204可以提供切割區域以將封裝條200分割成單獨的半導體封裝件。然而，本申請的範圍不限於圖2A和圖2B所示的示例。在一些其他實施例中，封裝條200可以包括不同的封裝件。
在圖2B所示的每個封裝件202中，多個電子元件222和224可以安裝在基板210的頂表面210a上。電子元件222和224可以包括多種類型的半導體裸片、半導體封裝件或分立器件中的任一種。例如，電子元件222和224可以包括數位信號處理器（DSP）、微控制器、微處理器、網路處理器、電源管理處理器、音頻處理器、影片處理器、RF電路、無線基帶系統晶片（SoC）處理器、傳感器、存儲器控制器、存儲器裝置、專用積體電路等。電子元件222和224可以包括一個或多個無源電子元件，例如電阻器、電容器、電感器等。電子元件222和224可以使用任何合適的表面安裝技術安裝在基板頂表面210a上。
在本申請中，電子元件222可以包含易受或産生電磁干擾（EMI）、射頻干擾（RFI）、諧波失真和器件間干擾的器件或電路。在一些情况下，電子元件222可以包括被配置為提供若干移動功能和能力的任何元件，包括但不限於定位功能、無線連接功能（例如，無線通信）和/或蜂巢式連接功能（例如，蜂巢式通訊）。在一些情况下，電子元件222可以被配置為提供射頻前端（RFFE）功能。例如，電子元件222可以包括但不限於功率放大器、濾波器、開關、低噪聲放大器（LNA）、調諧器、多路複用器等。在圖2B中，電子元件222示出為半導體裸片。半導體裸片222以倒裝晶片類型形成並且被安裝，使得半導體裸片222的導電凸塊焊接到基板210中的一些RDS 215。在其他實施例中，電子元件222可以包括接合墊並且可以通過引線接合連接到 RDS 215。本申請並不將電子元件222與RDS 215之間的連接關係限定於以上公開內容。
第一密封劑230形成在基板210的頂表面210a上，並且密封電子元件222和224。第一密封劑230可由聚合物複合材料製成，例如帶填料的環氧樹脂、帶填料的環氧丙烯酸酯、或帶有適當填料的聚合物，但本申請的範圍不限於此。第一密封劑230是不導電的，提供結構支撐，並且在環境上保護電子元件222和224免受外部元件和污染物的影響。
參考圖3A和圖3B，基準標記206被形成在第一密封劑230中。圖3A是在基準標記206形成之後的封裝條的透視圖，並且圖3B是沿著圖3A所示的剖面線A1-A2的封裝條的截面圖。
在一些實施例中，可以使用鋸片282來形成基準標記206。在一些實施例中，可以使用雷射切割工具或蝕刻製程來形成基準標記206。在一些實施例中，在基準標記206形成之後，可以進一步進行用於去除殘留物的清潔製程。
在圖3A和圖3B所示的示例中，基準標記206可以包括多個凹槽，每個凹槽具有V形橫截面並且在垂直方向上與相應的分割通道204對準。在一些實施例中，凹槽可以具有範圍從第一密封劑230的厚度的5%到80%的深度。可以理解的是，圖3A和圖3B中所示的基準標記的形狀和/或位置僅用於說明目的而非限制。在一些其他實施例中，凹槽可以形成在封裝條的其他周邊區域中，或者凹槽可以具有U形橫截面、帽形橫截面、Y形橫截面、矩形橫截面、梯形橫截面或其他多邊形橫截面，只要其能被諸如光學顯微鏡的檢測工具識別即可，下面將詳細說明。基準標記206的位置可以參考分割通道來確定。在一些其他實施例中，可以在第一密封劑230的表面上形成多於一個的基準標記206。
參考圖4A和圖4B，視覺檢查裝置284被用於檢查封裝件以確定基準標記206的位置以及基準標記206和電子元件222之間的距離。圖4A是封裝條的透視圖，且圖4B是沿圖4A所示的剖面線A1-A2的封裝條的截面圖。視覺檢查裝置284可包括光學顯微鏡、電子顯微鏡或X射線顯微鏡，但本申請不限於此。
在一些實施例中，如圖4B所示，電子元件222可包括相對於基準標記206的近端和遠端。視覺檢查裝置284可用於確定電子元件222的近端與基準標記206之間的距離D1，以及電子元件222的遠端與基準標記206之間的另一距離D2。這兩個距離D1和D2可用於確定後續製程中形成在電子元件222上方的選擇性屏蔽層的位置。
在一些實施例中，視覺檢查裝置284可以拍攝第一密封劑230的頂面的圖像，然後視覺檢查裝置284或外部控制器可以執行圖像識別演算法以自動檢測和識別電子元件222、基準標記206、和/或它們之間的位置關係。
參考圖5A和圖5B，使用氣溶膠噴射裝置286在第一密封劑230上形成第一屏蔽層250。圖5A是在形成第一屏蔽層250之後的封裝條的透視圖，且圖5B是沿著圖5A所示的剖面線A1-A2的封裝條的截面圖。
在一些實施例中，氣溶膠噴射裝置286可以通過超聲波或氣動方法霧化導電墨水（conductive ink）（例如，銀基導電墨水等），從而産生直徑為一微米到多微米數量級的液滴。液滴可以被夾帶在氣流中並被輸送到打印頭。在打印頭處，可以引入另一種氣流以將液滴聚焦成緊密準直的材料束。然後，組合的氣流可以通過匯聚噴嘴飛出打印頭，該匯聚噴嘴將氣溶膠流壓縮成具有小直徑的顆粒或液滴。然後，液滴射流可以高速飛出打印頭並撞擊第一密封劑230。如此，與噴嘴對準的頂表面的至少一部分可以沉積有屏蔽材料。此外，第一屏蔽層250可以通過移動打印頭並連續分配液滴來形成。在一些實施例中，氣溶膠噴射裝置286還可包括用於控制其操作的控制器件（例如，微控制器單元）。例如，控制器件可以基於基準標記206的位置和基準標記206與電子元件222之間的距離來控制打印頭的移動和/或液滴射流的分配時間。在一些實施例中，可以對第一屏蔽層250進行後處理（例如，後加熱製程）以達到其最終的電氣和機械性能。
在一些實施例中，氣溶膠噴射裝置可以包括多個打印頭。因此，多個打印頭可在封裝條上方同時運作，以在各自的半導體器件上方形成多個第一屏蔽層，使得氣溶膠噴射裝置的生産率可以提高。
繼續參考圖5B，第一屏蔽層250形成在距基準標記206預定距離處並且在電子元件222上方，其可能容易受到EMI、RFI等影響或産生EMI、RFI等。可以看出，第一屏蔽層250到基板210的頂表面上的投影與電子元件222重疊，且優選地覆蓋整個電子元件222，因此第一屏蔽層250可屏蔽對電子元件222感應（或由電子元件222産生）的EMI或其他干擾。
此外，由於氣溶膠噴射裝置286可以基於基準標記206的位置容易且準確地控制液滴射流的位置和/或分配時間，因此第一屏蔽層250可以直接形成在期望區域處，並具有期望的形狀，而無需任何掩模、任何光刻製程或任何蝕刻製程。因此，與採用雷射燒蝕、濺射和研磨製程形成選擇性屏蔽層的方法相比，本申請的方法簡單且節省成本。
然而，本申請的範圍不限於上述實施例。在一些其他實施例中，第一屏蔽層可以通過噴射印刷、雷射印刷、氣動或任何其他金屬沉積製程分配、噴塗或印刷在第一密封劑上，只要該金屬沉積製程能夠直接在所需區域處形成具有所需形狀的第一屏蔽層即可。
之後，如圖6所示，在第一密封劑230和第一屏蔽層250上形成第二密封劑260。例如，可以使用錫膏印刷、壓縮模制、傳遞模制、液體密封劑模制、真空層壓、旋塗或其他合適的製程在第一密封劑230和第一屏蔽層250上形成第二密封劑260。第二密封劑260可由聚合物複合材料製成，例如帶填料的環氧樹脂、帶填料的環氧丙烯酸酯、或帶有適當填料的聚合物，但本申請的範圍不限於此。例如，第二密封劑260可以包括填充有一種或多種高k介電材料的環氧樹脂模塑料。高k填料可以提高第二密封劑260的導熱性。
之後，如圖7所示，每個封裝件202沿著各自的分割通道204從封裝條中被分割出。例如，如圖7所示，可以使用鋸片288通過分割通道204將封裝條分割成單獨的器件。在一些其他示例中，也可以使用雷射切割工具來分割封裝條。
之後，如圖8所示，形成第二屏蔽層270以覆蓋半導體器件。第二屏蔽層270可以由與第一屏蔽層250相同或不同的材料製成，並且可以通過噴塗、電鍍、濺射或任何其他合適的金屬沉積製程形成。
第二屏蔽層270可以是保形屏蔽，其遵循第二密封劑260、第一密封劑230和基板210的形狀和/或輪廓。也就是說，第二屏蔽層270覆蓋第二密封劑260的頂表面和側表面、第一密封劑230的側表面和基板210的側表面。因此，第一屏蔽層250和第二屏蔽層270的組合可以顯著降低半導體器件中的EMI或其它干擾。
在圖8所示的示例中，第二屏蔽層270可以不連接到其下的第一屏蔽層250，因為第一屏蔽層250形成於分割通道之外的地方。然而，本申請不限於此。在圖9所示的另一示例中，第一屏蔽層250'可以形成在分割通道處。因此，在分割製程之後，第一屏蔽層250'側表面的一部分可以從第二密封劑260中暴露出來，並且第二屏蔽層270'可以覆蓋第一屏蔽層250'的側表面的暴露部分，從而與第一屏蔽層250'電接觸。
雖然結合相應的附圖說明了用於製造半導體器件的過程，但是本領域技術人員將理解，在不脫離本發明的範圍的情况下，可以對該過程進行修改和調整。
根據本申請的另一方面，提供了一種半導體器件。參考圖10，根據本申請的一個實施例示出了半導體器件900的截面圖。
如圖10所示，半導體器件900包括基板910、電子元件922、第一密封劑930、基準標記906和第一屏蔽層950。基板910可以具有頂表面910a和底表面910b。電子元件922安裝在基板910的頂表面910a上，並且其可能容易受到或産生電磁干擾（EMI）、射頻干擾（RFI）、諧波失真和器件間干擾。第一密封劑930設置在基板910的表面910a上並密封電子元件922。基準標記906形成在第一密封劑930中。第一屏蔽層950形成在第一密封劑930上，且第一屏蔽層950與基準標記906相距預定距離且位於電子元件922上方。
在一些實施例中，第一屏蔽層950到基板910的頂表面910a上的投影可以覆蓋電子元件922，因此第一屏蔽層950可以屏蔽對電子元件922感應（或由電子元件922産生）的EMI或其他干擾。
在一些實施例中，基準標記906可以包括在基板910的分割通道904處形成在第一密封劑930中的凹槽。分割通道904可以提供切割區域以將基板910分割成單獨的半導體器件902。
在一些實施例中，如圖10所示，第二密封劑960形成在第一密封劑930上並覆蓋基準標記906和第一屏蔽層950。在一些實施例中，第二密封劑960可以包括填充有一種或多種高k介電材料的環氧樹脂模塑料。高k填料可以提高第二密封劑960的導熱性。
在一些其他實施例中，半導體器件900可以具有類似於圖6所示的封裝件的結構和配置，並由上述方法實施例製造。因此，半導體器件900的更多細節可在上述方法實施例中找到，且在此將不再贅述。
本文的討論包括許多說明性附圖，這些說明性附圖顯示了半導體器件的各個部分及製造所述半導體器件的方法。為了說明清楚起見，這些圖並未顯示每個示例組件的所有方面。本文提供的任何示例組件和/或方法可以與本文提供的任何或所有其他組件和/或方法共享任何或所有特徵。可以理解，在組件或方法之一的上下文中描述的實施例對於其它組件或方法類似地有效。類似地，在組件的上下文中描述的實施例對於方法類似地有效，且反之亦然。在實施例的上下文中描述的特徵可以相應地適用於其它實施例中相同或相似的特徵。在實施例的上下文中描述的特徵可以相應地適用於其它實施例，即使在這些其它實施例中沒有明確描述。此外，在實施例的上下文中針對特徵描述的添加和/或組合和/或替代可以相應地適用於其它實施例中的相同或相似特徵。
本文已經參照附圖描述了各種實施例。然而，顯然可以對其進行各種修改和改變，並且可以實施另外的實施例，而不背離如所附申請專利範圍中闡述的本發明的更廣泛範圍。此外，通過考慮說明書和本文公開的本發明的一個或多個實施例的實踐，其他實施例對於本領域技術人員將是明顯的。因此，本申請和本文中的實施例旨在僅被認為是示例性的，本發明的真實範圍和精神由所附示例性申請專利範圍的列表指示。
100:器件 110:基板 122:電子元件 124:電子元件 126:電子元件 130:密封劑 140:EMI屏蔽層 200:封裝條 202:封裝件 204:分割通道 206:基準標記 210:基板 210a:頂表面 210b:底表面 215:再分布結構(RDS) 222:電子元件 224:電子元件 230:第一密封劑 250:第一屏蔽層 250':第一屏蔽層 260:第二密封劑 270:第二屏蔽層 270':第二屏蔽層 282:鋸片 284:視覺檢查裝置 286:氣溶膠噴射裝置 288:鋸片 900:半導體器件 902:半導體器件 904:分割通道 906:基準標記 910:基板 910a:頂表面 910b:底表面 922:電子元件 930:第一密封劑 950:第一屏蔽層 960:第二密封劑 I EMI:回路電流 A1-A2:剖面線 D1:距離 D2:距離
本文引用的附圖構成說明書的一部分。除非詳細的描述另有明確說明，附圖中所示的特徵僅示出了本申請的一些實施例而不是本申請的所有實施例，說明書的讀者不應做出相反的暗示。
圖1是系統級封裝（SiP：System-in-Package）器件的截面圖。
圖2A和圖2B至圖5A和圖5B以及圖6至圖9是示出根據本申請實施例的製造半導體器件的方法的各個步驟的截面圖。
圖10是根據本申請實施例的半導體器件的截面圖。
在整個附圖中將使用相同的附圖標記來表示相同或相似的部分。
210:基板
222:電子元件
224:電子元件
230:第一密封劑
250:第一屏蔽層
260:第二密封劑
270:第二屏蔽層

Claims (14)

  1. 一種製造半導體器件的方法，其中，所述方法包括： 提供一封裝件，所述封裝件包括： 一基板，所述基板包括基板頂表面和基板底表面； 一電子元件，所述電子元件安裝在所述基板頂表面上；和 一第一密封劑，所述第一密封劑設置在所述基板頂表面上並密封所述電子元件； 在所述第一密封劑中形成基準標記；並且 在所述第一密封劑上形成第一屏蔽層，其中所述第一屏蔽層與所述基準標記相距預定距離且位於所述電子元件上方。
  2. 根據請求項1所述的方法，其中，在所述第一密封劑中形成所述基準標記包括： 在所述封裝件的分割通道處在所述第一密封劑中形成凹槽。
  3. 根據請求項2所述的方法，其中，在所述第一密封劑中形成所述凹槽包括： 使用鋸片或雷射切割工具在所述第一密封劑中形成所述凹槽。
  4. 根據請求項1所述的方法，其中，在所述第一密封劑上形成所述第一屏蔽層包括： 使用氣溶膠噴射裝置在所述第一密封劑上形成所述第一屏蔽層。
  5. 根據請求項4所述的方法，其中，使用所述氣溶膠噴射裝置在所述第一密封劑上形成所述第一屏蔽層包括： 檢查所述封裝件以確定所述基準標記的位置和所述基準標記與所述電子元件之間的距離；且 基於所述基準標記的位置以及所述基準標記與所述電子元件之間的距離，控制所述氣溶膠噴射裝置以形成所述第一屏蔽層。
  6. 根據請求項1所述的方法，其中，所述第一屏蔽層到所述基板頂表面上的投影覆蓋所述電子元件。
  7. 根據請求項1所述的方法，其中，所述方法還包括： 在所述第一密封劑上形成第二密封劑以覆蓋所述基準標記和所述第一屏蔽層； 沿著所述封裝件的分割通道將所述半導體器件從所述封裝件中分割出；以及 形成第二屏蔽層以覆蓋所述半導體器件。
  8. 根據請求項7所述的方法，其中，所述第二屏蔽層順應所述半導體器件的形狀。
  9. 根據請求項7所述的方法，其中，所述第二密封劑包括填充有一種或多種高k介電材料的環氧樹脂模塑料。
  10. 一種半導體器件，其中，所述半導體器件包括： 一基板，所述基板包括基板頂表面和基板底表面； 一電子元件，所述電子元件安裝在所述基板頂表面上； 一第一密封劑，所述第一密封劑設置在所述基板頂表面上並密封所述電子元件； 一基準標記，所述基準標記形成在所述第一密封劑中；和 一第一屏蔽層，所述第一屏蔽層形成在所述第一密封劑上，其中所述第一屏蔽層與所述基準標記相距預定距離且位於所述電子元件上方。
  11. 根據請求項10所述的半導體器件，其中，所述基準標記包括在所述基板的分割通道處在所述第一密封劑中形成的凹槽。
  12. 根據請求項10所述的半導體器件，其中，所述第一屏蔽層到所述基板頂表面上的投影覆蓋所述電子元件。
  13. 根據請求項10所述的半導體器件，其中，所述半導體器件還包括： 一第二密封劑，所述第二密封劑形成在所述第一密封劑上並覆蓋所述基準標記和所述第一屏蔽層。
  14. 根據請求項13所述的半導體器件，其中，所述第二密封劑包括填充有一種或多種高k介電材料的環氧樹脂模塑料。
TW112131285A 2022-10-08 2023-08-21 半導體器件及其製造方法 TW202416463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNCN202211222809X 2022-10-08
CN202211222809.XA CN117894757A (zh) 2022-10-08 2022-10-08 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
TW202416463A true TW202416463A (zh) 2024-04-16

Family

ID=90573573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112131285A TW202416463A (zh) 2022-10-08 2023-08-21 半導體器件及其製造方法

Country Status (4)

Country Link
US (1) US20240120291A1 (zh)
KR (1) KR20240049510A (zh)
CN (1) CN117894757A (zh)
TW (1) TW202416463A (zh)

Also Published As

Publication number Publication date
US20240120291A1 (en) 2024-04-11
KR20240049510A (ko) 2024-04-16
CN117894757A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
KR102524617B1 (ko) 반도체 패키지 및 그 제조방법
US7101735B2 (en) Manufacturing method of semiconductor device
US20180286816A1 (en) Electronic component module
US20070267725A1 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
US20060125072A1 (en) Semiconductor device having laminated semiconductor constructions and a manufacturing method thereof
TWI553825B (zh) 堆疊式封裝模組與其製造方法
US9591747B2 (en) Module board
US20200152483A1 (en) Control of under-fill using an encapsulant and a trench or dam for a dual-sided ball grid array package
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR20210065082A (ko) 레이저 어블레이션을 사용하여 부분적인 emi 차폐 제거 반도체 장치
TWI768049B (zh) 具有適應性垂直互連的電子裝置和其製造方法
US11239179B2 (en) Semiconductor package and fabrication method thereof
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
US20240088001A1 (en) Semiconductor device package, electronic assembly and method for manufacturing the same
US20090096097A1 (en) Semiconductor device and manufacturing method of the same
EP3678175A1 (en) Semiconductor package with in-package compartmental shielding
JP4161911B2 (ja) 集積回路装置
US20200381368A1 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
US9036363B2 (en) Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
TW202416463A (zh) 半導體器件及其製造方法
KR20210117587A (ko) 반도체 모듈
TW202329270A (zh) 半導體元件及其製造方法
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
KR20220068134A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐