TW202329270A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW202329270A
TW202329270A TW112101234A TW112101234A TW202329270A TW 202329270 A TW202329270 A TW 202329270A TW 112101234 A TW112101234 A TW 112101234A TW 112101234 A TW112101234 A TW 112101234A TW 202329270 A TW202329270 A TW 202329270A
Authority
TW
Taiwan
Prior art keywords
electronic component
substrate
encapsulant
mold
cavity
Prior art date
Application number
TW112101234A
Other languages
English (en)
Inventor
金榮相
權智恩
文智植
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202329270A publication Critical patent/TW202329270A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申請提供一種製造半導體元件的方法。所述方法包括：提供封裝，所述封裝包括基底，所述基底包括第一表面和第二表面；第一電子部件，所述第一電子部件安裝在所述基底的第一表面上；第二電子部件，所述第二電子部件安裝在所述基底的第二表面上；和接觸焊盤，所述接觸焊盤形成於所述基底的第二表面上，其中所述接觸焊盤位於所述第二電子部件在所述基底的第二表面上的投影之外；和第一密封劑，所述第一密封劑設置於所述基底的第一表面並覆蓋所述第一電子部件；在所述第二電子部件上方和周圍形成第二密封劑，其中所述接觸焊盤從所述第二密封劑暴露；平坦化所述第二密封劑以暴露所述第二電子部件；在所述基底的第二表面的所述接觸焊盤上形成凸塊。

Description

半導體元件及其製造方法
本申請總體上涉及半導體元件，更具體地，涉及一種半導體封裝及其製造方法。
由於消費者希望他們的電子產品更小、更快、性能更高，以及將越來越多的功能整合到單個設備中，半導體行業一直面臨著複雜整合的挑戰。一種解決方案是系統級封裝（SiP）。 SiP是一種功能性電子系統或子系統，其包括兩個或多個異質半導體晶片，例如邏輯晶片、儲存器、積體被動元件（IPD）、RF濾波器、傳感器、散熱器或天線。最近，SiP使用雙面模塑（DSM: Double Side Molding）技術來進一步縮小整體封裝尺寸。然而，傳統的DSM技術複雜，使得成本過高且可靠性低。
因此，需要一種更簡單且更高效的雙面模塑製程。
本申請的一個目的是提供一種具有減少製程的用於製造半導體元件的方法。
根據本申請實施例的一個方面，提供了一種用於製造半導體元件的方法。所述方法包括：提供封裝，所述封裝包括：基底，所述基底包括第一表面和第二表面，所述第二表面與所述第一表面相對；第一電子部件，所述第一電子部件安裝在所述基底的第一表面上；第二電子部件，所述第二電子部件安裝在所述基底的第二表面上；接觸焊盤，所述接觸焊盤形成在所述基底的第二表面上，其中所述接觸焊盤位於所述第二電子部件在所述基底的第二表面上的投影之外；和第一密封劑，所述第一密封劑設置於所述基底的第一表面並覆蓋所述第一電子部件；在所述第二電子部件上方和周圍形成第二密封劑，其中所述第二密封劑暴露所述接觸焊盤；平坦化所述第二密封劑以暴露所述第二電子部件；和在所述基底的第二表面的所述接觸焊盤上形成凸塊。
根據本申請實施例的另一個方面，提供了一種用於製造半導體元件的方法。所述方法包括：提供封裝，所述封裝包括：基底，所述包括第一表面和第二表面，所述第二表面與第一表面相對；電子部件，所述電子部件安裝在所述基底的第一表面上；和接觸焊盤，所述接觸焊盤形成在所述基底的第一表面上，其中所述接觸焊盤位於所述電子部件在所述基底的第一表面上的投影之外；在所述電子部件上方和周圍形成密封劑，其中所述密封劑暴露所述接觸焊盤；平坦化所述密封劑以暴露所述電子部件；和在所述基底的第一表面的所述接觸焊盤上形成凸塊。
根據本申請實施例的另一個方面，提供了一種半導體元件。所述半導體元件包括：基底，所述基底包括第一表面和第二表面，所述第二表面與所述第一表面相對；第一電子部件，所述第一電子部件安裝在所述基底的第一表面上；第一密封劑，所述第一密封劑設置於所述基底的第一表面並覆蓋所述第一電子部件；第二電子部件，所述第二電子部件安裝在所述基底的第二表面上；凸塊，所述凸塊形成在所述基底的第二表面上，其中所述凸塊位於所述第二電子部件在所述基底的第二表面上的投影之外；和第二密封劑，所述第二密封劑設置於所述基底的第二表面，其中所述第二密封劑圍繞所述第二電子部件，但不圍繞所述凸塊。
應當理解，前面的一般描述和下面的詳細描述都只是示例性和說明性的，而不是對本發明的限制。此外，併入並構成本說明書一部分的附圖說明了本發明的實施例並且與說明書一起用於解釋本發明的原理。
本申請示例性實施例的以下詳細描述參考了形成描述的一部分的附圖。附圖示出了其中可以實踐本申請的具體示例性實施例。包括附圖在內的詳細描述足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。本領域技術人員可以進一步利用本申請的其他實施例，並在不脫離本申請的精神或範圍的情況下進行邏輯、機械等變化。因此，以下詳細描述的讀者不應以限制性的方式解釋該描述，並且僅以所附申請專利範圍限定本申請的實施例的範圍。
在本申請中，除非另有明確說明，否則使用單數包括了複數。在本申請中，除非另有說明，否則使用「或」是指「和/或」。此外，使用術語「包括」以及諸如「包含」和「含有」的其他形式的不是限制性的。此外，除非另有明確說明，諸如「元件」或「組件」之類的術語覆蓋了包括一個單元的元件和組件，以及包括多於一個子單元的元件和組件。此外，本文使用的章節標題僅用於組織目的，不應解釋為限制所描述的主題。
如本文所用，空間上相對的術語，例如「下方」、「下面」、「上方」、「上面」、「上」、「上側」、「下側」、「左側」、「右側」、「水平」、「豎直」等等，可以在本文中使用，以便於描述如附圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。該元件可以以其他方式定向（旋轉90度或在其他方向），並且本文使用的空間相關描述符同樣可以相應地解釋。應該理解，當一個元件被稱為「連接到」或「耦接到」另一個元件時，它可以直接連接到或耦接到另一個元件，或者可以存在中間元件。
圖1A至圖1D示出了用於形成系統級封裝（SIP）元件的雙面模塑製程。圖1A示出了基底110的截面圖，其具有安裝在基底頂面110a上的多個半導體晶片120和分立元件121，該多個半導體晶片120和分立元件121被第一密封劑122覆蓋。如圖1A所示，在基底110的底面110b上設置有半導體晶片130及多個凸塊131。然後，如圖1B所示，基底110的底面110b用第二密封劑132完全模塑。也就是說，第二密封劑132覆蓋所有的半導體晶片130和多個凸塊131。如圖1C所示，進行研磨操作以減小第二密封劑132的厚度並暴露半導體晶片130。在研磨操作之後，多個凸塊131和半導體晶片130在基底110上處於同一高度。之後，如圖1D所示，執行雷射燒蝕操作以去除第二密封劑132的一些部分以在第二密封劑132中形成通路133。通路133暴露出多個凸塊131的互連部分。然後，執行清潔操作以去除在研磨和燒蝕操作中產生的顆粒或污染物。在一些情況下，多個凸塊131可以被回流以突出於第二密封劑132的底面。
可以看出，在圖1A至圖1D所示的製程中，基底110的頂面110a和底面110b均被完全模塑。然而，需要額外的操作（例如雷射燒蝕和通路清潔）以使凸塊131從形成在基底110的底面110b上的第二密封劑132中暴露出來，這可能導致半導體封裝中的晶片裂紋和視覺缺陷，並且當凸塊131（例如，金屬）與第二密封劑132（例如，樹脂）一起被研磨時，可能使表面情況變得更差。
為了解決上述問題，在本申請的實施例中，首先將半導體晶片安裝在基底的第二表面，然後僅將基底的底面部分地模塑以覆蓋半導體晶片。之後，可以在第二表面的未模塑區域上形成凸塊。如此，本申請實施例無需進行雷射燒蝕及過通路清洗操作，從而可縮短製程週期，改善第二表面的狀況。
參照圖2，其示出了根據本申請實施例的用於製造半導體元件的方法200的流程圖。如圖2所示，方法200可以從步驟210中提供封裝開始。在一些實施例中，封裝可以是積體電路封裝，例如，具有一些包圍一個或多個半導體晶片的封裝材料。在步驟220中，可以形成密封劑，密封劑可以在步驟230中被平坦化。之後，在步驟240中可以形成凸塊。
參考圖3A到3D，其示出了製造半導體元件的方法的各個塊的截面圖。在下文中，圖2的方法200將參考圖3A至圖3D更詳細地描述。
參照圖3A，提供封裝300。封裝300可以包括基底310、第一電子部件325、第二電子部件335、和至少部分地包圍第一電子部件325的第一密封劑320。
具體地，基底310具有第一表面310a和與第一表面310a相對的第二表面310b。在一些實施例中，基底310可以包括再分佈結構（RDS），其具有一個或多個介電層和一個或多個位於介電層之間並穿過介電層的導電層。導電層可以定義焊盤、跡線和插塞，電訊號或電壓可以通過它們在RDS中水平和垂直地分佈。如圖3A的示例所示，RDS可以包括形成在第一表面310a上的多個第一導電圖案311和形成在第二表面310b上的多個第二導電圖案312。此外，RDS還可以包括多個導電通路313，其用於將形成在第一表面310a上的第一導電圖案311中的至少一個與形成在第二表面310b上的第二導電圖案312中的至少一個電連接。在基底310為單層的情況下，導電通路313可以被配置為在第一表面310a和第二表面310b之間穿過以將第一導電圖案311與第二導電圖案312直接連接。在基底310為多層的情況下，導電通路313可以被配置為部分地在第一表面310a和第二表面310b之間穿過，以使用形成在基底310內的其他的佈線圖案來連接第一導電圖案311和第二導電圖案312。可以理解的是，第一導電圖案311、第二導電圖案312和導電通路313可以實現為各種結構和類型，但是本申請的方面不限於此。
第一電子部件325安裝在基底310的第一表面310a上並且電連接到第一導電圖案311。如圖3A的示例，第一電子部件325可以包括半導體晶片321和分立元件322。在圖3A中，半導體晶片321以倒裝晶片的形式形成，並且可以被安裝成使得半導體晶片321的導電凸塊焊接到基底310的第一導電圖案311的一部分上。在其他實施例中，半導體晶片321可以包括接合焊盤並且可以通過引線接合連接到第一導電圖案311。本申請並不將半導體晶片321與第一導電圖案311之間的連接關係限定於本文所公開的示例。
第一密封劑320設置在基底310的第一表面310a上並覆蓋第一電子部件325。第一密封劑320可以由一般的模塑料樹脂製成，例如環氧基樹脂（epoxy-based resin），但是本申請的範圍不限於此。第一密封劑320可以保護第一電子部件325免受外部環境的影響。
第二電子部件335安裝在基底310的第二表面310b上並且電連接到第二導電圖案312。在圖3A的例子中，第二電子部件335被示出為半導體晶片。在其他實施例中，第二電子部件335可以包括多個半導體晶片、或者還可以包括一個或多個分立元件，但是本申請的方面不限於此。第二電子部件335附接於多個第二導電圖案312a的一部分，同時暴露多個第二導電圖案312b的其他部分。上述多個第二導電圖案312b的其他部分從第二電子部件335暴露，以確保第一電子部件325的電連接可用，其隨後可以與凸塊連接，並且在下文中被稱為接觸焊盤。
在圖3A所示的例子中，封裝300還包括電磁干擾（EMI）屏蔽層340。 EMI屏蔽層340可以由導電材料製成並且可以電連接到半導體封裝的接地或外部接地。 EMI屏蔽層340可以屏蔽感應到半導體封裝的EMI，或由半導體封裝產生的EMI。
如圖3B所示，在第二電子部件335上方和周圍形成第二密封劑330。
第二密封劑330設置於基底310的第二表面310b上，並且覆蓋第二電子部件335。然而，至少一些接觸焊盤312b從第二密封劑330暴露，即，沒有被第二密封劑330覆蓋。以這種方式，可以將另外的導電材料連接到暴露的接觸焊盤312b，如下文所述。第二密封劑330可由一般的模塑料樹脂製成，例如環氧樹脂，但本申請的範圍不限於此。在一些實施例中，第二密封劑330可以是與第一密封劑320相同的材料。類似地，第二密封劑330可以保護第二電子部件335免受外部環境以及用於在接觸焊盤312b上形成凸塊的後續製程的影響。
之後，如圖3C所示，第二密封劑330被平坦化以暴露第二電子部件335。在一些實施例中，可以使用研磨機的背部研磨操作，或其他合適的化學或機械研磨或蝕刻製程來減小第二密封劑330的厚度並暴露第二電子部件335。通過去除第二密封劑330的一部分，平坦化可以導致第二密封劑330的表面與第二電子部件335的表面共面，換句話說，在第二電子部件335的周圍形成側壁，如圖3C所示。
如圖3D所示，在基底310的第二表面310b上形成多個凸塊336。
在一些實施例中，使用以下製程中的一種或任意組合將導電凸塊材料沉積在基底310的第二表面310b上的接觸焊盤312上：蒸發、電鍍、化學鍍、球滴、或絲網印刷製程。導電凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料或其組合，並具有可選的助焊劑溶液。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。
可以使用合適的附接或接合製程將凸塊材料接合到接觸焊盤312。在一個實施例中，可以通過將凸塊材料加熱到其熔點以上來使凸塊材料回流以形成導電球或凸塊336。在一些應用中，凸塊336也可以壓接或熱壓接合至接觸焊盤312。如圖3D所示的球形凸塊336可以表示在第二導電圖案312上方形成一種互連結構。在其他示例中，凸塊336可以是柱形凸塊、微凸塊或其他電互連。
圖4A至圖4H示出了根據本申請實施例的用於製造封裝的過程。該封裝可以與圖3A的封裝300相同或相似。可以理解的是，可以使用該製程形成具有相似拓撲結構的封裝。
具體地，該過程從提供如圖4A所示的封裝基底410開始。基底410可以是層壓中介層（interposer）、PCB、晶片形式、條狀中介層、引線框或其他合適的基底。基底410可以包括一個或多個絕緣層或鈍化層、一個或多個穿過絕緣層形成的導電通路、以及形成在絕緣層之上或之間的一個或多個導電層。基底410可以包括預浸漬聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3的一個或多個層壓層，以及酚醛棉紙、環氧樹脂、樹脂、玻璃織物、磨砂玻璃、聚酯或其他增強纖維或織物的組合物。絕緣層可以包含一層或多層的二氧化矽（SiO2）、氮化矽（Si3N4）、氮氧化矽（SiON）、五氧化二鉭（Ta2O5）、氧化鋁（Al2O3）或具有類似絕緣和結構特性的其他材料。基底410也可以是多層柔性層壓板、陶瓷、覆銅層壓板、玻璃或半導體晶片，半導體晶片包括含有一個或多個電晶體、二極管和其他電路元件的主動表面以實現模擬電路或數字電路。基底410可以包括使用濺射、電鍍、化學鍍或其他合適的沉積製程形成的一個或多個導電層或再分佈層（RDL）。導電層可以是一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的導電材料。
在圖4A所示的例子中，僅以一個絕緣層作為主要基底，在基底410的第一表面410a上形成多個第一導電圖案411，在基底410的第二表面410b上形成多個第二導電圖案412。多個第一導電圖案411中的至少一個和多個第二導電圖案412中的至少一個分別通過在絕緣層中形成的多個導電通路413電連接。在一些替代實施例中，其他的絕緣層和/或導電層可以形成在圖4A所示的結構上，以實現更高級的訊號路由。
如圖4B所示，焊膏426可以被沉積或印刷到第一導電圖案411上的元件將被表面安裝到基底410的頂面410a上的位置。焊膏426可以通過噴射印刷、雷射印刷、氣動地、通過針轉移、使用蝕刻膠遮罩，通過模板印刷，或通過其他合適的製程來分配。
如圖4C所示，第一電子部件425可以設置於第一表面410a上，第一電子部件425的端部與焊膏426接觸並在焊膏426上方。第一電子部件425可以包括半導體晶片421和分立元件422。根據需要，電子部件425可以是被動或主動元件，以在形成的半導體封裝內實現任何給定的電氣功能。第一電子部件425可以是主動元件，例如半導體晶片、半導體封裝、分立電晶體、分立二極管等。第一電子部件425也可以是被動元件，例如電容器、電感器或電阻器。然後，可以回流焊膏426以將第一電子部件425機械和電耦接到第一導電圖案411。
如圖4D所示，具有第一電子部件425的基底410設置在模具460內。模具460可以包括形成在其頂板或側板中的一個或多個進入口460a。進入口460a用於將密封劑注入到模具460中。在一些實施例中，模具460可以包括一些開口以允許在密封劑注入期間使排出的空氣從模具中逸出。
如圖4E所示，第一密封劑420通過進入口460a注入模具460中。第一密封劑420完全覆蓋半導體晶片421和分立元件422。第一密封劑420可以是高分子複合材料，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或具有合適填充物的聚合物。第一密封劑420可以是非導電的並且在環境上保護半導體元件免受外部元件和污染物的影響。第一密封劑420還可以保護第一電子部件425免於由於暴露於光照而劣化。
如圖4F所示，被第一密封劑420覆蓋的基底410被從模具460移出。在一些示例中，如果需要，第一密封劑420可以在從模具460中移除之後被平坦化。
如圖4G所示，除了基底410的第二表面410b，電磁干擾（EMI）屏蔽層440形成在第一密封劑420上以及基底410的側面上。 EMI屏蔽層440可以通過電漿沉積或噴塗形成為預定厚度，但本申請的方面不限於此。在一些示例中，EMI屏蔽層440可以由導電材料製成並且可以電連接到半導體封裝的接地或外部接地。 EMI屏蔽層440可以屏蔽感應到半導體封裝的EMI 或由半導體封裝產生的EMI。
如圖4H所示，基底410被翻轉，使第二表面410b向上。將焊膏圖案化到基底410的第二表面410b上第二導電圖案412的一部分上，並通過焊膏將第二電子部件435表面安裝在第二表面410b上。在圖4H的例子中，第二電子部件435被示為半導體晶片。在其他一些實施例中，多個半導體晶片或一個或多個分立元件可以通過焊膏表面安裝在第二表面410b上。
儘管結合圖4A至圖4H說明了製造與圖3A中的封裝300相同或相似的封裝的過程，本領域技術人員將理解，在不脫離本發明的範圍的情況下，可以對該過程進行修改和調整。
圖5A至圖5C示出了根據本申請實施例的用於形成封裝製程的細節。
如圖5A所示，提供了封裝500。封裝500可以具有與圖3A所示的封裝300相同或相似的配置，在此不再贅述。如圖5A所示，封裝500被翻轉，使第二表面510b朝上。然後，可以將模具570附接到封裝500。模具570可以包括第一腔室572、第二腔室574、和與第一腔室572流體連通的開口572a。開口572a可以位於第一腔室572的壁上。然後將模具570附接到基底510的第二表面510b上，使第二電子部件535容納在第一腔室572中，接觸焊盤512b容納在模具570的第二腔室574中。當模具570安裝到基底510的第二表面510b上時，第一腔室572具有足以容納第二電子部件535的深度。例如，第一腔室572的深度可以大於第二電子部件535的高度。由於開口572a與第一腔室572連通，它允許密封劑通過開口572a注入模具570的第一腔室572中。與第一腔室572不同的是，在第二腔室574的壁上沒有形成開口。在一些實施例中，模具570可以在第一腔室572中包括一些額外的開口，以便在註入密封劑期間允許排出的空氣逸出模具。
如圖5B所示，第二密封劑530通過開口572a注入模具570的第一腔室572中。第二密封劑530可以完全覆蓋第二電子部件535並且覆蓋第二表面510b的在第一腔室572內的部分。第二密封劑530可以是聚合物複合材料，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或具有合適填充物的聚合物。第二密封劑530可以是不導電的並且在環境上保護半導體元件免受外部元件和污染物的影響。第二密封劑530還可以保護第二電子部件535免於由於暴露於光照而劣化。可以看出，因為不存在允許第二腔室574與外部環境之間的流體連通的開口，第二腔室574可以不被填充第二密封劑530。
之後，如圖5C所示，從基底510的第二表面510b移除模具570。這樣，在第二腔室574內的第二表面510b的部分可以沒有不被期望的第二密封劑530的覆蓋，並且其他額外的結構（諸如凸塊）可以連接到未被第二電子部件535覆蓋的第二表面510b上的一部分接觸焊盤。
圖6A至圖6B示出了根據本申請的實施例的用於形成封裝的另一種製程。
如圖6A所示，提供了封裝600。封裝600可以具有與圖3A所示的封裝300相同或相似的配置，在此不再贅述。以下描述將集中於模具670，其具有與圖5A所示模具570不同的外形。模具670可以包括腔室672和與腔室672流體連通的開口672a。開口672a可以形成在腔室672的頂壁或側壁處。之後，將模具670附接到基底610的第二表面610b上，使第二電子部件635容納在腔室672中。與圖5A所示的模具570不同，模具670在腔室672處為Ω形，並且不包括用於容納接觸焊盤612b的其他腔室。如圖6A所示，在將模具670附接到基底610的第二表面610b上之後，接觸焊盤612b被模具670的外圍板覆蓋，其間基本上沒有間隙。
如圖6B所示，第二密封劑630通過開口672a注入模具670的腔室672中。第二密封劑630可以完全覆蓋第二電子部件635並覆蓋第二表面610b的在腔室672內的部分。因為接觸焊盤612b被模具670的外圍板覆蓋，所以不能在接觸焊盤612b上方形成密封劑。因此，接觸焊盤612b可以隨後與凸塊連接而無需其他的清潔製程。
圖7A至圖7B示出了根據本申請的實施例的用於形成封裝的另一種製程。
如圖7A所示，提供了封裝700。封裝700可以具有與圖3A所示的封裝300相同或相似的配置，在此不再贅述。以下描述將集中於模具770，其具有與圖6A所示的模具670不同的特徵。圖6A所示的模具670的腔室672通常具有矩形形狀，而由圖7A所示的模具770限定的腔室772具有梯形形狀。
如圖7B所示，通過開口772a將第二密封劑730注入模具770的腔室772中。第二密封劑730可以保持模具770內的腔室772的形狀。也就是說，第二密封劑730也可以具有梯形形狀。由於第二密封劑730的底部區域比其頂部區域寬，因此第二密封劑730可以更牢固地附接至基底710的第二表面710b。
圖8A至圖8C示出了根據本申請的實施例的用於形成封裝的另一種製程。
如圖8A所示，提供了封裝800。封裝800可以具有與圖3A所示的封裝300相同或相似的配置，在此不再贅述。下面的描述將集中在模具870上，它與圖6A所示的模具670的外形不同。在圖6A所示的模具670中，腔室672的深度大於第二電子部件635的高度。然而，在圖8A所示的模具870中，腔室872的深度大致等於第二電子部件835的高度，且開口872a形成於模具870的側壁上。
在圖8A所示的例子中，模具薄膜875設置在腔室872內並附接到模具870的頂板。模具薄膜875可以由具有低彈性模量的任何合適的材料形成，例如絕緣聚合物材料。當模具870附接到基底810的第二表面810b時，第二電子部件835可被壓入模具薄膜875中，並移動一部分模具薄膜材料。在一些其他示例中，模具870可以不包括模具薄膜875，並且第二電子部件835可以直接接觸模具870的頂板。
如圖8B所示，通過開口872a將第二密封劑830注入模具870的腔室872中。之後，如圖8C所示，從基底810的第二表面810b去除模具870。由於將第二電子部件835的頂面壓入模具薄膜875中，第二密封劑830可以不形成在第二電子部件835的頂面上，而僅覆蓋第二電子組件835的每個側壁。因此，第二密封劑830的頂面可以與第二電子組件835的頂面大致共面。因此，不需要執行額外的操作來平坦化第二密封劑830以暴露第二電子部件835，從而可以進一步簡化製造半導體元件的製程。
雖然結合圖4A至圖4H、圖5A至圖5C、圖6A至圖6B、圖7A至圖7B和圖8A至圖8C示意性描述了用於形成與圖3B所示的封裝相同或相似的封裝的製程，本領域技術人員將理解，在不脫離本發明的範圍的情況下，可以對該製程進行修改和調整。例如，在一個實施例中，第一密封劑和第二密封劑中的任意一者或兩者可以使用轉移模塑（transfer molding）製程形成。在轉移模塑製程中，首先將基底裝載到下模具上，使要被模塑的電子部件朝上，然後可以用上模具覆蓋基底。下模具和上模具可以構造成在它們之間形成空腔以容納要被模塑的電子部件。模具門（mold gate）和排氣口（air vent）分別位於上模具（或下模具）的相對兩側，並且均與空腔流體連通。隨後，可通過模具門將可在加熱室中預熱以熔化的模塑料注入空腔中以覆蓋電子部件。之後，可以固化空腔中的熔化模塑料以形成封裝電子部件的密封劑。類似地，空腔可以僅形成在設置電子部件的區域，而不設置在接觸焊盤的區域。
圖9A和圖9B示出了根據本申請實施例的利用指狀模塑（finger molding）製程製造密封劑。指狀模塑製程允許同時為多個電子部件形成各自的密封劑。
參照圖9A，其示出了基底板900的俯視圖。基底板900包括排列成行和列的多個基底910。每個基底910通過水平分離通道（singulation channel）980a和垂直分離通道980b與其相鄰的基底被隔離。此外，電子部件935安裝在每個基底910上，且多個接觸焊盤912b形成在電子部件935的兩側。基底910沿剖麵線AA的截面圖可以類似於例如如圖4H所示的結構。可以理解的是，圖9所示的基底板900的基底910、電子部件935和接觸焊盤912b的佈局和數量不限於此。圖9A僅是示例性的而不是強制性的。
如圖9B所示，兩個密封劑條937模塑在基底910上，每個密封劑條937沿圖9B的水平方向延伸。密封劑條937覆蓋電子部件935但暴露每個基底910上的接觸焊盤912b。
在示例中，密封劑條937可以通過上述的轉移模塑製程形成。具體地，基底板900可以首先被裝載到下模具上，然後可以放置上模具以覆蓋基底板900。上模具可以包括突出平台，以及沿著每行電子部件935延伸的指狀腔。上模具覆蓋基底板900後，電子部件935可容納在指狀腔內，而接觸焊盤912b被上模具的突出平台覆蓋。當注入熔化的模塑料時，上模具的指狀腔可以被模塑料填充以包圍電子部件935。在模塑之後，接觸焊盤912b的與上模具的平台接觸的部分仍然沒有模塑料，或從模塑料中暴露出來。也就是說，上模具的平台阻止模塑料流到接觸焊盤912b的用於進一步互連的部分上。然後，可以固化指狀腔中的熔化模塑料以形成密封劑條937。在一些示例中，可以以與本申請的如前所述的其他實施例中的凸塊336類似的方式，在接觸焊盤912b上形成導電凸塊。之後，基底板900可以被分割成單獨的指狀模塑封裝。例如，可以使用鋸片或雷射切割工具沿水平分離通道980a和垂直分離通道980b切割基底板900，從而將每個基底910從基底板900分離。
根據本申請的另一方面，提供了一種半導體元件。參考圖10，其示出了根據本申請的實施例的半導體元件1000的截面圖。
如圖10所示，半導體元件包括基底1010、第一電子部件1025、第二電子部件1035、第一密封劑1020、第二密封劑1030和凸塊1036。基底1010包括第一表面1010a和與第一表面1010a相對的第二表面1010b。第一電子部件1025安裝在基底1010的第一表面1010a上。第一密封劑1020設置於基底1010的第一表面1010a上並且覆蓋第一電子部件1025。第二電子部件1035安裝在基底1010的第二表面1010b上。凸塊1036形成於基底1010的第二表面1010b上，凸塊1036位於第二電子部件1020在基底1010的第二表面1010b上的投影之外。第二密封劑1030設置於基底1010的第二表面1010b上，第二密封件1030圍繞第二電子部件1035但不圍繞凸塊1036。
在一些實施例中，基底1010可以包括位於第一表面1010a上的多個第一導電圖案1011、位於第二表面1010b上的多個第二導電圖案1012、以及位於基底1010內的一個或多個導電通路1013，導電通路1013用於將多個第一導電圖案1011中的至少一個與多個第二導電圖案1012中的至少一個電耦接。
第一電子部件1025和第二電子部件1035可以包括半導體晶片或分立元件。在示例中，第一電子部件1025和第二電子部件1035可以包括一個或多個電晶體，並且可以包括微控制器設備、射頻（RF）設備、無線（WiFi、WLAN等）開關、功率放大器元件、低噪聲放大器（LNA）設備等。在本示例中，第一電子部件1025和第二電子部件1035均包括在其表面具有凸塊的半導體晶片，並且被以倒裝晶片方式安裝到基板1010的表面上，使得凸塊接觸基底1010上的導電圖案。在本示例中，第一電子部件1025還包括一個或多個被動元件。一個或多個被動組件可以包括電容器、電感器和/或電阻器。儘管在本示例中，被動元件被呈現為通過表面貼裝技術（SMT）接頭耦接到基底的SMT元件，但也可能存在其他示例，其中被動元件可以以不同方式封裝或安裝，例如通過通路引線鍵合或凸塊。
第一密封劑1020設置於基底1010的第一表面1010a上並覆蓋第一電子部件1025。參照圖10的示例中，半導體元件還包括包圍第一密封劑1020的電磁干擾屏蔽層1040。 EMI屏蔽層1040可以屏蔽感應到半導體元件的EMI，或者由半導體元件產生的EMI。
第二密封劑1030形成在基底1010的第二表面1010b上以覆蓋安裝在基底1010的第二表面1010b上的第二電子部件1035。第二密封劑1030將形成在基底1010的第二表面1010b上的接觸焊盤暴露於外部，同時完全覆蓋第二電子部件1035。第二密封劑1030和第一密封劑1020可以由相同的材料製成，例如環氧基樹脂。
凸塊1036可以形成在基底1010的第二表面1010b上。在半導體元件安裝在外部設備（例如，母板）的情況下，凸塊1036可以用於將半導體元件電連接到外部設備。
本文的討論包括許多說明性附圖，這些說明性附圖顯示了電子封裝組件的各個部分及其製造方法。為了說明清楚起見，這些圖並未顯示每個示例組件的所有方面。本文提供的任何示例組件和/或方法可以與本文提供的任何或所有其他組件和/或方法共享任何或所有特徵。
本文已經參照附圖描述了各種實施例。然而，顯然可以對其進行各種修改和改變，並且可以實施另外的實施例，而不背離如所附申請專利範圍中闡述的本發明的更廣泛範圍。此外，通過考慮說明書和本文公開的本發明的一個或多個實施例的實踐，其他實施例對於本領域技術人員將是明顯的。因此，本申請和本文中的實施例旨在僅被認為是示例性的，本發明的真實範圍和精神由所附示例性申請專利範圍的列表指示。
110 基底 110a 基底頂面 110b 基底底面 120 半導體晶片 121 分立元件 122 第一密封劑 130 半導體晶片 131 凸塊 132 第二密封劑 133 通路 200 用於製造半導體元件的方法 210、220、230、240 步驟 300 封裝 310 基底 310a 第一表面 310b 第二表面 311 第一導電圖案 312、312a、312b第二導電圖案、接觸焊盤 313 導電通路 320 第一密封劑 321 半導體晶片 322 分立元件 325 第一電子部件 330 第二密封劑 335 第二電子部件 336 凸塊 340 電磁干擾屏蔽層 410 基底 410a 第一表面、頂面 410b 第二表面 411 第一導電圖案 412 第二導電圖案 413 導電通路 420 第一密封劑 421 半導體晶片 422 分立元件 425 第一電子部件 426 焊膏 435 第二電子部件 440 電磁干擾屏蔽層 460 模具 460a 進入口 500 封裝 510 基底 510a 第一表面 510b 第二表面 512b 接觸焊盤 530 第二密封劑 535 第二電子部件 570 模具 572 第一腔室 572a 開口 574 第二腔室 600 封裝 610 基底 610a 第一表面 610b 第二表面 612b 接觸焊盤 630 第二密封劑 635 第二電子部件 670 模具 672 腔室 672a 開口 700 封裝 710 基底 710b 第二表面 730 第二密封劑 770 模具 772 腔室 772a 開口 800 封裝 810 基底 810b 第二表面 830 第二密封劑 835 第二電子部件 870 模具 872 腔室 872a 開口 875 模具薄膜 900 基底板 910 基底 912b 接觸焊盤 935 電子部件 937 密封劑條 980a 水平分離通道 980b 垂直分離通道 1000 半導體元件 1010 基底 1010a 第一表面 1010b 第二表面 1011 第一導電圖案 1012 第二導電圖案 1013 導電通路 1020 第一密封劑 1025 第一電子部件 1030 第二密封劑 1035 第二電子部件 1036 凸塊
本文引用的附圖構成說明書的一部分。附圖中所示的特徵僅圖示了本申請的一些實施例，而不是本申請的所有實施例，除非詳細描述另有明確說明，並且說明書的讀者不應做出相反的暗示。
圖1A至1D是說明用於形成系統級封裝（SIP）元件的雙面模塑製程的截面圖；
圖2是根據本申請實施例示出了製造半導體元件的方法的流程圖；
圖3A至3D是根據本申請的實施例示出了用於製造圖2所示的半導體元件的方法的各個步驟的截面圖；
圖4A至4H是根據本申請的實施例示出了用於製造圖3A所示的封裝的各個步驟的截面圖；
圖5A至圖5C是根據本申請實施例示出了製造封裝的各個步驟的截面圖；
圖6A和6B是根據本申請的另一個實施例示出了製造封裝的各個步驟的截面圖；
圖7A和7B是根據本申請的另一個實施例示出了製造封裝的各個步驟的截面圖；
圖8A至8C是根據本申請的另一個實施例示出了製造封裝的各個步驟的截面圖；
圖9A和圖9B是根據本申請的實施例示出了用指狀模塑製程製造密封劑的各個步驟的截面圖；
圖10是根據本申請實施例示出了半導體元件的截面圖。
在整個附圖中將使用相同的附圖標記來表示相同或相似的部分。
1000:半導體元件
1010:基底
1010a:第一表面
1010b:第二表面
1011:第一導電圖案
1012:第二導電圖案
1013:導電通路
1020:第一密封劑
1025:第一電子部件
1030:第二密封劑
1035:第二電子部件
1036:凸塊

Claims (18)

  1. 一種製造半導體元件的方法，該方法包括： 提供一封裝，該封裝包括： 一基底，該基底包括一第一表面和一第二表面，該第二表面與該第一表面相對； 一第一電子部件，該第一電子部件安裝在該基底的該第一表面上； 一第二電子部件，該第二電子部件安裝在該基底的該第二表面上； 一接觸焊盤，該接觸焊盤形成在該基底的該第二表面上，其中該接觸焊盤位於該第二電子部件在該基底的該第二表面上的投影之外；和 一第一密封劑，該第一密封劑設置於該基底的該第一表面並覆蓋該第一電子部件； 在該第二電子部件上方和周圍形成一第二密封劑，其中該第二密封劑暴露該接觸焊盤； 平坦化該第二密封劑以暴露該第二電子部件；和 在該基底的該第二表面的該接觸焊盤上形成一凸塊。
  2. 如請求項1所述的方法，其特徵在於，提供該封裝包括： 提供該基底，該基底包括在該第一表面上的複數個第一導電圖案、在該第二表面上的複數個第二導電圖案、以及在該基底內的一個或複數個導電通路，該一個或複數個導電通路用於電耦接該些第一導電圖案中的至少一個和該些第二導電圖案中的至少一個； 將該第一電子部件附接到該基底的該第一表面上的該些第一導電圖案； 在該基底的該第一表面上形成該第一密封劑以覆蓋該第一電子部件；和 將該第二電子部件附接到該些第二導電圖案中的一部分。
  3. 如請求項2所述的方法，其特徵在於，提供該封裝還包括： 在該第一密封劑上形成一電磁干擾屏蔽層。
  4. 如請求項1所述的方法，其特徵在於，在該第二電子部件上方和周圍形成該第二密封劑包括： 提供一模具，該模具包括一第一腔室、一第二腔室和一開口，該開口與該第一腔室流體連通； 將該模具附接到該基底的一第二表面上，使得該第二電子部件被容納在該第一腔室中並且該接觸焊盤被容納在該第二腔室中；和 將該第二密封劑通過該開口沉積到該第一腔室中，其中該第二密封劑流過該開口以覆蓋該第二電子部件和該基底的該第二表面的一部分。
  5. 如請求項1所述的方法，其特徵在於，在該第二電子部件上方和周圍形成該第二密封劑包括： 提供具有Ω形形狀的一模具，該模具包括一腔室、與該腔室流體連通的一開口、和一外圍板； 將該模具附接在該基底的第二表面上，使得該第二電子部件被容納在該腔室中並且該接觸焊盤被該外圍板覆蓋；和 將該第二密封劑通過該開口沉積到該腔室中，其中該第二密封劑流過該開口以覆蓋該第二電子部件和該基底的該第二表面的一部分。
  6. 如請求項5所述的方法，其特徵在於，該腔室具有矩形形狀或梯形形狀。
  7. 如請求項5所述的方法，其特徵在於，該腔室的深度等於該第二電子部件的高度，並且當該第二電子部件被容納在該腔室中時，該第二電子部件的頂面接觸該模具的頂板。
  8. 如請求項7所述的方法，其特徵在於，該模具包括一模具薄膜，當該模具附接到該基底時，該模具薄膜設置在該第二電子部件的頂面和該模具的頂板之間，使得當該第二電子部件容納在該腔室中時，該第二電子部件被壓入該模具薄膜。
  9. 如請求項1所述的方法，其特徵在於，該第一電子部件和該第二電子部件中的每一個包括一半導體晶片或一分立元件。
  10. 如請求項1所述的方法，其特徵在於，該第一密封劑和該第二密封劑包括環氧基樹脂。
  11. 一種製造半導體元件的方法，該方法包括： 提供一封裝，該封裝包括： 一基底，該基底包括一第一表面和一第二表面，該第二表面與該第一表面相對； 一電子部件，該電子部件安裝在該基底的該第一表面上；和 一接觸焊盤，該接觸焊盤形成在該基底的該第一表面上，其中該接觸焊盤位於該電子部件在該基底的該第一表面上的投影之外； 在該電子部件上方和周圍形成密封劑，其中該密封劑暴露該接觸焊盤； 平坦化該密封劑以暴露該電子部件；和 在所述基底的第一表面的所述接觸焊盤上形成一凸塊。
  12. 一種半導體元件，所述半導體元件包括： 一基底，該基底包括一第一表面和一第二表面，該第二表面與該第一表面相對； 一第一電子部件，該第一電子部件安裝在該基底的第一表面上； 一第一密封劑，該第一密封劑設置於該基底的該第一表面並覆蓋該第一電子部件； 一第二電子部件，該第二電子部件安裝在該基底的該第二表面上； 一凸塊，該凸塊形成在該基底的該第二表面上，其中該凸塊位於該第二電子部件在該基底的該第二表面上的投影之外；和 一第二密封劑，該第二密封劑設置於該基底的第二表面，其中該第二密封劑圍繞該第二電子部件，但不圍繞該凸塊。
  13. 如請求項12所述的半導體元件，其特徵在於，該第二密封劑暴露該第二電子部件的頂面。
  14. 如請求項12所述的半導體元件，其特徵在於，該基底包括在該第一表面上的複數個第一導電圖案、在該第二表面上的複數個第二導電圖案、以及在該基底內的一個或複數個導電通路，該一個或複數個導電通路用於電耦接該些第一導電圖案中的至少一個和該些第二導電圖案中的至少一個。
  15. 如請求項14所述的半導體元件，其特徵在於，該半導體元件還包括在該第一密封劑上的一電磁干擾屏蔽層。
  16. 如請求項12所述的半導體元件，其特徵在於，該第二密封劑具有矩形形狀或梯形形狀。
  17. 如請求項12所述的半導體元件，其特徵在於，該第一電子部件和該第二電子部件包括一半導體晶片或一分立元件。
  18. 如請求項12所述的半導體元件，其特徵在於，該第一密封劑和該第二密封劑包括環氧基樹脂。
TW112101234A 2022-01-14 2023-01-11 半導體元件及其製造方法 TW202329270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210041709.0 2022-01-14
CN202210041709.0A CN116487271A (zh) 2022-01-14 2022-01-14 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
TW202329270A true TW202329270A (zh) 2023-07-16

Family

ID=87161228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101234A TW202329270A (zh) 2022-01-14 2023-01-11 半導體元件及其製造方法

Country Status (4)

Country Link
US (1) US20230230856A1 (zh)
KR (1) KR20230110449A (zh)
CN (1) CN116487271A (zh)
TW (1) TW202329270A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457642B (zh) * 2023-12-21 2024-05-24 荣耀终端有限公司 电子器件模组及电子设备

Also Published As

Publication number Publication date
US20230230856A1 (en) 2023-07-20
KR20230110449A (ko) 2023-07-24
CN116487271A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
KR102711657B1 (ko) 양-측 몰딩을 갖는 시스템-인-패키지
KR101159016B1 (ko) 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
US8796561B1 (en) Fan out build up substrate stackable package and method
TWI761342B (zh) 半導體封裝及其製造方法
CN110998828B (zh) 具有集成互连结构的电子封装件及其制造方法
TW201742203A (zh) 整合扇出型封裝及其製造方法
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
US10700035B2 (en) Stacked electronics package and method of manufacturing thereof
US11233019B2 (en) Manufacturing method of semicondcutor package
US20180130732A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US7935576B2 (en) Semiconductor device and manufacturing method of the same
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20240258182A1 (en) Semiconductor devices and related methods
TW202329270A (zh) 半導體元件及其製造方法
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
TWI773269B (zh) 半導體封裝體及其製造方法
KR20220034698A (ko) 반도체 디바이스 및 관련 방법
CN107452635B (zh) 半导体装置封装和其制造方法
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
TWI854455B (zh) 半導體裝置及其製造方法
US20230260881A1 (en) Semiconductor device and method for making the same
KR20230139312A (ko) 반도체 디바이스를 제조하기 위한 방법