TW202416101A

TW202416101A - 顯示面板

Info

Publication number: TW202416101A
Application number: TW111139117A
Authority: TW
Inventors: 陳志成; 鍾竣帆
Original assignee: 友達光電股份有限公司
Filing date: 2022-10-14
Publication date: 2024-04-16

Abstract

一種顯示面板。顯示面板包含基板、畫素陣列、複數個顯示接墊、電極陣列以及複數個觸控接墊。畫素陣列包含複數個畫素，畫素陣列設置於基板上的顯示區。該些顯示接墊設置於基板的裝設區。顯示接墊經由複數條資料線電性耦接該些畫素，該些顯示接墊用以傳送複數個資料電壓至該些畫素中之對應者。電極陣列設置於基板上的顯示區，電極陣列包含複數個電極塊。該些觸控接墊設置於基板的裝設區。該些觸控接墊分別經由複數條傳輸線電性耦接該些電極塊，在搭配一顯示型單晶片時，該些觸控接墊為浮接接墊。

Description

顯示面板

本案係關於一種顯示面板，特別係關於一種顯示晶片用於觸控面板的技術。

在一些顯示面板的技術中，部分內嵌式觸控面板與純顯示面板的結構差異在於內嵌式觸控面板具有電極陣列而純顯示面板為共電極層。在這樣的情形中，如何將與純顯示面板具有相似結構的內嵌式觸控面板作為純顯示面板使用，以減少製程中的總體光罩數量，從而降低成本，為本領域中重要的議題。

本揭示文件提供一種顯示面板。顯示面板包含基板、畫素陣列、複數個顯示接墊、電極陣列以及複數個觸控接墊。畫素陣列包含複數個畫素，畫素陣列設置於基板上的顯示區。該些顯示接墊設置於基板的裝設區。顯示接墊經由複數條資料線電性耦接該些畫素，該些顯示接墊用以傳送複數個資料電壓至該些畫素中之對應者。電極陣列設置於基板上的顯示區，電極陣列包含複數個電極塊。該些觸控接墊設置於基板的裝設區。該些接墊分別經由複數條傳輸線電性耦接該些電極塊，搭配一顯示型單晶片，該些觸控接墊為浮接接墊。

本揭示文件提供一種顯示面板。顯示面板包含基板、畫素陣列、電極陣列以及顯示晶片。畫素陣列包含複數個畫素，設置於基板上的顯示區。電極陣列包含複數個電極塊，設置於基板上的顯示區。顯示晶片設置於基板上的裝設區。單晶片無觸控功能，不提供觸控訊號。

綜上所述，本揭示文件將顯示面板中的部分接墊設置為浮接接墊，從而將具有電極陣列的顯示面板用作於純顯示電路。

下列係舉實施例配合所附圖示做詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖示僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明除外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。

此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及／或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

於本文中，當一元件被稱為『耦接』或『耦接』時，可指『電性耦接』或『電性耦接』。『耦接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。

請參閱第1圖，第1圖為依據本揭示文件的一些實施例所繪示的顯示面板100的示意圖。如第1圖所示，顯示面板100包含基板SUBa、畫素陣列PIX、閘極驅動電路GOA、單晶片裝置140、電極陣列110、第一開關組120、第二開關組130、軟性印刷電路板FPC、印刷電路板組件PCBA、電源管理積體電路PMIC。

在一些實施例中，若顯示面板100用以作為純顯示面板實施，單晶片裝置140會採用純顯示驅動晶片(例如，時序控制器嵌入式驅動器(Timing Controller Embedded Driver；TED或源極驅動器)，以驅動顯示面板100的畫素陣列PIX。若顯示面板100作為純顯示面板實施，如何將顯示面板100中的電極陣列110作為純顯示面板中的共電極層運作，以減少顯示畫面不均，會於後續實施例中詳細說明。

在一些實施例中，基板SUBa由玻璃基板實施。在一些實施例中，畫素陣列PIX以及電極陣列110設置於基板SUBa的顯示區。並且，畫素陣列PIX以及電極陣列110設置於相鄰層。

在一些實施例中，閘極驅動電路GOA設置於基板SUBa的非顯示區。閘極驅動電路GOA經由閘極線(例如，閘極線G1~G3)電性耦接畫素陣列PIX，並且單晶片裝置140經由資料線(例如，資料線D1~D3)電性耦接畫素陣列PIX。

在一些實施例中，單晶片裝置140設置於基板SUBa的裝設區。單晶片裝置140經由傳輸線(例如，傳輸線L1~L4)電性耦接電極陣列110，並且電極陣列110經由傳輸線(例如，傳輸線L1~L4)以及第二開關組130電性耦接測試接墊32~35，測試接墊32~35的數量用於示例，在其他實施例中，測試接墊具有更多或更少的數量，本案不以此為限。

請一併參閱第1圖以及第2圖，第2圖為依據本揭示文件的一些實施例所繪示第1圖的畫素陣列PIX中的畫素SB11~SB12以及SB21~SB22的示意圖。

如第2圖所示，畫素陣列PIX中位於同一畫素列的畫素(例如，畫素SUB11及SU12或SUB21及SUB22)經由沿第一方向(例如，水平方向)延伸的閘極線G1、G2連接至閘極驅動電路GOA，以透過閘極線G1~G2傳送掃描訊號至對應的畫素列。畫素陣列PIX中位於同一行的畫素(例如，畫素SUB11及SU21或SUB12及SUB22) 經由沿第二方向(例如，垂直方向)延伸的資料線D1~D2連接至單晶片裝置140，以透過資料線D1~D2傳送資料電壓至對應的畫素。

畫素SB11包含電晶體TRA1、畫素電極PE、共電極CE、液晶層LCL以及畫素電容Cst。電晶體TRA1的閘極端電性耦接閘極線G1，電晶體TRA1的第一端電性耦接資料線D1，電晶體的第二端電性耦接畫素電極PE以及畫素電容Cst。畫素電極PE以及共電極CE之間為液晶層LCL。在一些實施例中，共電極CE對應於電極陣列110的電極塊。

請一併參閱第1圖以及第3圖，第3圖為依據本揭示文件的一些實施例所繪示的基板SUBa的示意圖。在第3圖的實施例中，為較佳的理解，僅繪示3*4個電極塊。實際而言，電極陣列110包含陣列式排列的n*m個電極塊，其中「n」以及「m」為正整數。因此，本案不以此為限。電極陣列110電性耦接在第一開關組120以及第二開關組130之間。

第一開關組120以及第二開關組130沿水平方向設置於基板SUBa的顯示區AA的相對側，並且透過沿第二方向(例如，垂直方向)延伸的傳輸線L1~L4將電極塊112、114、116以及118電性耦接在第一開關組120與單晶片裝置140以及第二開關組130之間。在功能上，第一開關組120以及第二開關組130用以分別依據由單晶片裝置140所提供的控制訊號CS1以及CS2導通，使共電極電壓VCOM的電位經由傳輸線L1~L4傳送至電極塊112、114、116以及118，以作為共電極實施。

在一些實施例中，傳輸線L1~L4用以傳送共電極電壓VCOM至電極陣列110中的電極塊，以穩定電極陣列110中的電極塊的電位，從而改善電極塊的電位不穩造成顯示面板100a的顯示畫面不均、色差的問題。

具體而言，請參閱第1圖、第3圖以及第4圖所示，第4圖為依據本揭示文件的一些實施例所繪示的基板SUBa的示意圖。顯示面板100包含設置在基板SUBa上的第一開關組120、第二開關組130以及電極陣列110。

第一開關組120包含第一開關STP1~STP4。具體而言，第一開關STP1~ST4的第一端用以接收共電極電壓VCOM，第一開關STP1~STP4的第二端分別電性耦接傳輸線L1~L4各自的第一端。第一開關STP1~STP4的閘極端用以接收控制訊號CS1，並且第一開關STP1~STP4依據控制訊號CS1導通，以經由傳輸線L1~L4傳送共電極電壓VCOM至電極陣列110中的電極塊112、114、116以及118。

第二開關組130包含第二開關SCT1~SCT4。具體而言，第二開關SCT1~SCT4的第一端分別電性耦接傳輸線L1~L4的第二端，第二開關SCT1~SCT4的第二端用以接收共電極電壓VCOM。第二開關SCT1~SCT4的閘極端用以接收控制訊號CS2，並且第二開關SCT1~SCT4用以依據控制訊號CS2導通，以經由傳輸線L1~L4傳送共電極電壓VCOM至電極陣列110中的電極塊112、114、116以及118。

在一些實施例中，電源管理積體電路PMIC電性耦接第二開關SCT1~SCT4的第二端以及第一開關STP1~ST4的第一端，共電極電壓VCOM由電源管理積體電路PMIC提供。在另一些實施例中，單晶片裝置140電性耦接第二開關SCT1~SCT4的第二端以及第一開關STP1~ST4的第一端，共電極電壓VCOM的電壓由單晶片裝置140提供。

在一些實施例中，電極陣列110經由第二開關組130以棋盤式圖樣連接至測試接墊32~35。舉例而言，電極塊112以及電極塊116經由第二開關組130連接至測試接墊32，並且電極塊114以及電極塊118經由第二開關組130連接至測試接墊33。如此，在測試階段可透過測試接墊32~35對各測試區域內的電極塊進行檢測。

在一些實施例中，基板SUBa的裝設區BA用以裝設單晶片裝置140。基板SUBa的裝設區BA包含觸控接墊(例如，觸控接墊11~14)、顯示接墊40。觸控接墊11~14經由傳輸線L1~L4分別電性耦接電極塊112、114、116以及118。顯示接墊40電性耦接資料線(如第1圖所示的資料線D1~D3)，顯示接墊40用以經由資料線傳送複數個資料電壓至該些畫素中之對應者。

請參閱第1圖以及第3圖至第5A圖。第5A圖為依據本揭示文件的一些實施例所繪示的觸控與顯示驅動集成晶片TDDI的接腳的示意圖。在一些實施例中，若單晶片裝置140由觸控與顯示驅動集成晶片TDDI實施，在裝設觸控與顯示驅動集成晶片TDDI至基板SUBa上的裝設區BA之後，觸控與顯示驅動集成晶片TDDI的多個輸出接腳(例如，觸控接腳TPIN以及顯示接腳DPIN)分別電性耦接觸控接墊(例如，觸控接墊11~14)以及顯示接墊40。觸控與顯示驅動集成晶片TDDI的多個輸入接腳INPIN分別電性耦接多個接墊50。

請參閱第1圖、第3圖至第4圖以及第5B圖。第5B圖為依據本揭示文件的一些實施例所繪示的時序控制器嵌入式驅動器TED的接腳的示意圖。若單晶片裝置140由純顯示晶片(例如，時序控制器嵌入式驅動器TED)實施，在裝設時序控制器嵌入式驅動器TED至基板SUBa上的裝設區BA之後，時序控制器嵌入式驅動器TED的多個輸出接腳(例如，顯示接腳DPIN)分別電性耦接顯示接墊40。時序控制器嵌入式驅動器TED的多個輸入接腳INPIN分別電性耦接多個接墊50。

須要注意的是，由於時序控制器嵌入式驅動器TED不會具有觸控接腳，因此在裝設時序控制器嵌入式驅動器TED至SUBa上的裝設區BA之後，時序控制器嵌入式驅動器TED與基板SUBa上的觸控接墊11~14電性絕緣，觸控接墊11~14會處於浮接狀態，使觸控接墊11~14為浮接接墊。

在一些實施例中，時序控制器嵌入式驅動器TED另一部分的輸出接腳用以電性耦接接墊21、22以及31。在一些實施例中，時序控制器嵌入式驅動器TED經由接墊21傳送控制訊號CS1至第一電晶體STP1~STP4的閘極端，並且時序控制器嵌入式驅動器TED用以經由接墊31傳送控制訊號CS2至第二電晶體SCT1~SCT4的閘極端。

在一些實施例中，請參閱第1圖、第3圖至第4圖以及第6圖至第8圖。第6圖至第8圖為依據本揭示文件的一些實施例所繪示在單晶片裝置140由純顯示晶片實施的情形下的水平同步訊號Hsync、垂直同步訊號Vsync以及控制訊號CS1a~CS1c以及CS2a~CS2c的時序的示意圖。控制訊號CS1a~CS1c對應於第3圖以及第4圖的控制訊號CS1，控制訊號CS2a~CS2c對應於第3圖以及第4圖的控制訊號CS2。

在一些實施例中，水平同步訊號Hsync於一個週期的第一階段(顯示階段)T1的時間長度大於至少一閘極線的掃描時間(例如，於第6圖中第一階段T1，水平同步訊號Hsync具有多個脈衝，每一個脈衝代表閘極驅動電路GOA對一條閘極線的掃描作動)，並且水平同步訊號Hsync於所述週期的第二階段T2的時間長度在100至600微秒的範圍內。在一些實施例中，單晶片裝置140於一幀中的長時間垂直消隱模式LVM的時間長度大於700微秒。

在第6圖的實施例中，單晶片裝置140提供的控制訊號CS1a於一幀當中維持在高邏輯位準HH，以控制第一開關組120中的開關導通，使共電極電壓VCOM經由第一開關組120傳送至電極陣列110，從而在一幀當中穩定電極陣列110的電極塊(例如，電極塊112~118)的電位於共電極電位DC-VCOM，進而提升畫面均勻度。

單晶片裝置140依據水平同步訊號Hsync產生控制訊號CS2a。於長時間水平消隱模式LHM下，CS2a具有多個脈衝。在長時間水平消隱模式LHM下的第一階段T1中，控制訊號CS2a具有高邏輯位準HH，以控制第二開關組130中的開關導通，使共電極電壓VCOM經由第一開關組120以及第二開關組130傳送至電極陣列110，從而在畫素陣列PIX的作動期間，重置並穩定電極陣列110的電極塊(例如，電極塊112~118)的電位於共電極電位DC-VCOM，進而提升畫面均勻度。

在第7圖的實施例中，單晶片裝置140提供的控制訊號CS2b於一幀當中維持在高邏輯位準HH，以控制第二開關組130中的開關導通，使共電極電壓VCOM經由第二開關組130傳送至電極陣列110，從而在一幀當中穩定電極陣列110的電極塊(例如，電極塊112~118)的電位於共電極電位DC-VCOM，進而提升畫面均勻度。

單晶片裝置140依據水平同步訊號Hsync產生控制訊號CS1b。於長時間水平消隱模式LHM下，CS1b具有多個脈衝。在長時間水平消隱模式LHM下的第一階段T1中，控制訊號CS1b具有高邏輯位準HH，以控制第一開關組120中的開關導通，使共電極電壓VCOM經由第一開關組120傳送至電極陣列110，從而在畫素陣列PIX的作動期間，重置並穩定電極陣列110的電極塊(例如，電極塊112~118)的電位於共電極電位DC-VCOM，進而提升畫面均勻度。

在第8圖的實施例中，在畫素陣列PIX的作動期間，單晶片裝置140提供具有致能位準(例如，高邏輯位準HH)的電位作為控制訊號CS1c以及CS2c，以依據控制訊號CS1c以及CS2c控制第一開關組120以及第二開關組130導通並將共電極電壓VCOM傳送至電極陣列110，從而在畫素陣列PIX的作動期間，穩定電極陣列110的電極塊(例如，112~118)的電位於共電極電位DC-VCOM，進而提升畫面均勻度。

請參閱第1圖以及第9圖。第9圖為依據本揭示文件的一些實施例所繪示的基板SUBb的示意圖。在一些實施例中，第1圖中顯示面板100的基板SUBa可由第9圖中的基板SUBb實施。

與第4圖之實施例中的基板SUBa相較，第9圖之實施例中基板SUBb不同之處在於，不設置第二開關組130。具體而言，電極陣列110中的電極塊112~118經由傳輸線L1~L4連接至測試接墊32以及33的走線，並且測試接墊32以及33的走線用以接收共電極電壓VCOM，以經由傳輸線L1~L4傳送共電極電壓VCOM的電位至電極塊112~118。

在一些實施例中，若顯示面板100用作於觸控顯示面板，電極陣列110直接電性連接至共電極VCOM的走線的路徑須被切斷。

為了切斷電極陣列110直接電性連接至共電極VCOM的走線的路徑，可依據雷射切割標記61~62沿水平軸向切割傳輸線L1~L4至測試接墊32以及33的走線之間的電路路徑，並且搭配觸控顯示驅動晶片將電極陣列110作為觸控電極陣列使用。

在一些實施例中，若顯示面板100用作於純顯示面板，可保留傳輸線L1~L4與測試接墊32以及33的走線之間的電路路徑，從而自測試接墊32以及33的走線傳送共電極電壓VCOM至電極陣列110，並且搭配純顯示晶片使用。於基板SUBb的其他細部連接關係與作動方式，大致相同於先前第4圖之實施例中基板SUBa，在此不另贅述。

請參閱第10A圖以及第10B圖，第10A為依據本揭示文件的一些實施例所繪示第1圖中的顯示面板100的疊構圖的示意圖。第10B為依據其他實施例所繪示的顯示面板的疊構圖的示意圖。

如第10A圖所示，顯示面板100包含偏光層PL、玻璃基板GL、濾光層LC、電極陣列110以及畫素陣列AR。第10A圖中的畫素陣列AR對應於第1圖的顯示面板100的畫素陣列PIX。第10A圖中的電極陣列110對應於第4圖以及第9圖的基板SUBa或SUBb上的電極陣列110。在這樣的情形中，在畫素陣列PIX的作動期間，由前述實施例中的作動方式穩定電極陣列110的電位，使電極陣列110的電極塊(例如，電極塊112、114、116以及118)可作為純顯示面板的共電極使用，從而提升顯示面板100的顯示畫面的均勻度。

綜上所述，本揭示文件將顯示面板100中的部分接墊設置為浮接接墊，從而將具有電極陣列110的顯示面板100用作於純顯示面板。進一步而言，顯示面板100透過控制第一開關組120以及/或第二開關組130的開關導通，以傳送共電極電壓VCOM至電極陣列110，進而提升顯示面板100的顯示畫面的均勻度。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域通具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下 11~14:觸控接墊 21~22,31,50:接墊 40:顯示接墊 32~35:測試接墊 100:顯示面板 110:電極陣列 120:第一開關組 130:第二開關組 140:單晶片裝置 Vsync:垂直同步訊號 Hsync:水平同步訊號 LHM:長時間水平消隱模式 LVM:長時間垂直消隱模式 HL:高邏輯位準 LL:低邏輯位準 STP1~STP4:第一開關 SCT1~SCT4:第二開關 SUBa,SUBb:基板 SB11,SB12,SB21,SB22:畫素 LCL:液晶層 PE:畫素電極 CE:共電極 Cst:畫素電容 PIX:畫素陣列 G1~G3:閘極線 D1~D3:資料線 L1~L4:傳輸線 TPIN:觸控接腳 DPIN:顯示接腳 IPIN:輸入接腳 TDDI:觸控與顯示驅動集成晶片 TED:時序控制器嵌入式驅動器 CS1,CS2:控制訊號 GOA:閘極驅動電路 FPC:軟性印刷電路板 PCBA:印刷電路板組件 PMIC:電源管理積體電路 VCOM:共電極電壓 PL:偏光層 GL:玻璃基板 LC:濾光層 ITO:導電層 AR:畫素陣列

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為依據本揭示文件的一些實施例所繪示的顯示面板的示意圖。第2圖為依據本揭示文件的一些實施例所繪示第1圖的畫素陣列中的畫素的示意圖。第3圖為依據本揭示文件的一些實施例所繪示的基板的示意圖。第4圖為依據本揭示文件的一些實施例所繪示的基板的示意圖。第5A圖為依據本揭示文件的一些實施例所繪示的觸控與顯示驅動集成晶片的接腳的示意圖。第5B圖為依據本揭示文件的一些實施例所繪示的時序控制器嵌入式驅動器的接腳的示意圖。第6圖至第8圖為依據本揭示文件的一些實施例所繪示在單晶片裝置由純顯示晶片實施的情形下的水平同步訊號、垂直同步訊號以及控制訊號的時序的示意圖。第9圖為依據本揭示文件的一些實施例所繪示的基板的示意圖。第10A圖為依據本揭示文件的一些實施例所繪示第1圖中的顯示面板的疊構圖的示意圖。第10B為依據其他實施例所繪示的顯示面板的疊構圖的示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

32~35:測試接腳

100:顯示面板

110:電極陣列

120:第一開關組

130:第二開關組

140:單晶片裝置

SUBa:基板

PIX:畫素陣列

G1~G3:閘極線

D1~D3:資料線

L1~L4:傳輸線

GOA:閘極驅動電路

FPC:軟性印刷電路板

PCBA:印刷電路板組件

PMIC:電源管理積體電路

VCOM:共電極電壓

Claims

一種顯示面板，包含：一基板；一畫素陣列，包含複數個畫素，設置於該基板上的一顯示區；複數個顯示接墊，設置於該基板上的一裝設區，經由複數條資料線電性耦接該些畫素，該些顯示接墊用以傳送複數個資料電壓至該些畫素中之對應者；一電極陣列，包含複數個電極塊，設置於該基板上的該顯示區；以及複數個觸控接墊，設置於該基板上的該裝設區，該些觸控接墊分別經由複數條傳輸線電性耦接該些電極塊，其中該些觸控接墊為浮接接墊。
如請求項1所述之顯示面板，更包含：一單晶片裝置，設置於該裝設區，其中該單晶片裝置與該些觸控接墊電性絕緣，使該些觸控接墊用以作為浮接接墊。
如請求項2所述之顯示面板，其中該單晶片裝置由一顯示晶片實施。
如請求項1所述之顯示面板，更包含：一第一開關組，電性耦接在該電極陣列以及一共電極電壓的走線之間，其中該第一開關組依據一第一控制訊號導通，以將該共電極電壓傳送至該電極陣列。
如請求項4所述之顯示面板，更包含：一第二開關組，電性耦接在該電極陣列以及該共電極電壓的走線之間，其中該第二開關組依據一第二控制訊號導通，以將該共電極電壓傳送至該電極陣列。
如請求項5所述之顯示面板，其中該第一控制訊號以及該第二控制訊號中之一者具有高邏輯位準電位。
如請求項5所述之顯示面板，其中該第一控制訊號以及該第二控制訊號中之一者係依據一水平同步訊號產生。
如請求項5所述之顯示面板，其中該第一控制訊號以及該第二控制訊號皆具有高邏輯位準電位。
如請求項4所述之顯示面板，其中該共電極電壓由該單晶片裝置或一電源管理積體電路提供。
一種顯示面板，包含：一基板；一畫素陣列，包含複數個畫素，設置於該基板上的一顯示區；一電極陣列，包含複數個電極塊，設置於該基板上的該顯示區；以及一顯示晶片，設置於該基板上的一裝設區，其中，該單晶片無觸控功能，不提供觸控訊號。