TW202415172A - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TW202415172A TW202415172A TW111136407A TW111136407A TW202415172A TW 202415172 A TW202415172 A TW 202415172A TW 111136407 A TW111136407 A TW 111136407A TW 111136407 A TW111136407 A TW 111136407A TW 202415172 A TW202415172 A TW 202415172A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- covering
- circuit board
- opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims description 17
- 239000013039 cover film Substances 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Images
Abstract
本發明提供一種電路板及其製造方法。電路板包含線路基板、增層線路結構及金屬柱。增層線路結構疊設在線路基板並包含介電層、覆蓋層與線路層。介電層位在覆蓋層與線路基板之間。線路層嵌入介電層,並且被覆蓋層覆蓋。線路層包含第一線路、第二線路與第三線路。第一線路電性連接線路基板。第三線路外露在覆蓋層的外表面。金屬柱與第二線路為一體成形的結構,以及金屬柱凸出覆蓋層的外表面,其中,金屬柱的長度相等,可降低空焊風險。
Description
本發明是有關於一種電路板,特別是有關於一種具有至少兩層線路層的電路板以及此電路板的製造方法。
隨著電子技術的進步,電子產品朝著輕量化、小型化發展,高密度互連(High Density Interconnector,簡稱HDI)電路板的應用也越來越廣泛。為了滿足高密度互連的要求,電路板的接墊的間距越來越小,反而不利電性連接,故將電路板的接墊形成凸出的金屬柱,以增加焊料接觸面積。
目前形成金屬柱的方式有兩種。第一種是在電路板的開口形成金屬柱,之後研磨整平。受到研磨精度的影響,金屬柱的高度差大,易導致空焊風險。第二種是在承載板上電鍍金屬柱,以形成增層結構。其中,金屬柱與接墊的結合受到鐳射精度的影響,因此接墊的間距越小,接墊面積減小,更為提高製作難度。
因此,本發明的一目的就是在提供一種電路板及其製造方法,藉以降低空焊風險與製作難度。
本發明提供一種電路板,包含一線路基板、至少一增層線路結構及多個金屬柱。所述增層線路結構疊設在線路基板。所述增層線路結構中的每一者包含一介電層、至少一導電盲孔、一覆蓋層與一線路層。所述介電層疊設所述線路基板。所述導電盲孔形成在所述介電層內。所述覆蓋層覆設在所述介電層上,其中所述介電層位在所述覆蓋層與所述線路基板之間。所述線路層嵌入所述介電層,並且被所述覆蓋層覆蓋。所述線路層包含至少一第一線路、至少一第二線路與至少一第三線路。所述第一線路利用所述導電盲孔來電性連接所述線路基板。所述覆蓋層覆蓋所述第一線路與第二線路。所述第三線路外露在所述覆蓋層的一外表面。所述金屬柱與所述第二線路為一體成形的結構,以及所述金屬柱凸出所述覆蓋層的所述外表面,其中,所述金屬柱的長度相等。
在本發明的至少一實施例中,所述金屬柱為錐狀柱體。
在本發明的至少一實施例中,所述金屬柱中的每一者具有相對的一第一端與一第二端,所述第一端連接所述第二線路,所述第二端凸出所述覆蓋層的所述外表面,所述金屬柱中的每一者的一外徑自所述第一端朝所述第二端漸縮。
在本發明的至少一實施例中,所述第二線路中的每一者具有一擋面部,所述擋面部抵接所述覆蓋層並鄰接對應的所述金屬柱的所述第一端。
在本發明的至少一實施例中,所述第三線路中的每一者具有一末端面,所述末端面與對應的所述覆蓋層的所述外表面齊平。
在本發明的至少一實施例中,所述覆蓋層具有至少一開口,所述第三線路延伸至所述開口。
在本發明的至少一實施例中,所述增層線路結構的數量為兩個,並分別設置在所述線路基板的相對兩側。
本發明提供一種電路板,包含提供至少一絕緣承載板;在所述絕緣承載板中的每一者上貼合一雙層覆蓋膜,所述雙層覆蓋膜包含一離型層與一覆蓋層,所述離型層位在所述絕緣承載板與所述覆蓋層之間;形成至少一盲孔與至少一開口在所述雙層覆蓋膜,所述盲孔延伸所述覆蓋層與所述離型層,所述開口延伸所述覆蓋層,其中所述開口的深度小於所述盲孔的深度;形成一線路層與至少一金屬柱在所述雙層覆蓋膜上,以在所述絕緣承載板中的每一者上形成一增層單元,其中所述線路層位在所述覆蓋層,所述線路層的一部分延伸至所述開口,以及所述金屬柱延伸至所述盲孔並一體成形在所述線路層的另一部分;壓合所述增層單元、至少一介電層與一線路基板,所述介電層位在對應的所述增層單元與所述線路基板之間;以及移除所述離型層與所述絕緣承載板。
在本發明的至少一實施例中,上述製造方法在壓合所述增層單元、所述介電層與所述線路基板的之前,移除所述絕緣承載板。
在本發明的至少一實施例中,上述製造方法在壓合所述增層單元、所述介電層與所述線路基板的之後,移除所述絕緣承載板。
在本發明的至少一實施例中,上述製造方法利用鐳射來形成所述盲孔與所述開口在所述雙層覆蓋膜。
在本發明的至少一實施例中,上述製造方法中,所述覆蓋層具有光敏性,而利用曝光顯影,形成所述開口在所述雙層覆蓋膜。
在本發明的至少一實施例中,上述製造方法利用無電電鍍與有電電鍍,來形成所述線路層與所述金屬柱在所述雙層覆蓋膜上。
基於上述,金屬柱的長度相等,可降低空焊風險。金屬柱與第三線路為一體成形的結構,結合力佳。線路層嵌入介電層,可提高附著力。第三線路外露在覆蓋層的外表面,因此可不受後續曝光製程的精度影響,並降低製作難度。線路層提供不同厚度的線路,可製作承受較大電流的局部厚線路。
以下仔細討論本發明的實施例。然而,可以理解的是,實施例提供許多可應用的概念,其可實施於各式各樣的特定內容中。所討論與揭示的實施例僅供說明,並非用以限定本揭露之範圍。舉例而言,「第一特徵形成於第二特徵上」的敘述包含第一特徵與第二特徵直接接觸的實施例,亦也包含其他的特徵形成於第一特徵與第二特徵之間,使第一特徵與第二特徵沒有直接接觸的實施例。
此外,空間相對性用語,例如「下方」、「低於」、「上方」、「高於」等,是用以簡單描述圖式中所繪示的元件或特徵與其他元件或特徵的關係。這些空間相對性用語除了圖中所描繪的方向之外,也涵蓋在使用或操作時的不同的方向。當元件可以其他方式定向(旋轉90度或在其他方向)時,在此使用之空間相對性描述也可作對應的解讀。
請參閱圖1,其繪示依照本發明至少一實施例的電路板100的剖面示意圖。電路板100包含線路基板101、增層線路結構102及多個金屬柱103。增層線路結構102疊設在線路基板101,以及增層線路結構102電性連接線路基板101。金屬柱103形成在增層線路結構102,用以提高結合接觸面積。
請繼續參閱圖1,增層線路結構102包含介電層1021、導電盲孔1021h、覆蓋層1022與線路層1023。介電層1021疊設在線路基板101。導電盲孔1021h形成在介電層1021內。覆蓋層1022覆設在介電層1021上,其中介電層1021位在覆蓋層1022與線路基板101之間。線路層1023嵌入介電層1021且被覆蓋層1022覆蓋,以提高線路層1023與介電層1021之間的附著力。
線路層1023包含第一線路1023a、第二線路1023b與第三線路1023c。第一線路1023a利用導電盲孔1021h來電性連接線路基板101。覆蓋層1022覆蓋第一線路1023a與第二線路1023b,即第一線路1023a與第二線路1023b不外露在覆蓋層1022的外表面1022s。第三線路1023c外露在覆蓋層1022的外表面1022s,可不受後續曝光製程的精度影響。其中,第三線路1023c的厚度大於第一線路1023a的厚度與第二線路1023b的厚度,即線路層1023的厚度不一致,所以可提供局部厚的線路,來承受較大電流。
請繼續參閱圖1,金屬柱103與第二線路1023b為一體成形的結構,所以結合力佳,以及金屬柱103凸出覆蓋層1022的外表面1022s,其中,金屬柱103的長度相等,可降低空焊風險。
請繼續參閱圖1,金屬柱103具有相對的第一端103a與第二端103b。金屬柱103的第一端103a連接第二線路1023b。金屬柱103的第二端103b凸出覆蓋層1022的外表面1022s。其中,金屬柱103為錐狀柱體,金屬柱103的外徑D自第一端103a朝第二端103b漸縮。即金屬柱103的第一端103a處的外徑D為金屬柱103的最大外徑D。
請繼續參閱圖1,第二線路1023b具有擋面部1023bs,擋面部1023bs鄰接金屬柱103的第一端103a,以及覆蓋層1022覆蓋並抵接第二線路1023b的擋面部1023bs。即金屬柱103的最大外徑D小於第二線路1023b的寬度。
請繼續參閱圖1,覆蓋層1022的外表面1022s形成開口1022o,第三線路1023c延伸至開口1022o。其中,第三線路1023c的末端面1023cs完全位在開口1022o,即第三線路1023c的末端面1023cs完全外露在覆蓋層1022的外表面1022s,亦即第三線路1023c未被覆蓋層1022所覆蓋。在一些實施例中,第三線路1023c的末端面1023cs與覆蓋層1022的外表面1022s齊平,即第三線路1023c的末端面1023cs不凸出覆蓋層1022的外表面1022s。
如圖1,線路基板101包含第一線路層1011、第二線路層1012與絕緣層103。絕緣層103位在第一線路層1011與第二線路層1012之間,以及絕緣層103內設置盲孔1013h。第一線路層1011與第二線路層1012經由盲孔1013h而電性連接。其中,線路基板101的線路層不以第一線路層1011與第二線路層1012為限,在一些實施例中,線路基板101可為具有超過兩層線路層的多層線路板。
請繼續參閱圖1,增層線路結構102的數量可為兩個,此兩個增層線路結構102可分別設置在線路基板101的相對兩側,即其中一個增層線路結構102利用導電盲孔1021h電性連接線路基板101的第一線路層1011,另一個增層線路結構102利用導電盲孔1021h電性連接線路基板101的第二線路層1012。
請參閱圖2A至圖2F,其繪示本發明至少一實施例的電路板100製造方法的剖面圖,即圖2A至圖2F所揭示的製造方法可用以製造上述電路板100。如圖2A,首先,提供絕緣承載板200。
接著如圖2B,在絕緣承載板200上貼合雙層覆蓋膜201。其中雙層覆蓋膜201包含離型層2011與覆蓋層1022,離型層2011位在絕緣承載板200與覆蓋層1022之間。在一些實施例中,可在絕緣承載板200的一側面上貼合雙層覆蓋膜201。另在一些實施例中,可在絕緣承載板200的相對兩側面皆貼合雙層覆蓋膜201,利用雙面製作來提高製程效率。
接著如圖2C,形成盲孔201h與開口1022o在雙層覆蓋膜201。其中盲孔201h延伸覆蓋層1022與離型層2011,開口1022o延伸覆蓋層1022,但未延伸至離型層2011中,所以開口1022o的深度小於盲孔201h的深度。換句話說,盲孔201h的深度實質上等於覆蓋層1022的厚度與離型層2011的厚度的總和,開口1022o的深度實質上等於覆蓋層1022的厚度。在一些實施例中,可利用鐳射來形成盲孔201h與開口1022o在雙層覆蓋膜201,利用鐳射的一次性製程來形成盲孔201h與開口1022o,可避免二次製程降低精度的情形,以及提供良好的精度。
在一些實施例中,覆蓋層1022具有光敏性,可利用曝光顯影來形成開口1022o在雙層覆蓋膜201。上述中,開口1022o的側壁可垂直於離型層2011與覆蓋層1022相貼合的連接面,或者開口1022o的側壁可傾斜於離型層2011與覆蓋層1022相貼合的連接面。
接著如圖2D,形成線路層1023與金屬柱103在雙層覆蓋膜201上,以在絕緣承載板200上形成增層單元202。其中線路層1023位在覆蓋層1022,線路層1023的一部分延伸至開口1022o,以及金屬柱103延伸至盲孔201h內,且金屬柱103一體成形在線路層1023的另一部分。其中,金屬柱103的長度L是由盲孔201h的深度來決定。配合參看圖2C,盲孔201h的深度彼此相等,再參看圖2D,填入盲孔201h而形成的金屬柱103的長度也彼此相等,亦即金屬柱103等高。在一些實施例中,可利用無電電鍍與有電電鍍,來形成線路層1023與金屬柱103在雙層覆蓋膜201上。
接著如圖2E與圖2F,壓合增層單元202、介電層1021與線路基板101。其中介電層1021位在增層單元202與線路基板101之間,增層單元202利用介電層1021的導電盲孔1021h電性連接線路基板101。在一些實施例中,可利用銅等金屬膏填充至介電層1021中,以形成導電盲孔1021h。在一些實施例中,採用半固化膠片(prepreg)作為介電層1021,由於半固化膠片在加熱加壓下會軟化,甚至可具有流動性,冷卻後則會固化,所以在壓合增層單元202、介電層1021與線路基板101時,介電層1021可軟化、流動並填充縫隙,以結合增層單元202與線路基板101。
繼續參閱圖2E,在線路基板101的相對兩側皆利用介電層1021結合增層單元202。即線路基板101的數量為一個,介電層1021的數量為兩個且分別位於線路基板101的相對兩側,增層單元202的數量為兩個,且分別位於此兩個介電層1021的外側。亦即線路基板101的上方依序設置介電層1021與增層單元202,以及線路基板101的下方也依序設置介電層1021與增層單元202。線路基板101、介電層1021與增層單元202的相對配置完成後,再利用壓合手段,讓介電層1021結合線路基板101與增層單元202。
再如圖1所示,移除離型層2011與絕緣承載板200後,形成具有等高金屬柱103的電路板100。在一些實施例中,可在壓合增層單元202、介電層1021與線路基板101的之前,移除絕緣承載板200。另在一些實施例中,可在壓合增層單元202、介電層1021與線路基板101的之後,移除絕緣承載板200與離型層2011,其中離型層2011可在移除絕緣承載板200之後才移除。由於離型層2011參與壓合作業,利用離型層2011保護金屬柱103,讓金屬柱103在壓合過程中不會受到影響。
由上述實施方式可知,利用上述的製造方法,讓製作出的電路板100具有等高的金屬柱103,利用提高對金屬柱103的高度齊高程度的掌握,降低電路板100的空焊風險。線路層1023嵌入介電層1021,提高附著力。利用金屬柱103與線路層1023的第三線路1023c為一體成形的結構,可提高金屬柱103與第三線路1023c之間的結合力。利用上述的製造方法,讓第三線路1023c直接外露在覆蓋層1022的外表面1022s,因此可不受後續曝光製程的精度影響,並降低製作難度。第三線路1023c的厚度大於第一線路1023a的厚度,也大於第二線路1023b的厚度,所以線路層1023可提供不同厚度的線路,而可製作承受較大電流的局部厚線路。
雖然本發明已以實施例揭示如上,然其並非用以限定本發明,任何在此技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電路板
101:線路基板
102:增層線路結構
103:金屬柱
103a:第一端
103b:第二端
200:絕緣承載板
201:雙層覆蓋膜
201h:盲孔
202:覆蓋層
1011:第一線路層
1012:第二線路層
1013:絕緣層
1013h:盲孔
1021:介電層
1021h:導電盲孔
1022:覆蓋層
1022o:開口
1022s:外表面
1023:線路層
1023a:第一線路
1023b:第二線路
1023bs:擋面部
1023c:第三線路
1023cs:末端面
2011:離型層
L:長度
D:外徑
為讓本發明的上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式的說明如下。
圖1係繪示依照本發明至少一實施例的電路板的剖面示意圖。
圖2A至圖2F繪示本發明至少一實施例的電路板製造方法的剖面圖。
應注意圖式中的多種特徵並未依照產業上實務標準的比例繪製。為了說明上的清楚易懂,各種特徵的尺寸可以任意地增加或減少。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:電路板
101:線路基板
102:增層線路結構
103:金屬柱
103a:第一端
103b:第二端
1011:第一線路層
1012:第二線路層
1013:絕緣層
1013h:盲孔
1021:介電層
1021h:導電盲孔
1022:覆蓋層
1022o:開口
1022s:外表面
1023:線路層
1023a:第一線路
1023b:第二線路
1023bs:擋面部
1023c:第三線路
1023cs:末端面
L:長度
D:外徑
Claims (10)
- 一種電路板,包括: 一線路基板; 至少一增層線路結構,疊設在所述線路基板,所述增層線路結構中的每一者包含: 一介電層,疊設在所述線路基板; 至少一導電盲孔形成在所述介電層內; 一覆蓋層,覆設在所述介電層上,其中所述介電層位在所述覆蓋層與所述線路基板之間;以及 一線路層,嵌入所述介電層,並且被所述覆蓋層覆蓋,所述線路層包含: 至少一第一線路,利用所述導電盲孔來電性連接所述線路基板,所述覆蓋層覆蓋所述第一線路; 至少一第二線路,所述覆蓋層覆蓋所述第二線路;以及 至少一第三線路,外露在所述覆蓋層的一外表面;以及 多個金屬柱,所述金屬柱與所述第二線路為一體成形的結構,以及所述金屬柱凸出所述覆蓋層的所述外表面,其中,所述金屬柱的長度相等。
- 如請求項1所述之電路板,其中所述金屬柱為錐狀柱體。
- 如請求項2所述之電路板,其中所述金屬柱中的每一者具有相對的一第一端與一第二端,所述第一端連接所述第二線路,所述第二端凸出所述覆蓋層的所述外表面,所述金屬柱中的每一者的一外徑自所述第一端朝所述第二端漸縮。
- 如請求項3所述之電路板,其中所述第二線路中的每一者具有一擋面部,所述擋面部抵接所述覆蓋層並鄰接對應的所述金屬柱的所述第一端。
- 如請求項1所述之電路板,其中所述第三線路中的每一者具有一末端面,所述末端面與對應的所述覆蓋層的所述外表面齊平。
- 如請求項1所述之電路板,其中所述覆蓋層具有至少一開口,所述第三線路延伸至所述開口。
- 如請求項1所述之電路板,其中所述增層線路結構的數量為兩個,並分別設置在所述線路基板的相對兩側。
- 一種電路板的製造方法,包括: 提供至少一絕緣承載板; 在所述絕緣承載板中的每一者上貼合一雙層覆蓋膜,所述雙層覆蓋膜包含一離型層與一覆蓋層,所述離型層位在所述絕緣承載板與所述覆蓋層之間; 形成至少一盲孔與至少一開口在所述雙層覆蓋膜,所述盲孔延伸所述覆蓋層與所述離型層,所述開口延伸所述覆蓋層,其中所述開口的深度小於所述盲孔的深度; 形成一線路層與至少一金屬柱在所述雙層覆蓋膜上,以在所述絕緣承載板中的每一者上形成一增層單元,其中所述線路層位在所述覆蓋層,所述線路層的一部分延伸至所述開口,以及所述金屬柱延伸至所述盲孔並一體成形在所述線路層的另一部分; 壓合所述增層單元、至少一介電層與一線路基板,所述介電層位在對應的所述增層單元與所述線路基板之間;以及 移除所述離型層與所述絕緣承載板。
- 如請求項8所述之電路板的製造方法,其中,利用鐳射來形成所述盲孔與所述開口在所述雙層覆蓋膜。
- 如請求項8所述之電路板的製造方法,其中所述覆蓋層具有光敏性,而利用曝光顯影,形成所述開口在所述雙層覆蓋膜。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211151726.6 | 2022-09-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI836628B TWI836628B (zh) | 2024-03-21 |
TW202415172A true TW202415172A (zh) | 2024-04-01 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI290755B (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
US8119516B2 (en) | Bump structure formed from using removable mandrel | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JPWO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
WO2014083718A1 (ja) | 配線基板 | |
TW201427522A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
WO2023011640A1 (zh) | 多层堆叠封装组件及多层组件的封装方法 | |
CN101534610A (zh) | 埋入式电容元件电路板及其制造方法 | |
JP2010093292A (ja) | 回路装置 | |
JP2020188209A (ja) | プリント配線板とプリント配線板の製造方法 | |
JP5660462B2 (ja) | プリント配線板 | |
TWI360214B (en) | Package substrate and method for fabricating the s | |
TWI836628B (zh) | 電路板及其製造方法 | |
JP2007214568A (ja) | 回路基板構造 | |
TW202415172A (zh) | 電路板及其製造方法 | |
CN108461405B (zh) | 线路载板及其制造方法 | |
JP2009147177A (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP2007059874A (ja) | 回路装置 | |
JP5640605B2 (ja) | 多層配線基板 |