TW202414725A - 包含帶有互連的基板的封裝 - Google Patents

包含帶有互連的基板的封裝 Download PDF

Info

Publication number
TW202414725A
TW202414725A TW112129603A TW112129603A TW202414725A TW 202414725 A TW202414725 A TW 202414725A TW 112129603 A TW112129603 A TW 112129603A TW 112129603 A TW112129603 A TW 112129603A TW 202414725 A TW202414725 A TW 202414725A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
interconnects
substrate
interconnect
row
Prior art date
Application number
TW112129603A
Other languages
English (en)
Inventor
瓊 雷 伊維拉爾巴 比奧
鴻博 韋
米雪兒 藝珍 金
安尼基特 帕提爾
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202414725A publication Critical patent/TW202414725A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種封裝包含基板以及耦合到該基板的整合器件。該基板包括第一介電層、第二介電層、第三介電層、以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。

Description

包含帶有互連的基板的封裝
相關申請的交叉引用
本申請主張於2022年9月23日在美國專利局提交的非臨時申請序號17/951,601的優先權及權益，該申請的全部內容通過援引如同整體在下文全面闡述那樣且出於所有適用目的納入於此。
各種特徵涉及具有基板及整合器件的封裝。
封裝可包括基板及整合器件。這些組件被耦合在一起以提供可履行各種功能的封裝。封裝及其組件的性能可取決於這些組件如何耦合在一起。存在使封裝包括具有改進的連接的較緊湊的形狀因子以使得該封裝可在較小設備中實現並提供改進的性能的持續需求。
各種特徵涉及具有基板及整合器件的封裝。
一個示例提供了一種包含基板以及耦合到該基板的整合器件的封裝。該基板包括第一介電層、第二介電層、第三介電層、以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。
另一示例提供了一種基板，該基板包含第一介電層、第二介電層及第三介電層、以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。
另一示例提供了一種用於製造封裝的方法。該方法提供了一種基板，該基板包含第一介電層；第二介電層；第三介電層；以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。該方法將整合器件耦合到該基板。
在以下描述中，給出了具體細節以提供對本公開內容的各個態樣的透徹理解。然而，本領域普通技術人員將理解，沒有這些具體細節亦可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構及技術可能不被詳細示出以免湮沒本公開內容的這些態樣。
本公開內容描述了一種包含基板以及耦合到該基板的整合器件的封裝。該基板包括：第一介電層、第二介電層、第三介電層、以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。在一些實現中，第二介電層沒有玻璃材料，並且第一介電層及/或第三介電層包括玻璃材料。在一些實現中，第一介電層及/或第三介電層包括預浸料。將具有不同材料的介電層用於不同層有助於提供具有較小間隔及/或較小節距的互連，潛在地允許較高的密度互連、用於電流及/或信號的較短電路徑，這可以導致整合器件及封裝的改進的性能。 包含整合器件以及包含具有不同材料的介電層的基板的示例性封裝
圖1繪示基板102的橫截面剖面視圖。基板102可以是嵌入式跡線基板（ETS）。基板102可以是沒有芯層的無芯基板。基板102包括介電層120、介電層130、介電層140、複數個互連122、阻焊層150及阻焊層160。
介電層120可以是第一介電層。介電層130可以是第二介電層。介電層140可以是第三介電層。介電層120被耦合到介電層130之第一表面。介電層140被耦合到介電層130之第二表面。介電層130可位於介電層120和介電層140之間。介電層130可包括與來自介電層120及介電層140的一種或多種材料不同的材料。在一些實現中，介電層130（例如，第二介電層）沒有玻璃材料。在一些實現中，介電層120（例如，第一介電層）及/或介電層140（例如，第三介電層）包括玻璃材料。在一些實現中，介電層120及/或介電層140包括預浸料。阻焊層150可位於介電層120之表面之上（例如，上方）。阻焊層160可位於介電層140之表面之上（例如，下方）。
複數個互連122可至少位於介電層120、介電層130及介電層140中。來自複數個互連122中的一些互連可位於介電層120、介電層130及介電層140之表面之中及/或之上。複數個互連122包括互連122aa、互連122ab、互連122ac、互連122ad、互連122ae、互連122af、互連122ag、互連122ba、互連122bb、互連122bc、互連122bd、互連122be、互連122bf及互連122bg。互連122aa、互連122ab、互連122ac、互連122ad、互連122ae、互連122af及/或互連122ag可界定第一行互連105a。互連122aa被耦合到互連122ab。互連122ab被耦合到互連122ac。互連122ac被耦合到互連122ad。互連122ad被耦合到互連122ae。互連122ae被耦合到互連122af。互連122af被耦合到互連122ag。互連122ba、互連122bb、互連122bc、互連122bd、互連122be、互連122bf及/或互連122bg可界定第二行互連105b。互連122ba被耦合到互連122bb。互連122bb被耦合到互連122bc。互連122bc被耦合到互連122bd。互連122bd被耦合到互連122be。互連122be被耦合到互連122bf。互連122bf被耦合到互連122bg。第一行互連105a及第二行互連105b可以是複數行互連105之一部分。
整合器件（未示出）可通過複數個焊柱互連104及複數個焊料互連106耦合到基板102。複數個焊柱互連104包括焊柱互連104a及焊柱互連104b。複數個焊料互連106包括焊料互連106a及焊料互連106b。
焊柱互連104a通過焊料互連106a耦合到第一行互連105a。焊柱互連104b通過焊料互連106b耦合到第二行互連105b。複數個焊料互連190被耦合到基板102。複數個焊料互連190被耦合到該複數個互連122。例如，複數個焊料互連190被耦合到第一行互連105a及第二行互連105b。在一個示例中，焊料互連190a被耦合到第一行互連105a，並且第二焊料互連190b被耦合到第二行互連105b。
如圖1中所示，複數個焊柱互連104包括可以具有整合器件凸塊節距P ID的毗鄰焊柱互連（例如，104a、104b）。類似地，複數個焊料互連106包括可具有整合器件凸塊焊料節距P IDS的毗鄰焊料互連（例如，106a、106b）。此外，複數個焊料互連190包括可具有整合被動器件凸塊焊料節距P IPDS的毗鄰焊料互連（例如，190a、190b）。在一些實現中，毗鄰行互連（例如，105a、105b）之間的節距可以是P CI。在一些實現中，毗鄰行互連（例如，105a、105b）之間的節距與耦合到毗鄰行互連（例如，105a、105b）的毗鄰焊料互連（例如，106a、106b）之間的節距大致相同。在一些實現中，毗鄰行互連（例如，105a、105b）之間的節距與通過毗鄰焊料互連（例如，106a、106b）耦合到毗鄰行互連（例如，105a、105b）的毗鄰焊柱互連（例如，104a、104b）之間的節距大致相同。在一些實現中，毗鄰行互連（例如，105a、105b）之間的節距與耦合到毗鄰行互連（例如，105a、105b）的毗鄰焊料互連（例如，190a、190b）之間的節距大致相同。
在一些實現中，來自第一行互連105a及第二行互連105b的特定金屬層（例如，M1、M2、M3、M4）上的一對焊盤互連可具有與來自第一行互連105a及第二行互連105b的另一金屬層（例如，M1、M2、M3、M4）上的另一對焊盤互連大致相同的節距。例如，在一些實現中，互連122aa和互連122ba之間的節距與互連122ac和互連122bc之間的節距大致相同。在一些實現中，互連122aa和互連122ba之間的節距與互連122ae和互連122be之間的節距大致相同。在一些實現中，互連122aa和互連122ba之間的節距與互連122ag和互連122bg之間的節距大致相同。
在一些實現中，來自第一行互連105a及第二行互連105b的兩個特定金屬層之間的一對通孔互連可具有與來自第一行互連105a及第二行互連105b的兩個其他金屬層之間的另一對通孔互連大致相同的節距。例如，在一些實現中，互連122ab和互連122bb之間的節距與互連122ad和互連122bd之間的節距大致相同。在一些實現中，互連122ab和互連122bb之間的節距與互連122af和互連122bf之間的節距大致相同。
在一些實現中，來自第一行互連105a及第二行互連105b的特定金屬層上的一對焊盤互連可具有與來自第一行互連105a及第二行互連105b的兩個金屬層之間的一對通孔互連大致相同的節距。例如，在一些實現中，互連122aa和互連122ba之間的節距與互連122ab和互連122bb之間的節距大致相同。在一些實現中，互連122ac和互連122bc之間的節距與互連122ad和互連122bd之間的節距大致相同。在一些實現中，互連122ae和互連122be之間的節距與互連122af和互連122bf之間的節距大致相同。
將具有不同材料的介電層用於不同層有助於提供具有較小間隔及/或較小節距的互連，由此允許較高的密度互連、用於電流及/或信號的較短電路徑，這可以導致整合器件及封裝的改進的性能。此外，在兩個其他介電層之間使用不同的介電材料將不會顯著影響基板的整體翹曲，從而提供具有可靠互連的基板。
在一些實現中，來自第一行互連105a及/或第二行互連105b的焊盤互連（例如，122aa、122ac、122ae、122ag、122ba、122bc、122be、122bg）可各自具有約90微米的最小寬度及/或最小直徑。在一些實現中，第一介電層120可具有約20微米的最小厚度（T1）。在一些實現中，第二介電層130可具有約15微米的最小厚度（T2）。在一些實現中，第三介電層140可具有約20微米的最小厚度（T3）。由此，在一些實現中，第二介電層130之厚度（T2）可比第一介電層120之厚度（T1）及/或第三介電層140之厚度（T3）薄。
在一些實現中，來自第一行互連105a及/或第二行互連105b的位於第一介電層120及/或第三介電層140中的通孔互連（例如，122ab、122af、122bb、122bf）可在其最寬部分處各自具有約60微米的最小寬度及/或最小直徑。在一些實現中，來自第一行互連105a及/或第二行互連105b的位於第二介電層130中的通孔互連（例如，122ad、122bd）可在其最寬部分處各自具有約50微米的最小寬度及/或最小直徑。在一些實現中，在兩個介電層之間使用不同介電層的以上組態有助於在相同金屬層上提供來自毗鄰行互連的各互連對以具有相似或相同的間隔（S I）。
在一些實現中，第一行互連105a經組態以在整合器件和被動器件之間提供用於電源的電路徑。在一些實現中，第二行互連105b經組態以在整合器件和被動器件之間提供用於地線的電路徑。被動器件可包括電容器（例如，離散電感器）。被動器件可包括經組態以耦合到電源及/或配電網的解耦電容器。
注意到，圖1繪示包括4個金屬層的基板。然而，其他實現可包括具有不止4個金屬層的基板。此外，其他基板可包括與第二介電層130類似的其他介電層。例如，在一些實現中，基板可包括具有第一介電層、第二介電層、第三介電層及第四介電層的5個金屬層，其中第二介電層及第三介電層類似於第二介電層130，並且其中第一介電層及第四介電層類似於第一介電層120。
圖2繪示包括基板102、整合器件202、被動器件205、被動器件207及被動器件209的封裝200。整合器件202通過複數個焊柱互連104及複數個焊料互連106耦合到基板102之第一表面（例如，頂表面）。被動器件205通過複數個焊料互連250耦合到基板102之第二表面（例如，底表面）。被動器件207通過複數個焊料互連270耦合到基板102之第二表面（例如，底表面）。被動器件209通過複數個焊料互連290耦合到基板102之第二表面（例如，底表面）。在一些實現中，被動器件205之至少一部分、被動器件207之至少一部分、及/或被動器件209之至少一部分可與整合器件202垂直地交疊。
基板102包括複數行互連222。複數行互連222是基板102之複數行互連122之一部分。複數行互連222可與第一行互連105a及/或第二行互連105b類似的方式來組態及/或佈置。
整合器件202經組態以通過包括以下各項的電路徑（例如，用於電源）電耦合到被動器件205：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、一行互連222a以及來自複數個焊料互連250的焊料互連。整合器件202經組態以通過包括以下各項的電路徑（例如，用於地線）電耦合到被動器件205：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、一行互連222b以及來自複數個焊料互連250的焊料互連。
整合器件202經組態以通過包括以下各項的電路徑（例如，用於電源）電耦合到被動器件207：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、一行互連222c以及來自複數個焊料互連270的焊料互連。整合器件202經組態以通過包括以下各項的電路徑（例如，用於地線）電耦合到被動器件207：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、至少一行互連222d以及來自複數個焊料互連270的焊料互連。
整合器件202經組態以通過包括以下各項的電路徑（例如，用於電源）電耦合到被動器件209：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、一行互連222e以及來自複數個焊料互連290的焊料互連。整合器件202經組態以通過包括以下各項的電路徑（例如，用於地線）電耦合到被動器件207：來自複數個焊柱互連104的焊柱互連、來自複數個焊料互連106的焊料互連、一行互連222f以及來自複數個焊料互連290的焊料互連。在一些實現中，整合器件202、被動器件205、被動器件207被動器件209經組態以電耦合到配電網。
圖3繪示基板102的平面視圖。如圖3中所示，基板102包括第一介電層120、複數個互連302及複數個互連304。複數個互連302及複數個互連304位於基板102中與整合器件（例如，202）垂直交疊的區域300中。複數個互連302及複數個互連304可位於基板102之第一金屬層（例如，M1）上。複數個互連302之節距及/或間隔大於複數個互連304之節距及/或間隔。複數個互連302可包括作為如至少在圖1及2中所描述的複數行互連（例如，105、222）之一部分的互連。複數個互連及/或複數個互連304可以是複數個互連122之一部分。
圖4繪示整合器件可如何耦合到基板的特寫視圖。整合器件202可通過複數個焊柱互連及複數個焊料互連耦合到基板102。整合器件202及基板102可以是封裝200之一部分。整合器件202包括晶粒部分402、複數個焊柱互連104及複數個焊料互連106。複數個焊柱互連104被耦合到晶粒部分402。複數個焊料互連106耦合到複數個焊柱互連104。整合器件202可包括倒裝晶片。
晶粒部分402包括晶粒基板420、互連部分422、鈍化層405、鈍化層408、複數個焊盤407、鈍化層408以及複數個凸塊下金屬化互連409。晶粒基板420可包括矽（Si）。複數個單元（例如，邏輯單元）及/或複數個電晶體（未示出）可被形成在晶粒基板420之中及/或之上。不同的實現可使用不同類型的電晶體，諸如場效應電晶體（FET）、平面FET、鰭FET及環繞閘極FET。在一些實現中，前端製程（FEOL）處理可被用來製造在晶粒基板420之中及/或之上的該複數個單元（例如，邏輯單元）及/或電晶體。互連部分422位於晶粒基板420之上並耦合到晶粒基板120。互連部分422可被耦合到位於晶粒基板420之中及/或之上的複數個單元及/或電晶體。互連部分422（例如，晶粒互連部分）可包括耦合到複數個單元及/或電晶體的複數個晶粒互連（未示出）。在一些實現中，後端製程（BEOL）處理可被用來製造互連部分422。
鈍化層405位於互連部分422之上並耦合到互連部分122。鈍化層405可以是硬鈍化層。鈍化層408位於鈍化層405之上。鈍化層408可包括聚合物鈍化層。複數個焊盤407位於互連部分422之上。複數個焊盤407可耦合到互連部分422的晶粒互連。在一些實現中，鈍化層405、鈍化層408及/或複數個焊盤407可被認為是互連部分422之一部分。在一些實現中，可使用後端製程（BEOL）處理來製造鈍化層405、鈍化層408及複數個焊盤407。複數個凸塊下金屬化互連409耦合到複數個焊盤407。複數個凸塊下金屬化互連409可位於複數個焊盤407之上。在一些實現中，在複數個焊盤407和複數個凸塊下金屬化互連409之間可存在附加互連。例如，在複數個焊盤407和複數個凸塊下金屬化互連409之間可存在金屬化互連。金屬化互連的示例包括重分佈互連。在一些實現中，複數個凸塊下金屬化互連409可通過金屬化互連（例如，重分佈互連）耦合到複數個焊盤407。
複數個焊柱互連104可被耦合到晶粒部分402。複數個焊柱互連104可被耦合到複數個凸塊下金屬化互連409。複數個焊柱互連104可通過複數個凸塊下金屬化互連409耦合到晶粒部分402。複數個焊柱互連104可以是用於焊柱互連的構件。複數個凸塊下金屬化互連409可以是用於凸塊下金屬化互連的構件。
複數個焊盤407包括第一焊盤407a及第二焊盤407b。複數個凸塊下金屬化互連409包括第一凸塊下金屬化互連409a及第二凸塊下金屬化互連409b。複數個焊柱互連104包括第一焊柱互連104a及第二焊柱互連104b。複數個焊料互連106包括第一焊料互連106a及第二焊料互連106b。
第一凸塊下金屬化互連409a被耦合到第一焊盤407a。第一焊柱互連104a被耦合到第一凸塊下金屬化互連409a。第一焊料互連106a耦合到第一焊柱互連104a。注意到，在一些實現中，第一焊柱互連104a通過至少一個金屬化互連耦合到第一凸塊下金屬化互連409a。也就是說，至少一個金屬化互連（例如，重分佈互連）可位於第一焊柱互連104a和第一凸塊下金屬化互連409a之間。
第二凸塊下金屬化互連409b被耦合到第二焊盤407b。第二焊柱互連104b被耦合到第二凸塊下金屬化互連409b。第二焊料互連106b被耦合到第二焊柱互連104b。注意到，在一些實現中，第二焊柱互連104b通過至少一個金屬化互連耦合到第二凸塊下金屬化互連409b。也就是說，至少一個金屬化互連（例如，重分佈互連）可位於第二焊柱互連104b和第二凸塊下金屬化互連409b之間。
整合器件202通過複數個焊料互連106及複數個焊柱互連104耦合到基板102。例如，焊料互連106a可被直接耦合到互連122aa及焊柱互連104a。在一些實現中，焊料互連106b可被直接耦合到互連122ba及焊柱互連104b。
整合器件（例如，202）可包括晶粒（例如，半導體裸晶粒）。整合器件可包括電源管理積體電路（PMIC）。整合器件可包括應用處理器。整合器件可包括數據機。整合器件可包括射頻（RF）器件、被動器件、濾波器、電容器、電感器、天線、發射器、接收器、基於砷化鎵（GaAs）的整合器件、表面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合器件、基於矽（Si）的整合器件、基於碳化矽（SiC）的整合器件、記憶體、電源管理處理器、及/或其組合。整合器件（例如，202）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。整合器件可包括電晶體。整合器件可以是電組件及/或電器件的示例。在一些實現中，整合器件可以是小晶片。可使用與用於製造其他類型的整合器件的其他處理相比提供更好產量的處理來製造小晶片，這可降低製造小晶片的總體成本。不同的小晶片可具有不同的大小及/或形狀。不同的小晶片可經組態以提供不同的功能。不同的小晶片可具有不同的互連密度（例如，具有不同寬度及/或間隔的互連）。在一些實現中，若干小晶片可用於履行一個或多個晶片（例如，一個或多個整合器件）的功能性。因此，例如，單個整合器件可被分成若干個小晶片。如所提及的，相對於使用單個晶片來履行封裝的所有功能，使用履行若干功能的若干小晶片可降低封裝的總體成本。在一些實現中，可使用相同的技術節點或者兩個或更多個不同的技術節點來製造本公開內容中所描述的一個或多個小晶片及/或一個或多個整合器件（例如，202）。例如，整合器件（例如，202）可使用第一技術節點來製造，並且小晶片可使用不如第一技術節點那麼先進的第二技術節點來製造。在此示例中，整合器件（例如，202）可包括具有第一最小尺寸的組件（例如，互連、電晶體），並且小晶片可包括具有第二最小尺寸的組件（例如，互連、電晶體），其中第二最小尺寸大於第一最小尺寸。在一些實現中，可使用相同技術節點或不同技術節點來製造封裝的整合器件及另一整合器件。在一些實現中，可使用相同技術節點或不同技術節點來製造封裝的小晶片及另一小晶片。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干處理。圖5A-5D繪示用於提供或製造基板的示例性工序。在一些實現中，圖5A-5D的工序可被用來提供或製造基板102。然而，圖5A-5D的處理可被用來製造本公開內容中所描述的任何基板。
應當注意，圖5A-5D的工序可組合一個或多個階段以簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各處理的次序可被改變或修改。在一些實現中，一個或多個處理可被替代或置換，而不會脫離本公開內容的範疇。
如圖5A中所示，階段1繪示在提供芯層501之後的狀態。芯層501可包括位於芯層501之第一表面上的晶種層503及位於芯層501之第二表面上的晶種層505。芯層501可以是介電質。芯層501可以是載體。
階段2繪示在芯層501、晶種層503及/或晶種層505之表面之中及之上形成互連之後的狀態。可在芯層501之第一表面及/或晶種層503之上（例如，上方）形成複數個互連502。晶種層503可以是複數個互連502之一部分。可在芯層512之第二表面及/或晶種層505之上（例如，下方）形成複數個互連502。晶種層505可以是複數個互連512之一部分。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連502及/或複數個互連512。
階段3繪示在芯層501之第一表面、晶種層503及/或複數個互連502之上（例如，上方）形成介電層520之後的狀態。階段4亦繪示在芯層501之第二表面、晶種層505及/或複數個互連512之上（例如，下方）形成介電層530之後的狀態。可使用沉積及/或層壓處理來形成介電層520及介電層530。介電層520及介電層530可與芯層501不同。
階段4繪示在介電層520中形成複數個腔521以及在介電層530中形成複數個腔531之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔521及複數個腔531。可使用掩模、曝光及/或顯影處理來形成複數個腔521及複數個腔531。
階段5繪示在介電層520及介電層530之表面之中及之上形成互連之後的狀態。可在介電層520之第一表面及複數個腔521之上（例如，上方）形成複數個互連522。可在介電層530之第二表面及複數個腔531之上（例如，下方）形成複數個互連532。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連522及/或複數個互連532。
如圖5B中所示，階段6繪示在介電層520之第一表面及複數個互連522之上（例如，上方）形成介電層540之後的狀態。階段7亦繪示在介電層530之第二表面及複數個互連532之上（例如，下方）形成介電層550之後的狀態。可使用沉積及/或層壓處理來形成介電層540及介電層550。介電層540及/或介電層550可以是與介電層520及/或介電層530的介電材料不同的介電材料。
階段7繪示在介電層540中形成複數個腔541以及在介電層550中形成複數個腔551之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔541及複數個腔551。可使用掩模、曝光及/或顯影處理來形成複數個腔541及複數個腔551。
階段8繪示在介電層540及介電層550之表面之中及之上形成互連之後的狀態。可在介電層540之第一表面及複數個腔541之上（例如，上方）形成複數個互連542。可在介電層550之第二表面及複數個腔551之上（例如，下方）形成複數個互連552。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連542及/或複數個互連552。
如圖5C中所示，階段9繪示在介電層540之第一表面及複數個互連542之上（例如，上方）形成介電層560之後的狀態。階段9亦繪示在介電層550之第二表面及複數個互連552之上（例如，下方）形成介電層570之後的狀態。可使用沉積及/或層壓處理來形成介電層560及介電層570。介電層560及/或介電層570可以是與介電層540及/或介電層550的介電材料不同的介電材料。介電層560及/或介電層570可以是與介電層520及/或介電層530的介電材料類似的介電材料。
階段10繪示在介電層560中形成複數個腔561以及在介電層570中形成複數個腔571之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔561及複數個腔571。可使用掩模、曝光及/或顯影處理來形成複數個腔561及複數個腔571。
階段11繪示在介電層560及介電層570之表面之中及之上形成互連之後的狀態。可在介電層560之第一表面及複數個腔561之上（例如，上方）形成複數個互連562。可在介電層570之第二表面及複數個腔571之上（例如，下方）形成複數個互連572。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連562及/或複數個互連572。階段11可繪示耦合到芯層501的基板590a及基板590b。
如圖5D中所示，階段12繪示在從芯層501分離基板590b之後的狀態。亦可移除晶種層505之一部分。亦可以類似的方式從芯層501分離基板590a。基板590b可表示包括介電層120、介電層130及介電層140的基板102。例如，第一介電層120可以是介電層530，第二介電層130可以是介電層550，並且第三介電層140可以是介電層570。複數個互連122可表示複數個互連532、複數個互連552及/或複數個互連572。
以類似的方式，基板590a可表示包括介電層120、介電層130及介電層140的基板102。例如，第一介電層120可以是介電層520，第二介電層130可以是介電層540，並且第三介電層140可以是介電層560。複數個互連122可表示複數個互連522、複數個互連542及/或複數個互連562。
階段13繪示在形成阻焊層150及阻焊層160之後的狀態。可使用層壓處理及/或沉積處理來形成阻焊層150及阻焊層160。
注意到，可通過重複上述處理中的一些處理來形成附加介電層及/或附加互連。
不同實現可使用不同處理來形成（諸）金屬層及/或互連。在一些實現中，可使用化學氣相沉積（CVD）處理、物理氣相沉積（PVD）處理、濺射處理、噴塗處理、及/或鍍敷處理來形成（諸）金屬層。 用於製造基板的方法的示例性流程圖解
在一些實現中，製造基板包括若干處理。圖6繪示用於提供或製造基板的方法600的示例性流程圖解。在一些實現中，圖6的方法600可被用於提供或製造本公開內容中所描述的基板102。然而，方法600可被用於提供或製造本公開內容中所描述的任何基板。
應當注意到，圖6的方法可組合一個或多個處理以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各處理的次序可被改變或修改。在一些實現中，一個或多個處理可被替代或置換，而不會脫離本公開內容的範疇。
該方法（在605）提供芯層及至少一個晶種層。如圖5A中所示，階段1繪示在提供芯層501之後的狀態。芯層501可包括位於芯層501之第一表面上的晶種層503以及位於芯層501之第二表面上的晶種層505。芯層501可以是介電質。芯層501可以是載體。
該方法（在610）在該芯層及/或該至少一個晶種層之上（例如，上方、下方）形成及圖案化複數個互連。圖5A的階段2繪示在芯層501、晶種層503及/或晶種層505之表面之中及之上形成互連之後的狀態。可在芯層501之第一表面及/或晶種層503之上（例如，上方）形成複數個互連502。晶種層503可以是複數個互連502之一部分。可在芯層512之第二表面及/或晶種層505之上（例如，下方）形成複數個互連502。晶種層505可以是複數個互連512之一部分。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連502及/或複數個互連512。
該方法（在615）在該複數個互連、該芯層及/或該晶種層之上（例如，上方、下方）形成至少一個介電層。圖5A的階段3繪示在芯層501之第一表面、晶種層503及/或複數個互連502之上（例如，上方）形成介電層520之後的狀態。階段3亦繪示在芯層501之第二表面、晶種層505及/或複數個互連512之上（例如，下方）形成介電層530之後的狀態。可使用沉積及/或層壓處理來形成介電層520及介電層530。介電層520及介電層530可與芯層501不同。
該方法（在620）在至少一個介電層（例如，第一介電層）之中及之上形成複數個互連。形成複數個互連可包括：在至少一個介電層（例如，第一介電層）之中形成複數個腔並履行鍍敷處理。圖5A的階段4繪示在介電層520中形成複數個腔521以及在介電層530中形成複數個腔531之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔521及複數個腔531。可使用掩模、曝光及/或顯影處理來形成複數個腔521及複數個腔531。注意到，在一些實現中，在介電層中形成腔可被認為是形成介電層之一部分。
圖5A的階段5繪示在介電層520及介電層530之表面之中及之上形成互連之後的狀態。可在介電層520之第一表面及複數個腔521之上（例如，上方）形成複數個互連521。可在介電層530之第二表面及複數個腔531之上（例如，下方）形成複數個互連532。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連522及/或複數個互連532。
該方法（在625）在介電層（例如，第一介電層）之上（例如，上方、下方）形成至少一個介電層。該介電層可以是形成在第一介電層之上的第二介電層。第二介電層可以是與第一介電層的材料不同的材料。如圖5B所示，階段6繪示在介電層520之第一表面及複數個互連522之上（例如，上方）形成介電層540之後的狀態。階段7亦繪示在介電層530之第二表面及複數個互連532之上（例如，下方）形成介電層550之後的狀態。可使用沉積及/或層壓處理來形成介電層540及介電層550。介電層540及/或介電層550可以是與介電層520及/或介電層530的介電材料不同的介電材料。
該方法（在630）在至少一個介電層（例如，第二介電層）之中及之上形成複數個互連。形成複數個互連可包括：在至少一個介電層（例如，第二介電層）之中形成複數個腔並履行鍍敷處理。圖5B的階段7繪示在介電層540中形成複數個腔541以及在介電層550中形成複數個腔551之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔541及複數個腔551。可使用掩模、曝光及/或顯影處理來形成複數個腔541及複數個腔551。注意到，在一些實現中，在介電層中形成腔可被認為是形成介電層之一部分。
圖5B的階段8繪示在介電層540及介電層550之表面之中及之上形成互連之後的狀態。可在介電層540之第一表面及複數個腔541之上（例如，上方）形成複數個互連542。可在介電層550之第二表面及複數個腔551之上（例如，下方）形成複數個互連552。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連542及/或複數個互連552。
該方法（在630）在介電層（例如，第二介電層）之上（例如，上方、下方）形成至少一個介電層。該介電層可以是形成在第二介電層之上的第三介電層。第三介電層可以是與第二介電層不同的材料。第三介電層可以是與第一介電層相同或相似的材料。如圖5C所示，階段9繪示在介電層540之第一表面及複數個互連542之上（例如，上方）形成介電層540之後的狀態。階段9亦繪示在介電層550之第二表面及複數個互連552之上（例如，下方）形成介電層570之後的狀態。可使用沉積及/或層壓處理來形成介電層560及介電層570。介電層560及/或介電層570可以是與介電層540及/或介電層550的介電材料不同的介電材料。介電層560及/或介電層570可以是與介電層520及/或介電層530的介電材料類似的介電材料。
該方法（在640）在至少一個介電層（例如，第三介電層）之中及之上形成複數個互連。形成複數個互連可包括：在至少一個介電層（例如，第三介電層）之中形成複數個腔並履行鍍敷處理。圖5C的階段10繪示在介電層560中形成複數個腔561以及在介電層570中形成複數個腔571之後的狀態。可使用光刻處理（例如，曝光及顯影）及/或雷射處理（例如，雷射消融）來形成複數個腔561及複數個腔571。可使用掩模、曝光及/或顯影處理來形成複數個腔561及複數個腔571。注意到，在一些實現中，在介電層中形成腔可被認為是形成介電層之一部分。
圖5C的階段11繪示在介電層560及介電層570之表面之中及之上形成互連之後的狀態。可在介電層560之第一表面及複數個腔561之上（例如，上方）形成複數個互連562。可在介電層570之第二表面及複數個腔571之上（例如，下方）形成複數個互連572。可使用掩模、鍍敷及/或蝕刻處理來形成複數個互連562及/或複數個互連572。階段11可繪示基板590a及耦合到芯層501的基板590b。
該方法（在645）將該芯層與這些介電層解耦。在一些實現中，亦可移除晶種層之各部分。圖5D的階段12繪示在從芯層501分離基板590b之後的狀態。亦可移除晶種層505之一部分。亦可以類似的方式從芯層501分離基板590a。基板590b可表示包括介電層120、介電層130及介電層140的基板102。例如，第一介電層120可以是介電層530，第二介電層130可以是介電層550，並且第三介電層140可以是介電層570。複數個互連122可表示複數個互連532、複數個互連552及/或複數個互連572。
以類似的方式，基板590a可表示包括介電層120、介電層130及介電層140的基板102。例如，第一介電層120可以是介電層520，第二介電層130可以是介電層540，並且第三介電層140可以是介電層560。複數個互連122可表示複數個互連522、複數個互連542及/或複數個互連562。
在一些實現中，該方法亦可在一個或多個介電層之上形成一個或多個阻焊層。圖5D的階段繪示在形成阻焊層150及阻焊層160之後的狀態。可使用層壓處理及/或沉積處理來形成阻焊層150及阻焊層160。注意到，以上方法可被用來製造具有更多金屬層及更多介電層的基板。
不同實現可使用不同處理來形成（諸）金屬層及/或互連。在一些實現中，可使用化學氣相沉積（CVD）處理、物理氣相沉積（PVD）處理、濺射處理、噴塗處理、及/或鍍敷處理來形成（諸）金屬層。 用於製造包含基板、整合器件及被動器件的封裝的示例性工序
在一些實施方式中，製造封裝包括若干處理。圖7繪示用於提供或製造包括基板的封裝的示例性工序。在一些實現中，圖7的工序可用於提供或製造圖2的封裝200。然而，圖7的處理可被用來製造本公開內容中所描述的任何封裝。
應當注意到，圖7的工序可組合一個或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各處理的次序可被改變或修改。在一些實現中，一個或多個處理可被替代或置換，而不會脫離本公開內容的範疇。
如圖7中所示，階段1繪示在提供基板102之後的狀態。基板102包括第一介電層120、第二介電層130、第三介電層140、阻焊層150、阻焊層160及複數個互連122。第二介電層130可包括與第一介電層120及/或第三介電層140的介電材料不同的介電材料。第二介電層130可以沒有玻璃材料。在一些實現中，介電層130可包括味之素堆積膜（Build-Up Film）（ABF）。第一介電層120及/或第三介電層140可包括玻璃材料。圖5A-5D繪示製造基板的示例。
階段2繪示在通過複數個焊柱互連104及複數個焊料互連106將整合器件202耦合到基板102之第一表面之後的狀態。可使用焊料回流處理來將整合器件202耦合到基板102。圖4繪示可如何將整合器件202耦合到基板102的示例。
階段2亦繪示在通過複數個焊料互連（例如，250、270、290）將至少一個被動器件（例如，205、207、209）耦合到基板102之第二表面之後的狀態。可使用焊料回流處理來將該至少一個被動器件耦合到基板102。
階段3繪示在基板102之上提供（例如，形成）包封層208之後的狀態。包封層208可包封整合器件202。包封層208可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製處理、轉移模製處理、或液態模製處理來形成包封層208。包封層208可以是可光蝕刻的。包封層208可以是用於包封的構件。
階段4繪示在通過焊料回流處理將複數個焊料互連450耦合到基板102之第二表面之後的狀態。複數個焊料互連450可被耦合到複數個互連122。 用於製造包含基板、整合器件及被動器件的封裝的方法的示例性流程圖解
在一些實現中，製造封裝包括若干處理。圖8繪示用於提供或製造包含基板的封裝的方法800的示例性流程圖解。在一些實現中，圖8的方法800可用於提供或製造本公開內容中所描述的圖2的封裝200。然而，方法800可被用來提供或製造本公開內容中所描述的任何封裝。
應當注意，圖8的方法可組合一個或多個處理以便簡化及/或闡明用於提供或製造封裝的方法。在一些實現中，各處理的次序可被改變或修改。
該方法（在1205處）提供基板（例如，102）。基板102可由供應商提供或被製造。不同實現可使用不同的處理來製造基板102。可被用來製造基板的處理的示例包括半加成處理（SAP）及改良型半加成處理（mSAP）。基板102包括第一介電層120、第二介電層130、第三介電層140、阻焊層150、阻焊層160及複數個互連122。第二介電層130可包括與第一介電層120及/或第三介電層140不同的介電材料。第二介電層130可以沒有玻璃材料。第一介電層120及/或第三介電層140可包括玻璃材料。圖5A-5D繪示製造基板的示例。圖7的階段1繪示提供基板的示例。
該方法可（在810）將整合器件耦合到基板之第一表面並將至少一個被動器件耦合到基板之第二表面。圖7的階段2繪示在通過複數個焊柱互連104及複數個焊料互連106將整合器件202耦合到基板102之第一表面之後的狀態。可使用焊料回流處理來將整合器件202耦合到基板102。圖4繪示可如何將整合器件202耦合到基板102的示例。
階段2亦繪示在通過複數個焊料互連（例如，250、270、290）將至少一個被動器件（例如，205、207、209）耦合到基板102之第二表面之後的狀態。可使用焊料回流處理來將至少一個被動器件耦合到基板102。
該方法（在815）在基板及整合器件之上形成包封。包封層可被耦合到基板及整合器件。圖7的階段3繪示在基板102之上提供（例如，形成）包封層208之後的狀態。包封層208可包封整合器件202。包封層208可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製處理、轉移模製處理、或液態模製處理來形成包封層208。包封層208可以是可光蝕刻的。包封層208可以是用於包封的構件。
該方法（在820）將複數個焊料互連耦合到基板102之第二表面。可使用焊料回流處理來將複數個焊料互連450耦合到基板102。
本公開內容中所描述的封裝（例如，200）可以一次製造一個，或者可以一起製造（作為一個或多個晶圓之一部分）並且隨後切單成個體封裝。 示例性電子設備
圖9繪示可整合有前述器件、整合器件、積體電路（IC）封裝、積體電路（IC）器件、半導體器件、整合電路、晶粒、中介體、封裝、層疊封裝（PoP）、系統級封裝（SiP）、或系統單晶片（SoC）中的任一者的各種電子設備。例如，行動電話設備902、膝上型計算機設備904、固定位置終端設備906、可穿戴設備908、或機動交通工具910可包括如本文中所描述的器件900。器件900可以是例如本文中所描述的器件及/或積體電路（IC）封裝中的任一者。圖9中所繪示的設備902、904、906及908、以及交通工具910僅僅是示例性的。其他電子設備亦能以器件900為特徵，此類電子設備包括但不限於包括以下各項的設備（例如，電子設備）群：行動設備、手持式個人通信系統（PCS）單元、便攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通信設備、智慧電話、平板計算機、計算機、可穿戴設備（例如，手錶、眼鏡）、物聯網（IoT）設備、伺服器、路由器、機動交通工具（例如，自主交通工具）中實現的電子設備、或者儲存或檢索資料或計算機指令的任何其他設備，或者其任何組合。
圖1-4、5A-5D及/或6-9中所繪示的各組件、處理、特徵、及/或功能中的一者或多者可被重新安排及/或組合成單個組件、處理、特徵或功能，或者在若干組件、處理或功能中實施。亦可添加附加元件、組件、過程、及/或功能而不會脫離本公開內容。亦應當注意到，圖1-4、5A-5D及/或6-9及其在本公開內容中的對應描述不限於晶粒及/或IC。在一些實現中，圖1-4、5A-5D及/或6-9及其對應描述可被用來製造、創建、提供、及/或生產器件及/或整合器件。在一些實現中，器件可包括晶粒、整合器件、整合被動器件（IPD）、晶粒封裝、積體電路（IC）器件、器件封裝、積體電路（IC）封裝、晶圓、半導體器件、層疊封裝（PoP）器件、散熱器件及/或中介體。
注意到，本公開內容中的圖式可以表示各種部件、組件、對象、器件、封裝、整合器件、整合電路、及/或電晶體的實際表示及/或概念表示。在一些實例中，圖式可以不是按比例的。在一些實例中，為了清楚起見，並未示出所有組件及/或部件。在一些實例中，圖式中的各個部件及/或組件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中，圖式中的各個組件及/或部件可以是可任選的。
措辭“示例性”在本文中用於表示“用作示例、實例、或解說”。在本文中被描述為“示例性”的任何實現或態樣不必被解釋為優於或勝過本公開內容的其他態樣。同樣，術語“態樣”不要求本公開內容的所有態樣都包括所討論的特徵、優點或操作模式。術語“耦合”在本文中用於指兩個對象之間的直接或間接耦合（例如，機械耦合）。例如，如果對象A物理地接觸對象B，且對象B接觸對象C，則對象A及C仍可被認為是彼此耦合的——即便它們並非彼此直接物理接觸。耦合到對象B的對象A可耦合到對象B之至少一部分。術語“電耦合”可表示兩個對象直接或間接耦合在一起，以使得電流（例如，信號、電源、接地）可以在兩個對象之間傳遞。電耦合的兩個對象在這兩個對象之間可以有或者可以沒有電流傳遞。術語“第一”、“第二”、“第三”及“第四”（及/或高於第四的任何事物）的使用是任意的。所描述的任何組件可以是第一組件、第二組件、第三組件或第四組件。例如，被稱為第二組件的組件可以是第一組件、第二組件、第三組件或第四組件。術語“包封”、“進行包封”及/或任何派生意指對象可以部分地包封或完全包封另一對象。術語“頂部”及“底部”是任意的。位於頂部的組件可以處在位於底部的組件之上。頂部組件可被視為底部組件，反之亦然。如本公開內容所描述的，位於第二組件“之上”的第一組件可意味著第一組件位於第二組件上方或下方，這取決於底部或頂部被如何任意定義。在另一示例中，第一組件可位於第二組件之第一表面之上（例如，上方），而第三組件可位於第二組件之第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意到，如在本申請中在一個組件位於另一組件之上的上下文中所使用的術語“之上”可被用來表示組件在另一組件上及/或在另一組件中（例如，在組件之表面上或被嵌入在組件中）。由此，例如，第一組件在第二組件之上可表示：（1）第一組件在第二組件之上，但是不直接接觸第二組件；（2）第一組件在第二組件上（例如，在第二組件之表面上）；及/或（3）第一組件在第二組件中（例如，嵌入在第二組件中）。位於第二組件“中”的第一組件可以部分地位於第二組件中或者完全位於第二組件中。約X–XX的值可以意味介於X和XX之間的值（包括X及XX）。X和XX之間的（諸）值可以是離散的或連續的。如本公開內容中所使用的術語“約‘值X’”或“大致為值X”意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9-1.1範圍中的值。
在一些實現中，互連是器件或封裝中允許或促成兩個點、元件及/或組件之間的電連接的元件或組件。在一些實現中，互連可包括跡線、通孔、焊盤、柱、金屬化層、重分佈層、及/或凸塊下金屬化（UBM）層/互連。在一些實現中，互連可包括可經組態以為信號（例如，資料信號）、接地及/或電源提供電路徑的導電材料。互連可包括不止一個元件或組件。互連可以由一個或多個互連來定義。互連可包括一個或多個金屬層。互連可以是電路之一部分。不同實現可使用不同處理及/或工序來形成互連。在一些實現中，可使用化學氣相沉積（CVD）處理、物理氣相沉積（PVD）處理、濺射處理、噴塗、及/或電鍍處理來形成互連。
亦應注意，本文中所包含的各種公開內容可以作為被描繪為流程圖、流程圖解、結構圖或方塊圖的過程來描述。儘管流程圖可以將操作描述為順序過程，但很多操作可以並行地或併發地履行。另外，可以重新排列操作的次序。過程在其操作完成時終止。
下文中描述了進一步示例以促進對本公開內容的理解。
態樣1：一種封裝，包含：基板，該基板包括第一介電層；第二介電層；以及第三介電層。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。該基板包括位於第一介電層、第二介電層及第三介電層中的複數個互連。該封裝包括：被耦合到該基板的整合器件。
態樣2：如態樣1之封裝，其中第二介電層沒有玻璃材料，並且其中第一介電層及/或第三介電層包括玻璃材料。
態樣3：如態樣1到2之封裝，其中第一介電層及/或第三介電層包括預浸料。
態樣4：如態樣1到3之封裝，其中第一介電層包括第一厚度，並且其中第二介電層包括第二厚度，第二厚度小於第一厚度。
態樣5：如態樣4之封裝，其中該複數個互連包含：位於第一介電層中的第一通孔互連，其中第一通孔互連包含第一通孔厚度；以及位於第二介電層中的第二通孔互連，其中第二通孔互連包含第二通孔厚度，第二通孔厚度小於第一通孔厚度。
態樣6：如態樣1到5之封裝，其中該整合器件通過複數個焊柱互連及複數個焊料互連耦合到該基板之第一表面。
態樣7：如態樣6之封裝，進一步包含：被耦合到該基板之第二表面的整合被動器件，其中該整合被動器件被耦合到來自該複數個互連中的兩個毗鄰互連。
態樣8：如態樣7之封裝，其中該複數個焊柱互連包括兩個毗鄰焊柱互連，該兩個毗鄰焊柱互連包含最小焊柱互連節距，並且其中該兩個毗鄰互連包含與該最小焊柱互連節距大致相同的最小節距。
態樣9：如態樣7到8之封裝，其中該複數個互連包含：被佈置為垂直延伸穿過整個基板的第一行互連的第一複數個互連；以及被佈置為垂直延伸穿過整個基板的第二行互連的第二複數個互連，其中第一行互連經組態以在該整合器件和該整合被動器件之間提供第一電路徑，並且其中第二行互連經組態以在該整合器件和該整合被動器件之間提供第二電路徑。
態樣10：如態樣9之封裝，其中第一行互連經組態以耦合到電源，並且其中第二行互連經組態以被耦合到地線。
態樣11：如態樣9到10之封裝，其中第一行互連毗鄰於第二行互連，並且其中第一行互連及第二行互連具有最小節距。
態樣12：如態樣1到11之封裝，其中該基板是沒有芯層的無芯基板。
態樣13：一種基板包含第一介電層；第二介電層；第三介電層；以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。
態樣14：如態樣13之基板，其中第二介電層沒有玻璃材料，並且其中第一介電層及/或第三介電層包括玻璃材料。
態樣15：如態樣13至14之基板，其中第一介電層及/或第三介電層包括預浸料。
態樣16：如態樣13至15之基板，其中第一介電層包括第一厚度，並且其中第二介電層包括第二厚度，第二厚度小於第一厚度。
態樣17：如態樣13至16之基板，其中該複數個互連包括：第一複數個互連及第二複數個互連，其中第一行互連毗鄰於第二行互連，並且其中第一行互連及第二行互連具有最小節距。
態樣18：如態樣17之基板，其中來自第一行互連及第二行互連的每對互連包括相同的最小節距。
態樣19：如態樣13至18之基板，其中該基板是沒有芯層的無芯基板。
態樣20：如態樣13到19之基板，其中該基板被實現在選自包括以下各項的組的設備中：音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、行動設備、行動電話、智慧電話、個人數位助理、固定位置終端、平板計算機、計算機、可穿戴設備、膝上型計算機、伺服器、物聯網（IoT）設備、以及機動交通工具中的設備。
態樣21：一種用於製造封裝的方法。該方法提供了一種基板，該基板包含第一介電層；第二介電層；第三介電層；以及位於第一介電層、第二介電層及第三介電層中的複數個互連。第二介電層位於第一介電層和第三介電層之間。第二介電層包括與第一介電層及第三介電層不同的材料。該方法將整合器件耦合到該基板。
態樣22：如態樣21之方法，其中，第二介電層沒有玻璃材料，並且其中第一介電層及/或第三介電層包括玻璃材料。
態樣23：如態樣21到22之方法，其中第一介電層及/或第三介電層包括預浸料。
態樣24：如態樣21到23之方法，其中第一介電層包括第一厚度，並且其中第二介電層包括第二厚度，第二厚度小於第一厚度。
態樣25：如態樣24之方法，其中，該複數個互連包含：位於第一介電層中的第一通孔互連，其中第一通孔互連包含第一通孔厚度；以及位於第二介電層中的第二通孔互連，其中第二通孔互連包含第二通孔厚度，第二通孔厚度小於第一通孔厚度。
本文中所描述的本公開內容的各種特徵可實現於不同系統中而不會脫離本公開內容。應當注意，本公開內容的以上各態樣僅是示例，且不應被解釋成限定本公開內容。對本公開內容的各態樣的描述旨在是解說性的，而非限定所附請求項的範疇。由此，本公開內容的教示可以現成地應用於其他類型的裝置，並且許多替換、修改及變形對於本領域技術人員將是顯而易見的。
102:基板 104:複數個焊柱互連 104a、104b:焊柱互連 105:複數行互連 105a:第一行互連 105b:第二行互連 106、190:複數個焊料互連 106a、106b、190a、190b:焊料互連 120、130、140:介電層 122:複數個互連 122aa、122ab、122ac、122ad:互連 122ae、122af、122ag:互連 122ba、122bb、122bc、122bd:互連 122be、122bf、122bg:互連 150、160:阻焊層 200:封裝 202:整合器件 205、207、209:被動器件 208:包封層 222:複數行互連 222a、222b、222c:一行互連 222d、222e、222f:一行互連 250、270、290:複數個焊料互連 300:區域 302、304:複數個互連 402:晶粒部分 405、408:鈍化層 407:複數個焊盤 407a:第一焊盤 407b:第二焊盤 409:複數個凸塊下金屬化互連 409a:第一凸塊下金屬化互連 409b:第二凸塊下金屬化互連 420:晶粒基板 422:互連部分 450:複數個焊料互連 501:芯層 502、512:複數個互連 503、505:晶種層 520、530、540、550、560、570:介電層 521、531、541、551、561、571:複數個腔 522、532、542、552、562、572:複數個互連 600:方法 605:提供芯層與至少一個晶種層 610:形成及圖案化金屬層以形成互連 615:形成/提供第一介電層 620:在第一介電層之中及之上形成互連 625:在互連及第一介電層之上形成/提供第二介電層 630:在第二介電層之中及之上形成互連 635:在互連及第二介電層之上形成/提供第三介電層 640:在第三介電層之中及之上形成互連 645:將該芯層解耦，並移除該晶種層之各部分 800:方法 805:提供基板 810:將（諸）整合器件及/或（諸）組件、（諸）整合被動器件耦合到該基板 815:在該基板及（諸）整合器件及/或組件之上形成包封 820:將焊料互連耦合到該基板 900:器件 902:行動電話設備 904:膝上型計算機設備 906:固定位置終端設備 908:可穿戴設備 910:交通工具 M1、M2、M3、M4:金屬層 T1、T2、T3:介電層厚度
在結合圖式理解下面闡述的詳細描述時，各種特徵、本質及優點會變得明顯，在圖式中，相像的符號貫穿始終作相應標識。
圖1繪示基板的橫截面剖面視圖。
圖2繪示包括基板、整合器件及被動器件的封裝的橫截面剖面視圖。
圖3繪示基板的平面視圖。
圖4繪示整合器件耦合到基板的特寫的橫截面剖面視圖。
圖5A-5D繪示用於製造具有不同介電層的基板的示例性工序。
圖6繪示用於製造包含具有不同介電層的基板的封裝的方法的示例性流程圖解。
圖7繪示用於製造包含基板、整合器件及被動器件的封裝的示例性工序。
圖8繪示用於製造包含基板、整合器件及被動器件的封裝的方法的示例性流程圖解。
圖9繪示可整合本文中所描述的晶粒、電子電路、整合器件、整合被動器件（IPD）、被動組件、封裝、及/或器件封裝的各種電子設備。
102:基板
104:複數個焊柱互連
104a、104b:焊柱互連
105:複數行互連
105a:第一行互連
105b:第二行互連
106、190:複數個焊料互連
106a、106b、190a、190b:焊料互連
120、130、140:介電層
122:複數個互連
122aa、122ab、122ac、122ad:互連
122ae、122af、122ag:互連
122ba、122bb、122bc、122bd:互連
122be、122bf、122bg:互連
150、160:阻焊層
M1、M2、M3、M4:金屬層
T1、T2、T3:介電層厚度

Claims (25)

  1. 一種封裝，包含： 基板，該基板包含： 第一介電層； 第二介電層；以及 第三介電層； 其中該第二介電層位於該第一介電層和該第三介電層之間，並且 其中該第二介電層包括與該第一介電層及該第三介電層不同的材料；以及 位於該第一介電層、該第二介電層及該第三介電層中的複數個互連；以及 被耦合到該基板的整合器件。
  2. 如請求項1之封裝， 其中該第二介電層沒有玻璃材料，並且 其中該第一介電層及/或該第三介電層包括玻璃材料。
  3. 如請求項1之封裝，其中該第一介電層及/或該第三介電層包括預浸料。
  4. 如請求項1之封裝， 其中該第一介電層包括第一厚度，並且 其中該第二介電層包括第二厚度，該第二厚度小於該第一厚度。
  5. 如請求項4之封裝，其中該複數個互連包含： 位於該第一介電層中的第一通孔互連，其中該第一通孔互連包含第一通孔厚度；以及 位於該第二介電層中的第二通孔互連，其中該第二通孔互連包含第二通孔厚度，該第二通孔厚度小於該第一通孔厚度。
  6. 如請求項1之封裝，其中該整合器件通過複數個焊柱互連及複數個焊料互連耦合到該基板之第一表面。
  7. 如請求項6之封裝，進一步包含：被耦合到該基板之第二表面的整合被動器件，其中該整合被動器件被耦合到來自該複數個互連中的兩個毗鄰互連。
  8. 如請求項7之封裝， 其中該複數個焊柱互連包括兩個毗鄰焊柱互連，該兩個毗鄰焊柱互連包含最小焊柱互連節距，並且 其中該兩個毗鄰互連包含與該最小焊柱互連節距大致相同的最小節距。
  9. 如請求項7之封裝，其中該複數個互連包含： 被佈置為垂直延伸穿過整個基板的第一行互連的第一複數個互連；以及 被佈置為垂直延伸穿過整個基板的第二行互連的第二複數個互連， 其中該第一行互連經組態以在該整合器件和該整合被動器件之間提供第一電路徑，並且 其中該第二行互連經組態以在該整合器件和該整合被動器件之間提供第二電路徑。
  10. 如請求項9之封裝， 其中該第一行互連經組態以耦合到電源，並且其中該第二行互連經組態以被耦合到地線。
  11. 如請求項9之封裝， 其中該第一行互連毗鄰於該第二行互連，並且 其中該第一行互連及該第二行互連具有最小節距。
  12. 如請求項1之封裝，其中該基板是沒有芯層的無芯基板。
  13. 一種基板，包含： 第一介電層； 第二介電層； 第三介電層； 其中該第二介電層位於該第一介電層和該第三介電層之間，並且 其中該第二介電層包括與該第一介電層及該第三介電層不同的材料；以及 位於第一介電層、第二介電層及第三介電層中的複數個互連。
  14. 如請求項13之基板， 其中該第二介電層沒有玻璃材料，並且 其中該第一介電層及/或該第三介電層包括玻璃材料。
  15. 如請求項13之基板，其中該第一介電層及/或該第三介電層包括預浸料。
  16. 如請求項13之基板， 其中該第一介電層包括第一厚度，並且 其中該第二介電層包括第二厚度，該第二厚度小於該第一厚度。
  17. 如請求項13之基板， 其中該複數個互連包括第一行互連及第二行互連，其中該第一行互連毗鄰於該第二行互連，並且 其中該第一行互連及該第二行互連具有最小節距。
  18. 如請求項17之基板，其中來自該第一行互連及該第二行互連的每對互連包括相同的最小節距。
  19. 如請求項13之基板，其中該基板是沒有芯層的無芯基板。
  20. 如請求項13之基板，其中該基板被實現在選自包括以下各項的組的設備中：音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、行動設備、行動電話、智慧電話、個人數位助理、固定位置終端、平板計算機、計算機、可穿戴設備、膝上型計算機、伺服器、物聯網（IoT）設備、以及機動交通工具中的設備。
  21. 一種用於製造封裝的方法，包含： 提供基板，該基板包含： 第一介電層； 第二介電層； 第三介電層； 其中該第二介電層位於該第一介電層和該第三介電層之間，並且 其中該第二介電層包括與該第一介電層及該第三介電層不同的材料；以及 位於該第一介電層、該第二介電層及該第三介電層中的複數個互連；以及 將整合器件耦合到該基板。
  22. 如請求項21之方法， 其中該第二介電層沒有玻璃材料，並且 其中該第一介電層及/或該第三介電層包括玻璃材料。
  23. 如請求項21之方法，其中該第一介電層及/或該第三介電層包括預浸料。
  24. 如請求項21之方法， 其中該第一介電層包括第一厚度，並且 其中該第二介電層包括第二厚度，該第二厚度小於該第一厚度。
  25. 如請求項24之方法，其中該複數個互連包含： 位於該第一介電層中的第一通孔互連，其中該第一通孔互連包含第一通孔厚度；以及 位於該第二介電層中的第二通孔互連，其中該第二通孔互連包含第二通孔厚度，該第二通孔厚度小於該第一通孔厚度。
TW112129603A 2022-09-23 2023-08-07 包含帶有互連的基板的封裝 TW202414725A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/951,601 2022-09-23
US17/951,601 US20240105568A1 (en) 2022-09-23 2022-09-23 Package comprising a substrate with interconnects

Publications (1)

Publication Number Publication Date
TW202414725A true TW202414725A (zh) 2024-04-01

Family

ID=87890020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112129603A TW202414725A (zh) 2022-09-23 2023-08-07 包含帶有互連的基板的封裝

Country Status (3)

Country Link
US (1) US20240105568A1 (zh)
TW (1) TW202414725A (zh)
WO (1) WO2024064463A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer

Also Published As

Publication number Publication date
US20240105568A1 (en) 2024-03-28
WO2024064463A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US20220246496A1 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
TW202203407A (zh) 包括具有在阻焊層之上的互連佈線的基板的封裝
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
TW202243179A (zh) 包括基板和配置成用於對角佈線的互連裝置的封裝
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
KR20220138856A (ko) 열 확산기로서 구성된 기판을 포함하는 패키지
TW202310221A (zh) 包括帶腔的焊柱互連的整合元件
TW202414725A (zh) 包含帶有互連的基板的封裝
TW202203376A (zh) 包括嵌入在核心層中的高密度互連部分的基板
US20240079307A1 (en) Package comprising a substrate with post interconnects having a profile cross section of a trapezoid shape
US11776888B2 (en) Package with a substrate comprising protruding pad interconnects
US20240363513A1 (en) Package comprising a package substrate that includes an encapsulated portion with interconnection portion blocks
US20240297129A1 (en) Integrated device comprising elongated pads
US20230223375A1 (en) Package comprising spacers between integrated devices
US20240363514A1 (en) Package comprising a package substrate that includes an encapsulated portion with interconnection portion blocks
TW202435387A (zh) 包括整合元件、小晶片和金屬化部分的封裝
TW202329366A (zh) 包括具有高密度互連的基板的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202322318A (zh) 包括具有可變形狀的焊柱互連的集成裝置
TW202410227A (zh) 包括具有可變寬度的焊柱互連的整合元件
TW202331958A (zh) 包括具有柱互連和具有空腔的阻焊層的襯底的封裝
TW202318583A (zh) 包括具有高密度互連的基板的封裝
TW202401690A (zh) 包括基板和配置用於高密度互連的互連晶粒的封裝
TW202418497A (zh) 包括位於整合元件與金屬化部分之間的芯粒的封裝
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝