TW202414568A - 光子絕緣層覆半導體(soi)基底及形成其的方法 - Google Patents

Abstract

絕緣層覆半導體(SOI)結構和用於形成SOI結構的方法。方法包括在第一半導體層上形成第一介電層。在蝕刻停止層上形成第二半導體層。清洗液被提供至第一介電層的第一表面。在具有實質上低壓的環境中，第一介電層接合在第二半導體層下。在第二半導體層上可以形成折射率導引層。在第二半導體層上形成第三半導體層。第三半導體層頂部和第二半導體層底部之間的距離在最大距離和最小距離之間變化。在第三半導體層上執行平坦化製程，以減少最大距離。

Description

光子絕緣層覆半導體(SOI)基底及形成其的方法

本發明的實施例是有關於光子絕緣層覆半導體(SOI)基底及形成其的方法。

絕緣層覆半導體(SOI)基底用於製造半導體裝置。例如，許多現代光學裝置都是使用SOI基底形成的。一些光學裝置包括半導體波導。半導體波導用於以最小衰減（minimal attenuation）將光從光子積體電路（PIC）上的第一點限制和導引到PIC上的第二點。在一些製程中，由SOI襯底的裝置層形成半導體波導。

本發明的實施例提供一種形成絕緣層覆半導體(SOI)結構的方法。方法包括在第一半導體層上形成第一介電層。在蝕刻停止層(ESL)上形成第二半導體層。提供清洗液至第一介電層的第一表面。在具有實質上低壓的環境中，在第二半導體層下接合第一介電層。從第二半導體層上移除蝕刻停止層。在第二半導體層上形成第三半導體層。第三半導體層頂部和第二半導體層底部之間的距離在最大距離和最小距離之間變化，不同於最大距離。在第三半導體層上執行平坦化製程，以減少第三半導體層頂部和第二半導體層底部之間的最大距離。

本發明的實施例提供一種形成絕緣層覆半導體(SOI)結構的方法。方法包括在半導體基底層上形成第一介電層。在蝕刻停止層(ESL)上形成包括第一半導體材料的第一半導體裝置層。在第一半導體裝置層上形成第二介電層。將清洗液提供至第一介電層的第一表面和第二介電層的第一表面，以從第一介電層的第一表面和第二介電層的第一表面移除粒子。第一介電層的第一表面和第二介電層的第一表面在具有實質上低壓的環境中接合。從第一半導體裝置層上移除蝕刻停止層。在第一半導體裝置層上形成包括不同於第一半導體材料的第二半導體材料的第一折射率導引層。在第一折射率導引層上形成包括不同於第二半導體材料的第三半導體材料的第二半導體裝置層。第二半導體裝置層的頂部和第一半導體裝置層的底部之間的距離沿著第二半導體裝置層在最大距離和最小距離之間變化，不同於最大距離。在第二半導體裝置層上執行平坦化製程，以減少第二半導體裝置層的頂部和第一半導體裝置層底部之間的最大距離。

本發明的實施例提供一種絕緣層覆半導體(SOI)結構，包括半導體基底層以及半導體基底層上的第一介電層。第二介電層在第一介電層上。半導體裝置結構在第二介電層上。半導體裝置結構包括第一半導體裝置層和第二半導體裝置層在第一半導體裝置層上。半導體裝置結構的厚度在最大厚度和最小厚度之間變化，不同於最大厚度。最大厚度和最小厚度的差異小於最大厚度的5%。

以下揭露內容提供用於實施提供不同標的之不同特徵的許多不同的實施例或示例。下面描述元件和配置的具體實例以簡化本揭露內容。當然，此等實例並不意欲為限制性的。例如，在以下描述中第一特徵形成於第二特徵上或之上可以包括形成第一和第二特徵直接接觸的實施例，並且還可以包括額外特徵可形成在第一和第二特徵之間，以使得第一和第二特徵可以不直接接觸的實施例。此外，本揭露內容可在各種實例中重複附圖標號及/或字母。這種重複是為了簡單和明確的目的，它本身並不規定所討論的各種實施例及/或組態之間的關係。

此外，為了便於描述，本文可以使用諸如「在...下(beneath「在...下方(below)」、「下部(lower)」、「在...上(above)」、「上部(upper)」以及類似者的空間相對術語來描述如在圖式中式出的一個元件或特徵與另一個元件或特徵的關係。除圖式中所描繪的方向之外，空間相對術語還意欲涵蓋裝置在使用或操作中的不同定向。該設備可以以其他方式定向（旋轉90度或處於其他方向），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

使用SOI基底形成一些半導體光子裝置（例如，半導體光波導或其類似者）。SOI基底包括半導體基底層、半導體基底層上的第一介電層、第一介電層上的可選第二介電層以及介電層上的半導體裝置層。介電層和半導體裝置層可以在一些光子SOI基底中具有相當大的厚度（例如，分別大於0.4微米（micrometers）和大於200奈米（nanometers））以有效地操作。

光子SOI基底可以使用多種製程製造。例如，光子SOI基底可以由載體晶圓和裝置晶圓形成。形成載體晶圓包括在半導體基底層上形成第一介電層。形成裝置晶圓包括在蝕刻停止層上形成初始半導體裝置層(例如第一半導體裝置層)和在初始半導體裝置層上形成第二介電層。載體晶圓和裝置晶圓沿著第一和第二介電層接合在一起，以形成SOI基底。在某些情況下，初始半導體裝置層的厚度不夠厚（例如，不大於200奈米）以滿足光子SOI基底的要求，可以於接合後，在初始半導體裝置層（例如，第一半導體裝置層）上形成額外的半導體裝置層（例如，第二半導體裝置層）)，以將半導體裝置層的總厚度增加到合適的值。

這些方法中的用於形成光子SOI基底的一個挑戰是，在接合期間中可能會沿著第一和第二介電層之間的接合介面形成缺陷。例如，由於在接合期間氣體被困在層之間，空穴（例如，氣泡）可能會沿著第一和第二介電層之間的接合介面形成。此外，在接合後沿著接合介面可能存在不需要的粒子。這些缺陷可能導致光子SOI基底有缺陷。因此，適於光子裝置的SOI基底的良率可能會降低。

這些方法的另一個挑戰是在接合後在初始半導體裝置層上形成額外的半導體裝置層可能導致半導體裝置層具有增加的總厚度變化( total thickness variation；TTV)（例如，半導體裝置層的最大厚度和半導體裝置層的最小厚度之間的差異).增加的TTV會使SOI不適合光子裝置。例如，增加的TTV會對由SOI基底形成的光波導的操作及/或性能產生負面影響。因此，具有增加的TTV的SOI基底可能導致操作上有缺陷。因此，適於光子裝置的SOI基底的良率可能進一步降低。

本揭露的各種實施例涉及用於形成SOI基底的方法，該SOI基底具有減少的接合介面缺陷和改善TTV，以改善適宜SOI基底的良率。方法包括在半導體基底層上形成第一介電層和在第一半導體裝置層上形成第二介電層。向第一介電層的接合表面和第二介電層的接合表面提供清洗液。在具有實質上低壓的環境中將第一和第二介電層的接合表面接合在一起。接合後在第一半導體裝置層上形成第二半導體裝置層。在第二半導體裝置層上執行平坦化製程。

通過在將第一介電層和第二介電層接合在一起之前向第一和第二介電層的接合表面提供清洗液，可以在接合之前從接合表面去除粒子。因此，可以減少沿接合介面的粒子缺陷。此外，通過在低壓環境下接合第一和第二介電層，可以降低接合期間氣體沿接合介面被困住的可能性。因此，可以減少沿接合介面的空穴缺陷。此外，通過在第一半導體裝置層上形成第二半導體裝置層之後平坦化第二半導體裝置層，可以減小半導體裝置層的TTV。如此一來，可以改善適宜SOI基底的良率。

圖1示出了絕緣層覆半導體(SOI)基底的一些實施例的剖視圖100，其包括半導體基底層102上的第一介電層104、第一介電層104上的第二介電層106和第二介電層106上的半導體裝置結構108。

第一介電層104在半導體基底層102的頂部表面上。在一些實施例中，第一介電層104在半導體基底層102的所有側上圍繞半導體基底層102。第二介電層106在第一介電層104的頂部表面上。在一些實施例中，第一介電層104和第二介電層106的總厚度大於0.5微米、大於1微米或一些其他值。在一些實施例中，第二介電層106的厚度沿第二介電層106變化。在一些實施例中，半導體基底層102和第一介電層104還具有跨所述層變化的厚度（例如，如圖3所示）。

半導體裝置結構108在第二介電層106的頂部表面上。半導體裝置結構108包括第一半導體裝置層110。半導體裝置結構108的厚度（例如，半導體裝置結構108的頂部表面和半導體裝置結構108的底部表面之間的距離）沿半導體裝置結構108變化。例如，半導體裝置結構108的厚度在最大厚度109a（例如最大距離）和最小厚度109b（例如最小距離）之間變化，不同於最大厚度109a。

在SOI基底的製造期間，在介電層104、106上形成半導體裝置結構108之後，在半導體裝置結構108的頂部表面上執行平坦化製程(例如，如圖23所示)。平坦化製程減少了半導體裝置結構108的總厚度變化(TTV)（例如，最大厚度109a和最小厚度109b之間的差異）。因此，半導體裝置結構108的TTV是相當小的。例如，最大厚度109a和最小厚度109b之間的差異小於最大厚度109a的5%，小於最大厚度109a的3%，或一些其他合適的值。通過降低半導體裝置結構108的TTV，SOI基底可能更適合光學裝置。例如，減少半導體裝置結構108的TTV可以減少沿著從半導體裝置結構108形成的光學裝置（例如，圖2A、2B的半導體波導202）的光學輻射損失（例如，光損失）。因此，可以改善光學裝置的性能。

此外，第一介電層104和第二介電層106在SOI基底的製造期間中接合在一起。在一些實施例中，一個或多個空穴112在接合期間直接形成在第一介電層104和第二介電層106之間。例如，由於氣體在接合期間沿接合介面116被困住，因此空穴112可能沿接合介面116存在於第一介電層104和第二介電層106之間。空穴112可能會導致SOI基底有缺陷。然而，通過在低壓環境中（例如，在實質上低壓下的接合腔室中）接合第一介電層104和第二介電層106，可以降低在接合期間氣體沿著接合介面116被困住的可能性。例如，降低接合環境（例如，接合腔室）中的壓力會減少接合環境中的氣體。因此，可以降低在接合期間沿著接合介面116形成空穴112的可能性。因此，可以改善適於光學裝置的SOI基底的良率。

在一些實施例中，一個或多個粒子114沿著介面116直接存在於第一介電層104和第二介電層106之間。粒子114可以沿著介面116形成缺陷，這可能導致SOI基底有缺陷。然而，通過在接合介電層104、106之前對第一介電層104和第二介電層106進行清洗製程，可以降低粒子114沿接合介面116存在的可能性。例如，清洗製程包括提供清洗液到介電層104、106的接合表面。清洗液可以在接合之前從介電層104、106的接合表面去除粒子114。因此，可以降低沿接合介面116存在粒子缺陷的可能性。因此，可以進一步改善適於光學裝置的SOI基底的良率。

在一些實施例中，半導體基底層102和第一半導體裝置層110可以例如包括矽或一些其他合適的材料。在一些實施例中，第一介電層104和第二介電層106可以例如包括二氧化矽或一些其他合適的材料。

在一些實施例中，第一介電層104和第二介電層106可以一起稱為埋藏介電層。在一些實施例中，第二介電層106的寬度小於第一介電層104的寬度並且大於半導體裝置結構108的寬度。在一些其他實施例中，第二介電層106的寬度約等於半導體裝置結構108的寬度。

圖2A示出了由圖1的SOI基底形成的光學結構的一些實施例的剖視圖200a。圖2B示出了圖2A的光學結構的一些實施例的三維視圖200b。該結構被繪製為直線裝置，但一些實施例可以包括曲線、彎曲或交叉。

例如，光學結構包括半導體波導202。半導體波導202由半導體裝置結構108形成（例如，半導體裝置結構108的第一半導體裝置層110）。因此，半導體波導202配置在第二介電層106、第一介電層104和半導體基底層102之上。在一些實施例中，從圖1的SOI基底形成半導體波導202包括蝕刻半導體裝置結構108。在一些實施例中，包覆層204隨後沉積在半導體波導202上。

儘管層102、104、106、108在圖2A和圖2B中被示為具有均勻的厚度，但是應當理解，所述層可以具有跨所述層變化的厚度（例如，如圖1中所示）。

圖3示出了圖1的SOI基底的一些實施例的剖視圖300，其中半導體裝置結構108更包括第二半導體裝置層302。

第二半導體裝置層302在第一半導體裝置層110上。第二半導體裝置層302包含在半導體裝置結構108中，以增加半導體裝置結構108的總厚度。例如，當形成SOI基底時，如果在接合介電層104、106後第一半導體裝置層110不夠厚（例如，小於200奈米、小於300奈米或一些其他合適的值），則可以在第一半導體裝置層110上形成第二半導體裝置層302，以增加半導體裝置結構108的總厚度。因此，可將半導體裝置結構108的厚度調諧到可隨後由SOI基底形成的光學裝置（例如，半導體波導或一些其他合適的光學裝置）的理想厚度。在一些實施例中，半導體裝置結構108的厚度大於300奈米或一些其他合適的值。在一些實施例中，第一半導體裝置層110的厚度小於第二半導體裝置層302的厚度。在一些其他實施例中，第一半導體裝置層110的厚度大於第二半導體裝置層302的厚度。

在第一半導體裝置層110上形成第二半導體裝置層302後，平坦化第二半導體裝置層302的頂部表面以減小半導體裝置結構108的TTV(例如，從第一半導體裝置層110的底部到第二半導體裝置層302的頂部的TTV)，以改善半導體裝置結構108形成光學裝置的合適度，正如關於圖1所討論的那樣。

圖4示出了圖3的SOI基底的一些實施例的剖視圖400，其中半導體裝置結構108還包括折射率導引層402和第三半導體裝置層404。圖5A示出了由圖4的SOI基底形成的光學結構的一些實施例的剖視圖500a。圖5B示出了圖5A的光學結構的一些實施例的三維視圖500b。該結構被繪製為直線裝置，但一些實施例可以包括曲線、彎曲或交叉。

折射率導引層（index guiding layer）402在第二半導體裝置層302上，且第三半導體裝置層404在折射率導引層402上。光學結構包括半導體波導502。半導體波導502由半導體裝置結構108（例如第一半導體裝置層110、第二半導體裝置層302、折射率導引層402、第三半導體裝置層404）所形成。

折射率導引層402包括不同於半導體裝置層110、302、404的半導體材料的半導體材料。例如，折射率導引層402包括具有比半導體裝置層110、302、404的半導體材料的折射率（refractive index）更高的折射率的半導體材料。因為折射率導引層402的折射率大於半導體裝置層110、302、404的折射率，所以穿過半導體波導502（例如，穿過半導體裝置結構108）的光學輻射的光學模式（例如，電場分佈）可以被垂直移動。例如，具有折射率導引層402的半導體波導502中的光學模式（例如，圖5A的虛線504所示）可以相對於沒有折射率導引層402的第二半導體波導（例如，圖2A和圖2B的202）中的光學模式（例如，圖5A的虛線506所示）垂直移動。光學模式的垂直偏移可以在折射率導引層402的方向上。例如，在折射率導引層402配置在半導體裝置結構108的中心下方的實施例中，光學模式向下（例如，從半導體裝置結構108的中心）移向折射率導引層402（例如，如圖4、5A、5B所示）。相反，在折射率導引層402配置在半導體裝置結構108中心上方的實施例中，光學模式向上移向折射率導引層402。因此，可以通過控制半導體裝置結構108中折射率導引層402的垂直位置來調整半導體波導502中光學模式的垂直位置。在一些實施例中，光學模式的垂直偏移的距離(例如，距離508)可以在從約1到10奈米的範圍內或一些其他類似範圍內。

在某些情況下，通過調整半導體裝置結構108中光學模式的垂直位置，可以改善由半導體裝置結構108形成的半導體波導502的性能。例如，光學模式可以移動到垂直位置，在該垂直位置，沿著半導體波導502的光學輻射損失最小化。因此，可以改善半導體波導502的性能。

在一些實施例中，折射率導引層402可以例如包括矽鍺或具有大於半導體裝置層的折射率（例如，大於矽的）的折射率的一些其他合適的材料。在一些實施例中，矽鍺折射率導引層402中矽和鍺的比率（例如，莫耳比）在從約70%至99%矽和約30%至1%鍺的範圍內。

在一些實施例中，折射率導引層402的厚度小於半導體裝置層110、302、404的厚度。在一些實施例中，折射率導引層402的厚度小於臨界厚度，以防止缺陷沿著折射率導引層402。例如，在折射率導引層402包括80％矽和20％鍺比率的一些實施例中，折射率導引層402的臨界厚度在從約10奈米到14奈米的範圍內。在此類實施例中，折射率導引層402的厚度小於或等於14奈米、小於或等於12奈米、小於或等於10奈米或一些其他合適的厚度。在折射率導引層包括96％矽和4％鍺比率的一些實施例中，折射率導引層402的臨界厚度在從約85奈米到95奈米的範圍內。在此類實施例中，折射率導引層402的厚度小於或等於95個奈米、小於或等於90個奈米、小於或等於85個奈米或一些其他合適的厚度。

儘管層102、104、106、110、302、402、404在圖4、圖5A和圖5B中被示為具有均勻的厚度，但是應當理解，所述層可以具有跨所述層變化的厚度（例如，如圖3及/或圖23)。

圖6和圖7分別示出了圖4的SOI基底的一些實施例的剖視圖600和剖視圖700，其中多個折射率導引層402a、402b、402c在第二半導體裝置層302上。

例如，第一折射率導引層402a在第二半導體裝置層302上，第二折射率導引層402b在第一折射率導引層402a上，第三折射率導引層402c在第二折射率導引層402b上。第三半導體裝置層404在多個折射率導引層402a、402b、402c上。

在一些實施例中（例如，如圖6所示），第一中間半導體層602a直接在第一折射率導引層402a和第二折射率導引層402b之間。此外，第二中間半導體層602b直接位於第二折射率導引層402b和第三折射率導引層402c之間。在一些實施例中，中間半導體層602a、602b例如可以包括與半導體裝置層110、302、404相同的半導體。

在一些其他實施例中（例如，如圖7所示），半導體裝置結構108沒有中間半導體層602a、602b並且折射率導引層402a、402b、402c彼此直接接觸。例如，在一些實施例中，第二折射率導引層402b直接接觸第一折射率導引層402a的頂部表面並且第三折射率導引層402c直接接觸第二折射率導引層402b的頂部表面。

在一些實施例中，折射率導引層402a、402b、402c中的一個或多個可具有與其他折射率導引層402a、402、402c不同的化學組成。例如，在一些實施例中，第一折射率導引層402a和第三折射率導引層402c包括具有第一矽鍺比的矽鍺(例如，90％矽、10％鍺)，而第二折射率導引層402b包括具有第二矽鍺比例的矽鍺(例如，80％矽，20%鍺）。在一些其他實施例中，每個折射率導引層具有比下方折射率導引層高的鍺比例或比下方折射率導引層低的鍺比例，使得鍺的比例沿垂直方向增加或減少。例如，第二折射率導引層402b可以具有比第一折射率導引層402a更高的鍺比率，並且第三折射率導引層402c可以具有比第二折射率導引層402b更高的鍺比率。或者，第二折射率導引層402b可以具有比第一折射率導引層402a更低的鍺比率，並且第三折射率導引層402c可以具有比第二折射率導引層402b更低的鍺比率。

在一些實施例中（例如，折射率導引層具有相同鍺比率的實施例），折射率導引層402a、402b、402c的厚度大致相等。在一些其他實施例中，不同的折射率導引層可以具有不同的厚度，這取決於不同的折射率導引層中鍺的比例。例如，在一些實施例中，具有較大鍺比率的折射率導引層具有比具有較小鍺比率的折射率導引層小的厚度，反之亦然。

通過包括具有不同化學成分、配置在不同垂直位置及/或具有不同厚度的多個折射率導引層402a、402b、402c，在半導體波導(例如，圖5A、5B的502)中光學模式的垂直位置從半導體裝置結構108形成可以更精細地調整。例如，可以分別控制不同折射率導引層的化學成分、不同折射率導引層的垂直位置和不同折射率導引層的厚度以精細地調整光學模式的垂直位置。如此一來，可以進一步改善半導體波導或由半導體裝置結構108形成的一些其他光學裝置的性能。

儘管在圖6和圖7中半導體裝置結構108被示出為包括三個折射率導引層，但是應當理解，在一些其他實施例中，一些其他數量（例如，兩個、四個、五個等）的折射率導引層可以選擇性地包括在半導體裝置結構108中。

圖8示出了圖4的SOI基底的一些實施例的剖視圖800，其中折射率導引層402的化學組成對應於梯度。

例如，在一些實施例中，折射率導引層402中鍺的比例可以沿垂直方向逐漸變化。在一些實施例中，折射率導引層402中鍺的比例可以沿垂直方向逐漸增加（例如，從折射率導引層402的底部到折射率導引層的頂部）。在一些其他實施例中，折射率導引層402中鍺的比例可以沿垂直方向（例如，從折射率導引層402的底部到折射率導引層的頂部）逐漸減小。在一些其他實施例中，折射率導引層402中鍺的比例可以從折射率導引層402的底部到折射率導引層的中心逐漸增加，並且可以從折射率導引層402的中心到折射率導引層402的頂部逐漸減小。

梯度可以是線性的或非線性的。在一些實施例中，圖8的折射率導引層402的厚度可以在從10奈米到90奈米的範圍內，這取決於折射率導引層402中鍺的梯度。

圖9示出了圖4的SOI基底的一些實施例的剖視圖900，其中在第一半導體裝置層110上配置一個或多個下部折射率導引層並且在第二半導體裝置層302上配置一個或多個上部折射率導引層。

例如，在一些實施例中，在第一半導體裝置層110上和第二半導體裝置層302下配置第一下部折射率導引層402a，在第二半導體裝置層302上配置第一上部折射率導引層402b，且在第二折射率導引層402b上配置第二上部折射率導引層402c。在一些實施例中，上部中間半導體層(例如，602a)直接位於上部折射率導引層之間。在第一半導體裝置層110上和第二半導體裝置層302下配置多個下部折射率導引層的一些實施例中，在下部折射率導引層之間配置下部中間半導體層(未示出)。

在一些實施例中，在較低的折射率導引層上配置第四半導體裝置層902。例如，在第一折射率導引層402a上第二半導體裝置層302下配置第四半導體裝置層902。在一些其他實施例中，半導體裝置結構108沒有第四半導體裝置層902。因此，第二半導體裝置層302直接在最上面的下部折射率導引層的頂部表面上（例如，直接在第一下部折射率導引層402a的頂部表面上）。

圖10-23示出了用於形成絕緣層覆半導體(SOI)基底的方法的一些實施例的剖視圖1000-2300，包括半導體基底層102上的第一介電層104、第一介電層104上的第二介電層106和第二介電層106上的半導體裝置結構108。雖然圖10-23是關於方法描述的，但是應當理解，圖10-23中公開的結構不限於這樣的方法，而是可以單獨作為獨立於方法的結構。

如圖10的剖視圖1000所示，在半導體基底層102上形成第一介電層104。例如，在一些實施例中，在半導體基底層102上通過熱氧化製程或一些其他合適的製程形成第一介電層104。在一些實施例中，半導體基底層102可以例如包括矽或一些其他合適的材料並且第一介電層104可以例如包括二氧化矽或一些其他合適的材料。在一些實施例中，半導體基底層102和第一介電層104形成載體晶圓。

如圖11的剖視圖1100所示，在支撐層1102上形成第一蝕刻停止層(ESL)1104。例如，在一些實施例中，在支撐層1102上通過磊晶成長製程或一些其他合適的製程形成第一蝕刻停止層1104。在一些實施例中，支撐層1102和第一蝕刻停止層1104可以例如包括矽或一些其他合適的材料。在一些實施例中，支撐層1102和第一蝕刻停止層1104的矽被摻雜並且具有第一摻雜類型（例如，p型摻雜）。

如圖12的剖視圖1200所示，在第一蝕刻停止層1104上形成第二蝕刻停止層1202。例如，在一些實施例中，在第一蝕刻停止層1104上通過磊晶成長製程或一些其他合適的製程形成第二蝕刻停止層1202。在一些實施例中，第二蝕刻停止層1202可以例如包括矽鍺或一些其他合適的材料。

如圖13的剖視圖1300所示，在第二蝕刻停止層1202上形成一個或多個下部半導體裝置層(例如，902、110)和一個或多個下部折射率導引層(例如，402a)。例如，在一些實施例中，在第二蝕刻停止層1202上形成第四半導體裝置層902，在第四半導體裝置層902上形成第一下部折射率導引層402a，在第一下部折射率導引層402a上形成第一半導體裝置層110。

在一些實施例中，在第四半導體裝置層902上形成多個下部折射率導引層。例如，在一些實施例中，在第一下部折射率導引層402a上形成第二下部折射率導引層（未示出）並且在第二下部折射率導引層（未示出）上形成第一半導體裝置層110。在一些實施例中，在下部折射率導引層之間形成下部中間半導體層(未示出)。例如，在第一下部折射率導引層402a上形成下部中間半導體層(未示出)，且在中間半導體層(未示出)上形成第二下部折射率導引層(未示出)。在一些其他實施例中，下部折射率導引層彼此直接形成，其間沒有下部中間半導體層。

在一些實施例中，一個或多個下部半導體裝置層(例如，902、110)可以例如包括矽或一些其他合適的材料。在一些實施例中，一個或多個低折射率導引層(例如，402a)可以例如包括矽鍺或一些其他合適的材料。在一些實施例中，通過共同的磊晶成長製程形成一個或多個下部半導體裝置層(例如，902、110)和一個或多個下部折射率導引層(例如，402a)。例如，矽鍺的鍺組成可以在其中旨在形成矽的共同磊晶成長製程的部分的期間被設置為零，並且矽鍺的鍺組成可以在其中形成矽鍺的共同磊晶成長製程的部分的期間被設置為大於零的值。在一些其他實施例中，通過單獨的磊晶成長製程形成一個或多個下部半導體裝置層（例如，902、110）和一個或多個下部折射率導引層（例如，402a）。

在一些實施例中，在第二蝕刻停止層1202上不形成第四半導體裝置層902和下部折射率導引層(例如，402a)。相反，在一些實施例中，在第二蝕刻停止層1202上直接形成第一半導體裝置層110。

如圖14的剖視圖1400所示，在第一半導體裝置層110上形成第二介電層106。例如，在一些實施例中，在第一半導體裝置層110上通過化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積（ALD）製程或一些其他合適的製程形成第二介電層106。在一些實施例中，第二介電層106可以例如包括二氧化矽或一些其他合適的材料。在一些實施例中，下部半導體裝置層（例如，110、902）、下部折射率導引層（例如，402a）和第二介電層106形成裝置晶圓。

在一些其他實施例中，在第一半導體裝置層110上不形成第二介電層106（例如，SOI基底沒有第二介電層106）並且方法繼續到圖15。

如圖15的剖視圖1500所示，為沿著接合表面將介電層104、106接合在一起做準備，在接合介電層104、106的表面(例如，第一介電層104的第一表面104s和第二介電層106的第一表面106s)上執行清洗製程，以從接合表面去除粒子114。執行清洗製程包括提供清洗液1502到介電層106, 106的接合表面。在一些實施例中，清洗液1502包括稀釋的氫氧化銨（例如，NH ₄OH）或一些其他合適的溶液。當清洗液1502沿著接合表面與接合表面和粒子114接觸時，清洗液1502沿著接合表面和粒子114產生負電荷表面。因此，在接合表面和粒子114之間產生靜電排斥力。因此，粒子114被排斥遠離接合表面。因此，可以降低粒子114在接合之後沿著介電層104、106之間的接合介面形成缺陷的可能性。

在一些實施例中，通過將清洗液1502噴塗到接合表面上來將清洗液1502提供給接合表面104s、106s。在一些其他實施例中，通過將接合表面浸沒在清洗液1502中來將清洗液1502提供給接合表面。

在SOI基底沒有第二介電層106的一些實施例中，在第一介電層104的接合表面上執行清洗製程但不在第一半導體裝置層110上執行。

如圖16的剖視圖1600所示，沿著第一介電層104的第一表面104s和第二介電層106的第一表面106s，第一介電層104和第二介電層106接合在一起。實質上在低壓下執行接合。例如，在具有實質上低壓（例如小於50毫巴、小於45毫巴或一些其他合適的壓力）的環境（例如接合腔室或其類似者）中執行接合。在一些實施例中，接合包括熔融接合（fusion bonding ）製程或一些其他合適的製程。

在一些情況下，當不在具有實質上低壓的環境中執行接合時（例如，當不在具有小於50毫巴的壓力的環境中執行接合時），可以在接合過程中沿著接合介面形成多個空穴（例如，圖1的112）。空穴可能會使SOI基底有缺陷。然而，通過在具有實質上低壓的環境中接合第一介電層104和第二介電層106，可以降低在接合期間沿著接合介面形成空穴的可能性。例如，因為在實質上低壓環境中存在較少的氣體，所以可以降低在接合期間氣體沿接合介面被困住的可能性。因此，可以降低在接合期間沿著接合介面形成空穴的可能性。

在SOI基底沒有第二介電層106的一些實施例中，第一介電層104和第一半導體裝置層110接合在一起。

如圖17的剖視圖1700所示，支撐層1102被薄化了。例如，在一些實施例中，對支撐層1102進行研磨製程，以減少支撐層1102的厚度。研磨過程可以包括使砂輪與支撐層1102接觸，以去除部分支撐層1102。

進一步地，在一些實施例中，在研磨製程後，對支撐層1102和第一蝕刻停止層1104執行邊緣修整製程。邊緣修整製程可以包括使修剪刀片與支撐層1102和第一蝕刻停止層1104的外圍部分接觸，以移除所述層的外圍部分。在一些實施例中，在邊緣修整製程後，支撐層1102再次變薄。例如，在一些實施例中，在邊緣修整製程後，對支撐層1102進行第二研磨製程。

如圖18的剖視圖1800所示，支撐層1102從第一蝕刻停止層1104上移除。例如，在一些實施例中，在支撐層1102上執行第一蝕刻製程，以從第一蝕刻停止層1104上移除支撐層1102。在一些實施例中，第一蝕刻製程在第一蝕刻停止層1104的頂部表面處停止。在一些其他實施例中，第一蝕刻製程可以移除第一蝕刻停止層1104的小部分。在一些實施例中，第一蝕刻製程包括濕蝕刻製程，例如如HNA（氫氟酸、硝酸和醋酸）蝕刻製程或一些其他合適的製程。

如圖19的剖視圖1900所示，用第二蝕刻製程蝕刻第一蝕刻停止層1104、第二蝕刻停止層1202、一個或多個下部半導體裝置層(例如第四半導體裝置層902和第一半導體裝置層110)和一個或多個下部折射率導引層(例如第一下部折射率導引層402a)，以去除所述層的外圍部分。例如，在一些實施例中，在第一蝕刻停止層1104上形成罩幕層1902。通過罩幕層1902蝕刻第一蝕刻停止層1104、第二蝕刻停止層1202、一個或多個下部半導體裝置層和一個或多個下部折射率導引層，以去除所述層的未被罩幕層1902覆蓋的外圍部分。在一些實施例中，第二蝕刻製程包括乾蝕刻製程，例如如等離子蝕刻製程、反應離子蝕刻製程、離子束蝕刻製程或一些其他合適的製程。第二蝕刻製程可稱為晶圓邊緣蝕刻製程。

在一些實施例中，第二蝕刻製程部分地延伸到第二介電層106中並且移除第二介電層106的外圍部分。在這樣的實施例中，由於蝕刻，第二介電層106沿著第二介電層106的周邊具有在第二介電層106的頂部表面下方的上部表面（例如，如虛線1904所示）。

如圖20的剖視圖2000所示，從第二蝕刻停止層1202上移除第一蝕刻停止層1104。例如，在一些實施例中，在第一蝕刻停止層1104上執行第三蝕刻製程及/或平坦化製程，以從第二蝕刻停止層1202上移除第一蝕刻停止層1104。在一些實施例中，第三蝕刻製程及/或平坦化製程在第二蝕刻停止層1202的頂部表面停止。在一些其他實施例中，第三蝕刻製程及/或平坦化製程可以移除第二蝕刻停止層1202的小部分。在一些實施例中，第三蝕刻製程包括濕蝕刻製程，例如如TMAH（四甲基氫氧化銨）蝕刻製程或一些其他合適的製程。在一些實施例中，平坦化製程包括化學機械平坦化（CMP）製程或一些其他合適的製程。

如圖21的剖視圖2100所示，從第一半導體裝置層110上移除第二蝕刻停止層1202。例如，在一些實施例中，在第二蝕刻停止層1202上執行第四蝕刻製程，以從第一半導體裝置層110上移除第二蝕刻停止層1202。在一些實施例中，第四蝕刻製程在最上面的下部半導體裝置層(例如，902)的頂部表面處停止。在一些其他實施例中，第四蝕刻製程可以去除最上面的下部半導體裝置層（例如，902）的小部分。在一些實施例中，第四蝕刻製程包括濕蝕刻製程、乾蝕刻製程或一些其他合適的製程。

如圖22的剖視圖2200所示，在第一半導體裝置層110上形成一個或多個上部半導體裝置層(例如，302、404)和一個或多個上部折射率導引層(例如，402b)。例如，在第一半導體裝置層110上形成第二半導體裝置層302，在第二半導體裝置層上形成第一上折射率導引層402b，且在第一上部折射率導引層402b上形成第三半導體裝置層404。在一些實施例中，在第四半導體裝置層902上直接形成第二半導體裝置層302。在一些其他實施例中，在第一半導體裝置層110上直接形成第二半導體裝置層302。

在一些實施例中，通過磊晶成長製程或一些其他合適的製程形成一個或多個上部半導體裝置層（例如，第二半導體裝置層302和第三半導體裝置層404）和一個或多個上部折射率導引層（例如，第一上部折射率導引層402b）。在一些實施例中，通過共同的磊晶成長製程（例如，單一磊晶製程）形成一個或多個上部半導體裝置層和一個或多個上部折射率導引層。在一些其他實施例中，通過單獨的磊晶製程形成每一半導體裝置層和上部折射率導引層。在一些實施例中，一個或多個上部半導體裝置層（例如，302、404）可以例如包括矽或一些其他合適的材料。在一些實施例中，一個或多個上部折射率導引層（例如，402b）可以例如包括矽鍺或一些其他合適的材料。

在第二半導體裝置層302上形成多個上部折射率導引層的一些實施例中，在上部折射率導引層之間直接形成上部中間半導體層(例如，如圖6所示)。在第二半導體裝置層302上形成多個上部折射率導引層的一些其他實施例中，上部折射率導引層直接彼此形成，其間沒有上部中間半導體層(例如，如圖7所示)。在一些實施例中，一個或多個上部折射率導引層（例如，402b）的化學組成變化及/或對應於梯度（例如，如關於圖8所討論的）。

半導體裝置層（例如，110、902、302、404）和折射率導引層（例如，402a、402b）形成半導體裝置結構108在介電層104、106上。在下部半導體裝置層（例如，110、902）上形成上部半導體裝置層（例如，302、404），以將半導體裝置結構108的厚度增加到適合可由半導體裝置結構108形成的光學裝置的厚度。在下部半導體裝置層（例如110、902）相當厚的一些實施例中，在下部半導體裝置層（例如110、902）上可以不形成上部半導體裝置層（例如302、404）和上部折射率導引層（例如402b）。半導體裝置結構108的厚度(例如，半導體裝置結構108的頂部表面和半導體裝置結構108的底部表面之間的距離)在形成半導體裝置結構108後沿著最大厚度109a和最小厚度109b之間的結構變化。

如圖23的剖視圖2300所示，在半導體裝置結構108的頂部表面上執行平坦化製程。例如，在一些實施例中，平坦化是在第三半導體裝置層404的頂部表面上執行。在一些其他實施例中，平坦化是在第二半導體裝置層302的頂部表面上執行（例如，如圖3所示）。在一些其他實施例中，平坦化是在第四半導體裝置層902的頂部表面上執行。在一些其他實施例中，平坦化是在第一半導體裝置層110的頂部表面上執行（例如，如圖1所示）。在一些實施例中，平坦化製程包括化學機械平坦化（CMP）製程或一些其他合適的製程。在一些實施例中，平坦化製程可替代地稱為拋光製程（polishing process）。

平坦化製程減少了半導體裝置結構108的頂部表面的最大高度。因此，可以減小半導體裝置結構108的最大厚度109a，因此可以減小半導體裝置結構108的TTV。在一些實施例中，執行平坦化製程至少直到TTV（例如，最大厚度109a和最小厚度109b之間的差距）相當小（例如，小於最大厚度109a的5%，小於最大厚度109a的3%，或其他一些合適的值）。

在某些情況下，當半導體裝置結構108的TTV沒有相當小時（例如，當TTV不小於最大厚度109a的5%時），半導體裝置結構108可能不適合光學裝置。例如，由具有沒有相當小的TTV的半導體裝置結構形成的光學裝置（例如，半導體波導）可能遭受顯著的光學輻射損失或一些其他性能問題。因此，光學裝置可能會出現缺陷。然而，通過在半導體裝置結構108的頂部表面上執行平坦化製程至少直到半導體裝置結構108的TTV相當小（例如，小於最大厚度109a的5%，小於最大厚度109a的3%，或其他一些合適的值），半導體裝置結構108可能更適合光學裝置。例如，因為在平坦化之後半導體裝置結構108的TTV相當小，所以可以減少沿著由半導體裝置結構108形成的光學裝置（例如，半導體波導）的光學輻射損失。

圖24示出了用於形成包括在半導體基底層上的半導體裝置層和折射率導引層的絕緣層覆半導體(SOI)基底的方法2400的一些實施例的流程圖。雖然下文將方法2400示出和描述為一系列動作或事件，但應理解，此類動作或事件的繪示順序不應被解釋為限制性意義。例如，一些行為可以以不同的順序及/或與除了本文描述的那些所示的及/或之外的其他行為或事件同時發生。此外，可能不需要所有示出的動作來實現本文描述的一個或多個方面或實施例。此外，本文描述的一個或多個動作可以在一個或多個單獨的動作及/或階段中執行。

在方塊2402，在半導體基底層上形成第一介電層。圖10示出了對應於方塊2402的一些實施例的剖視圖1000。

在方塊2404處，在支撐層上形成一個或多個蝕刻停止層（ESL）。對應於方塊2404，一些實施例示出了圖11的剖視圖1100並且示出了圖12的剖視圖1200。

在方塊2406處，在蝕刻停止層上形成一個或多個下部半導體裝置層和一個或多個下部折射率導引層（IGL）。圖13示出了對應於方塊2406的一些實施例的剖視圖1300。

在方塊2408，在下部半導體裝置層和下部折射率導引層上形成第二介電層。在一些其他實施例中，在下部半導體裝置層和下部折射率導引層上不形成第二介電層。圖14示出了對應於方塊2408的一些實施例的剖視圖1400。

在方塊2410，用清洗液清潔第一介電層的第一表面和第二介電層的第一表面。圖15示出了對應於方塊2410的一些實施例的剖視圖1500。

在方塊2412，在低壓環境中接合第一介電層的第一表面和第二介電層的第一表面。圖16示出了對應於方塊2412的一些實施例的剖視圖1600。

在方塊2414，從下部半導體裝置層和下部折射率導引層上移除支撐層和蝕刻停止層。圖17-21示出了對應於方塊2414的一些實施例的剖視圖1700-2100。

在方塊2416，在下部半導體裝置層和下部折射率導引層上形成一個或多個上半導體裝置層和一個或多個上部折射率導引層。圖22示出了對應於方塊2416的一些實施例的剖視圖2200。

在方塊2418，平坦化上部半導體裝置層的頂部表面。圖23示出了對應於方塊2418的一些實施例的剖視圖2300。

因此，在一些實施例中，本揭露涉及形成絕緣層覆半導體(SOI)結構的方法。方法包括在第一半導體層上形成第一介電層。在蝕刻停止層(ESL)上形成第二半導體層。提供清洗液至第一介電層的第一表面。在具有實質上低壓的環境中，在第二半導體層下接合第一介電層。從第二半導體層上移除蝕刻停止層。在第二半導體層上形成第三半導體層。第三半導體層頂部和第二半導體層底部之間的距離在最大距離和最小距離之間變化，不同於最大距離。在第三半導體層上執行平坦化製程，以減少第三半導體層頂部和第二半導體層底部之間的最大距離。

在一些實施例中，至少執行平坦化製程直到最大距離和最小距離之間的差距小於最大距離的5%。在一些實施例中，上述的方法更包括在接合之前形成第二介電層於第二半導體層上以及提供清洗液至第二介電層的第一表面，其中所述清洗液包括稀釋的氫氧化銨，其中清洗液在接合之前從第一介電層的第一表面和第二介電層的第一表面去除粒子，並且接合包括在具有實質上低壓的環境中接合第一介電層的第一表面和第二介電層的第一表面。在一些實施例中，實質上低壓小於50毫巴。在一些實施例中，所述的方法，更包括在形成第三半導體層於第二半導體層上之前形成第四半導體層於所述第二半導體層上，其中於第四半導體層上形成第三半導體層，並且其中第四半導體層包括與第二半導體層和第三半導體層不同的半導體。在一些實施例中，上述的方法，更包括在形成所述第四半導體層於所述第二半導體層上之前，形成第五半導體層於所述第二半導體層上，其中在第五半導體層上形成第四半導體層，並且其中第五半導體層包括與第四半導體層不同的半導體。在一些實施例中，上述的方法，更包括在形成第三半導體層於第四半導體層上之前，形成第六半導體層於第四半導體層上，其中在第六半導體層上形成第三半導體層，並且其中第六半導體層包括與第二半導體層、第三半導體層和第五半導體層不同的半導體。在一些實施例中，第四半導體層和第六半導體層包括矽鍺，並且其中第六半導體層具有與第四半導體層不同的鍺組成。在一些實施例中，第六半導體層具有不同於第四半導體層的厚度。在一些實施例中，上述的方法，更包括在接合之前，形成第四半導體層於第二半導體層上，其中第四半導體層包括與第二半導體層和第三半導體層不同的半導體。

在其他實施例中，本揭露涉及形成絕緣層覆半導體(SOI)結構的方法。方法包括在半導體基底層上形成第一介電層。在蝕刻停止層(ESL)上形成包括第一半導體材料的第一半導體裝置層。在第一半導體裝置層上形成第二介電層。將清洗液提供至第一介電層的第一表面和第二介電層的第一表面，以從第一介電層的第一表面和第二介電層的第一表面移除粒子。第一介電層的第一表面和第二介電層的第一表面在具有實質上低壓的環境中接合。從第一半導體裝置層上移除蝕刻停止層。在第一半導體裝置層上形成包括不同於第一半導體材料的第二半導體材料的第一折射率導引層。在第一折射率導引層上形成包括不同於第二半導體材料的第三半導體材料的第二半導體裝置層。第二半導體裝置層的頂部和第一半導體裝置層的底部之間的距離沿著第二半導體裝置層在最大距離和最小距離之間變化，不同於最大距離。在第二半導體裝置層上執行平坦化製程，以減少第二半導體裝置層的頂部和第一半導體裝置層底部之間的最大距離。

在一些實施例中，上述的方法，更包括形成包括第二半導體材料的第二折射率導引層於第一折射率導引層上。在一些實施例中，第二折射率導引層直接形成在第一折射率導引層上。在一些實施例中，上述的方法，更包括形成中間半導體層於第一折射率導引層上，其中在中間半導體層上形成第二折射率導引層。在一些實施例中，第二半導體材料具有大於第一半導體材料和第三半導體材料的折射率。在一些實施例中，第二半導體裝置層和所述第一折射率導引層是用共同的磊晶成長製程所形成。

在又一些實施例中，本揭露涉及絕緣層覆半導體(SOI)結構，包括半導體基底層以及半導體基底層上的第一介電層。第二介電層在第一介電層上。半導體裝置結構在第二介電層上。半導體裝置結構包括第一半導體裝置層和第二半導體裝置層在第一半導體裝置層上。半導體裝置結構的厚度在最大厚度和最小厚度之間變化，不同於最大厚度。最大厚度和最小厚度的差異小於最大厚度的5%。

在一些實施例中，半導體裝置結構更包括第一折射率導引層和第三半導體裝置層，其中第一折射率導引層直接配置在第一半導體裝置層和第二半導體裝置層之間，其中第三半導體裝置層直接配置在所述第一折射率導引層和第二半導體裝置層之間，並且其中第一折射率導引層包括與第一半導體裝置層、第二半導體裝置層和第三半導體裝置層不同的半導體。在一些實施例中，半導體裝置結構更包括直接在第三半導體裝置層和第二半導體裝置層之間的第二折射率導引層。在一些實施例中，第一折射率導引層的折射率大於第一半導體裝置層、第二半導體裝置層和第三半導體裝置層的折射率。

以上概述了幾個實施例的特徵，以使所屬技術領域中具有通常知識者可以更好地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應該理解，他們可以容易地使用本揭露內容作為設計或修改其他製程和結構的基礎，以實現相同目的及/或實現與本揭露內容介紹的實施例相同的優點。所屬技術領域中具有通常知識者也應該認識到，這樣的等同結構並不脫離本揭露內容的精神和範圍，並且他們可以在不脫離本揭露內容的精神和範圍的情況下對其進行各種改變、替換和更改。

100、200a、300、400、500a、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300:剖視圖 102:半導體基底層 104:第一介電層 104s、106s:第一表面 106:第二介電層 108:半導體裝置結構 109a:最大厚度 109b:最小厚度 110:第一半導體裝置層 112:空穴 114:粒子 116:接合介面 200b、500b:三維視圖 202、502:半導體波導 204:包覆層 302:第二半導體裝置層 402、402a、402b、402c:折射率導引層 404:第三半導體裝置層 504、506、1904:虛線 508:距離 602a:第一中間半導體層 602b:第二中間半導體層 902:第四半導體裝置層 1502:清洗液 1102:支撐層 1104:第一蝕刻停止層 1202:第二蝕刻停止層 1902:罩幕層 2400:方法 2402、2404、2406、2408、2410、2412、2414、2416、2418:方塊

當結合所附的圖式閱讀以下具體描述會最佳地理解本揭露內容的態樣。值得注意的是，根據業界的標準做法，各種特徵並不是按比例繪製。事實上，可出於論述清楚起見而任意增大或減少各種特徵的尺寸。 圖1示出了絕緣層覆半導體(SOI)基底包括半導體基底層上的第一介電層、第一介電層上的第二介電層和第二介電層上的半導體裝置結構的一些實施例的剖視圖。 圖2A示出了由圖1的SOI基底形成的光學結構的一些實施例的剖視圖。 圖2B示出了圖2A的光學結構的一些實施例的三維視圖。 圖3示出了圖1的SOI基底的一些實施例的剖視圖，其中半導體裝置結構更包括第二半導體裝置層。 圖4示出了圖3的SOI基底的一些實施例的剖視圖，其中半導體裝置結構更包括折射率導引層和第三半導體裝置層。 圖5A示出了由圖4的SOI基底形成的光學結構的一些實施例的剖視圖。 圖5B示出了圖5A的光學結構的一些實施例的三維視圖。 圖6和圖7示出了圖4的SOI基底的一些實施例的剖視圖，其中多個折射率導引層在第二半導體裝置層上。 圖8示出了圖4的SOI基底的一些實施例的剖視圖，其中折射率導引層的化學組成對應於梯度。 圖9示出了圖4的SOI基底的一些實施例的剖視圖，其中在第一半導體裝置層上配置一個或多個下部折射率導引層並且在第二半導體裝置層上配置一個或多個上部折射率導引層。 圖10-23示出了形成包括半導體基底層上的第一介電層、第一介電層上的第二介電層和第二介電層上的半導體裝置結構的絕緣層覆半導體(SOI)基底的方法的一些實施例的剖視圖。 圖24示出了用於在半導體基底層上形成包括半導體裝置層和折射率導引層的絕緣層覆半導體(SOI)基底的方法的一些實施例的流程圖。

2400:方法

2402、2404、2406、2408、2410、2412、2414、2416、2418:方塊

Claims (1)

1. 一種形成絕緣層覆半導體(SOI)結構的方法，所述方法包括： 形成第一介電層於第一半導體層上； 形成第二半導體層於蝕刻停止層(ESL)上； 提供清洗液至所述第一介電層的第一表面； 在具有實質上低壓的環境中在所述第二半導體層下接合所述第一介電層； 從所述第二半導體層上移除所述蝕刻停止層； 形成第三半導體層於所述第二半導體層上，其中所述第三半導體層的頂部和所述第二半導體層的底部之間的距離在最大距離和最小距離之間變化，不同於所述最大距離；以及 在所述第三半導體層上執行平坦化製程，以減少所述第三半導體層的所述頂部和所述第二半導體層的所述底部之間的所述最大距離。