TW202414423A - 掃描正反器電路、串聯電路及執行掃描操作的方法 - Google Patents
掃描正反器電路、串聯電路及執行掃描操作的方法 Download PDFInfo
- Publication number
- TW202414423A TW202414423A TW112121481A TW112121481A TW202414423A TW 202414423 A TW202414423 A TW 202414423A TW 112121481 A TW112121481 A TW 112121481A TW 112121481 A TW112121481 A TW 112121481A TW 202414423 A TW202414423 A TW 202414423A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- flip
- circuit
- driver
- flop circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000010586 diagram Methods 0.000 description 20
- 239000013256 coordination polymer Substances 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Abstract
一種掃描正反器電路,包括:選擇電路,包括第一和第二輸入端耦合到第一和第二I/O節點;正反器電路,耦合到選擇電路;第一驅動器,耦合在正反器電路與第一I/O節點之間;以及第二驅動器,耦合在正反器電路與第二I/O節點之間。選擇電路和驅動器接收掃描方向信號。回應於掃描方向信號的第一邏輯位準,選擇電路回應在第一輸入端接收的第一信號,並且第二驅動器回應於正反器電路的輸出信號而輸出第二信號。回應於掃描方向信號的第二邏輯位準,選擇電路回應在第二輸入端接收的第三信號,並且第一驅動器回應於正反器電路的輸出信號而輸出第四信號。
Description
無
一些電路設計包含能夠在生產完成之後對積體電路(IC)進行測試的方法和硬體。這種技術通常被稱為可測試設計(design-for-test,DFT)或可測試性設計,包括將測試應用於DFT設計過程中包含的硬體。以這種方式,IC測試人員試圖確保IC硬體不包含可能阻止IC按預期運行的缺陷。
無
以下本揭露之一些實施例提供了用於實現本發明的不同特徵的許多不同的實施例或示例。為了簡化本揭露之一些實施例,下面描述了元件、數值、步驟、操作、材料、佈置等的具體示例。當然,這些僅是示例,而不意在進行限制。其他元件、數值、操作、材料、佈置等也可以被考慮在內。例如,在下面的描述中,在第二特徵之上或第二特徵上形成第一特徵可以包括第一特徵和第二特徵以直接接觸方式形成的實施例,並且還可以包括可以在第一特徵和第二特徵之間形成附加特徵使得第一特徵和第二特徵可能不直接接觸的實施例。此外,本揭露之一些實施例在各個示例中可以重複圖式標記和/或字母。該重複是出於簡單和清楚的目的,並且本身不指示所討論的各種實施例和/或配置之間的關係。
此外,本文可能使用了空間相關術語(例如,「之下」、「下方」、「下」、「上方」、「上」等),以便於描述圖式中所示的一個要素或特徵與另外(一個或多個)要素或(一個或多個)特徵的關係。這些空間相關術語意在涵蓋使用中或工作中的器件處於除了圖式中所示朝向之外的不同朝向。裝置可以朝向其他方向(旋轉90度或處於其他朝向),並且本文使用的空間相關描述符可以類似地進行相應解釋。
在各種實施例中,掃描正反器電路包括:兩個輸入/輸出(input/output,I/O)節點、耦合到I/O節點的選擇電路、和正反器電路、以及耦合在正反器電路和每個I/O節點之間的驅動器。選擇電路和驅動器用以控制資料位元在I/O節點之間傳輸的方向,例如,作為掃描正反器系列的一部分。藉由由此用以具有可選擇的掃描方向,與掃描方向固定的方法相比,掃描正反器電路能夠改進可測試設計(design-for-test,DFT)應用中的錯誤檢測。
第1圖是根據一些實施例的掃描正反器電路100的示意圖。掃描正反器電路100是用以支援DFT功能的積體電路(integrated circuit,IC),包括如下文的可選的掃描方向。在一些實施例中,掃描正反器電路100被稱為電路100。
在第1圖所示的實施例中,電路100包括I/O節點NIO和NOI、資料輸入端TD、資料輸出端TQ、選擇電路SSD和S0、正反器電路110、以及驅動器D1至D3。在一些實施例中,例如,在下文結合第7A圖至第8C圖所描述的實施例中,電路100不包括選擇電路SSD或驅動器對D2和D3。在一些實施例中,例如,在下文結合第4圖和第5圖所描述的實施例中,電路100包括選擇電路SSD和選擇電路S0的組合。在一些實施例中,電路100不包括驅動器D1。
選擇電路SSD包括耦合到I/O節點NIO的輸入端T1、耦合到I/O節點NOI的輸入端T2,並且選擇電路SSD用以接收信號SD,在一些實施例中也被稱為掃描方向信號SD。選擇電路S0耦合在選擇電路SSD和正反器電路110之間,選擇電路S0耦合到資料輸入端TD,並且選擇電路S0用以接收信號SE(在一些實施例中也被稱為掃描致能信號SE)以及時脈信號CP。正反器電路110包括耦合到選擇電路S0的輸入端T3、耦合到驅動器D1至D3中的每一者的輸出端T4,並且正反器電路110用以接收時脈信號CP。
驅動器D1耦合在正反器電路110的輸出端T4和資料輸出端TQ之間,驅動器D2耦合在正反器電路110的輸出端T4和I/O節點NIO之間並且驅動器D2用以接收信號SD和SE中的每一者,驅動器D3耦合在正反器電路110的輸出端T4與I/O節點NOI之間並且驅動器D3用以接收信號SD和SE中的每一者。在一些實施例中,例如,在下文結合第6A圖和第6B圖所描述的實施例中,驅動器D2或D3之一或兩者用以僅接收信號SD。
基於一個或多個直接信號連接和/或基於一個或多個間接信號連接,兩個或更多個電路元件被認為是耦合的,其中,間接信號連接在該兩個或更多個電路元件之間包括一個或多個電阻元件和/或一個或多個邏輯器件(例如反相器或邏輯閘)。在一些實施例中,兩個或更多個耦合電路元件之間的信號通信能夠由一個或多個邏輯器件修改,例如,反轉或設置條件。
I/O節點NIO耦合到電路100外部的第一電路(第1圖中未示出),例如,電路100的另一個實例,並由此用以從第一外部電路接收信號SI。I/O節點NIO用以還接收來自驅動器D2的信號SIO,從而使該第一外部電路能夠接收信號SIO。
I/O節點NOI耦合到電路100外部的第二電路(第1圖中未示出),例如,電路100的另一個實例,並由此用以從第二外部電路接收信號SO。I/O節點NOI用以還接收來自驅動器D3的信號SOI,從而使第二外部電路能夠接收信號SOI。
選擇電路SSD是電子電路,其用以在輸入端T1處接收來自I/O節點NIO的信號SI和SIO,並且在輸入端T2處接收來自I/O節點NOI的信號SO和SOI。選擇電路SSD用以回應於信號SD具有第一邏輯位準(即,高邏輯位準或低邏輯位準中的一者),將在輸入端T1處接收的信號輸出作為信號SDS,並且回應於信號SD具有第二邏輯位準(即,高邏輯位準或低邏輯位準中的另一者),將在輸入端T2處接收的信號輸出作為信號SDS。
如下文,當信號SD具有第一邏輯位準時,驅動器D2用以處於不產生信號SIO的狀態,例如高輸出阻抗狀態,並且當信號SD具有第二邏輯位準時,驅動器D3用以處於不產生信號SOI的狀態,例如高輸出阻抗狀態。選擇電路SSD由此用以回應於信號SD具有第一邏輯位準而輸出信號SI作為信號SDS,並且回應於信號SD具有第二邏輯位準而輸出信號SO作為信號SDS。
在一些實施例中,選擇電路SSD是多工器。在一些實施例中,選擇電路SSD包括下文結合第3圖所描述的多工器330。
選擇電路S0是電子電路,其用以從資料輸入端TD接收信號D(在一些實施例中也被稱為資料信號D),從選擇電路SSD接收信號SDS,回應於信號SE具有高邏輯位準或低邏輯位準中的一者而輸出資料信號D作為信號FFI,並且回應於信號SE具有高邏輯位準或低邏輯位準中的另一者而輸出信號SDS作為信號FFI。選擇電路S0用以產生信號FFI,信號FFI具有基於時脈信號CP的時序特性,例如,上升邊緣和下降邊緣。
在一些實施例中,選擇電路S0是多工器。在一些實施例中,選擇電路S0包括下文結合第3圖所描述的多工器320。
在一些實施例中,選擇電路SSD和S0是組合選擇電路,例如多工器。在一些實施例中,選擇電路SSD和S0共同包括下文結合第4圖所描述的多工器420或下文結合第5圖所描述的多工器520。
正反器電路110是電子電路,其用以在輸入端T3處接收來自選擇電路S0的信號FFI並在輸出端T4處輸出信號FFO。在一些實施例中,信號FFI被稱為正反器輸入信號FFI,和/或信號FFO被稱為正反器輸出信號FFO。
正反器電路110用以將信號FFO的邏輯位準生成為與信號FFI的邏輯位準相同或相反的邏輯位準,並且具有基於時脈信號CP的時序特性。在一些實施例中,正反器電路110包括主鎖存器,該主鎖存器藉由傳輸閘耦合到從鎖存器,每個鎖存器具有基於時脈信號CP的時序特性。
在一些實施例中,如下文結合第3圖和第4圖所描述的,正反器電路110包括正反器電路310,其用以輸出具有與信號FFI的邏輯位準相同的邏輯位準的信號FFO。在一些實施例中,如下文結合第5圖所描述的,正反器電路110包括正反器電路510,其用以輸出具有與信號FFI的邏輯位準相反的邏輯位準的信號FFO。
驅動器D1(在一些實施例中也被稱為緩衝器D1或反相器D1)是電子電路,其用以接收信號FFO並將對應的信號Q(也被稱為資料輸出信號Q)輸出到資料輸出端TQ。在各種實施例中,驅動器D1用以輸出具有與信號FFO的邏輯位準相同或相反的邏輯位準的信號Q。
包括選擇電路S0、正反器電路110和驅動器D1的電路100由此用以基於回應於信號SE的邏輯位準而選擇的信號D或信號SDS來從資料輸出端TQ輸出信號Q,並且具有基於時脈信號CP的時序特性。在一些實施例中,電路100不包括驅動器D1,正反器電路110直接耦合到資料輸出端TQ,並且電路100由此用以基於回應於信號SE的邏輯位準而選擇的信號D或信號SDS來從資料輸出端TQ輸出信號FFO,並且具有基於時脈信號CP的時序特性。
在一些實施例中,基於信號SE具有第一邏輯位準對應於選擇電路S0選擇資料信號D,電路100被認為在資料模式下運行,而基於信號SE具有第二邏輯位準對應於選擇電路S0選擇信號SDS,電路100被認為在掃描模式下運行。
驅動器D2和D3(在一些實施例中也被稱為三態驅動器D2和D3或三態反相器D2和D3)是電子電路,其用以接收信號FFO並分別將信號SIO輸出到I/O節點NIO並將信號SOI輸出到I/O節點NOI。
在第1圖所示的實施例中,驅動器D1至D3中的每一者用以從正反器電路110接收相同的信號FFO。在一些實施例中,例如,在下文結合第5圖所描述的一個或多個實施例中,驅動器D1用以從正反器電路110中的第一源接收信號FFO,驅動器D2和D3用以從正反器電路110中的第二源接收信號FFO,第一源和第二源具有相同的相位。
如上文,驅動器D2用以回應於信號SD具有第一邏輯位準而藉由具有高輸出阻抗來處於高輸出阻抗狀態,並且回應於信號SD具有第二邏輯位準而輸出信號SIO,並且驅動器D3用以回應於信號SD具有第一邏輯位準而輸出信號SOI,並且回應於信號SD具有第二邏輯位準而處於高輸出阻抗狀態。
在一些實施例中,驅動器D2或D3中的一者或兩者用以僅回應於信號SD而處於高輸出阻抗狀態或輸出相應的信號SIO或SOI。在一些實施例中,驅動器D2包括下文結合第6A圖所描述的三態驅動器600A,和/或驅動器D3包括包括下文結合第6B圖所描述的三態驅動器600B。
在一些實施例中,驅動器D2或D3中的一者或兩者用以回應於信號SE具有第一邏輯位準(其對應於資料模式運行)而處於高輸出阻抗狀態,並且回應於信號SE具有第二邏輯位準(其對應於掃描模式運行)而回應於信號SD來輸出相應的信號SIO或SOI,從而與驅動器D2和D3僅回應於信號SD的實施例相比降低了功耗。在一些實施例中,驅動器D2包括下文結合第6C圖所描述的三態驅動器600C,和/或驅動器D3包括包括下文結合第6D圖所描述的三態驅動器600D。
藉由上文描述的配置,電路100包括I/O節點NIO和NOI、耦合在I/O節點NIO和NOI與正反器電路110之間的選擇電路SSD和S0、以及耦合在正反器電路110和I/O節點NIO和NOI之間的驅動器D2和D3,並由此用以回應於信號SD而控制資料位元在I/O節點NIO和NOI之間傳輸的方向。藉由由此用以具有可選擇的掃描方向,與掃描方向固定的方法相比,電路100能夠改進DFT應用中的錯誤檢測。
第2A圖和第2B圖是根據一些實施例的掃描正反器串聯電路200的示意圖。在一些實施例中,掃描正反器串聯電路200被稱為串聯電路200。
串聯電路200包括電路100的N個實例,在第2A圖和第2B圖中標記為210-1至210-N,串聯耦合在I/O節點SN1和I/O節點SN2之間。如上文結合第1圖所描述的,電路210-1至210-N中的每一者用以接收信號SD和SE以及時脈信號CP中的每一者。在各種實施例中,對應於電路210-1至210-N中的每一者的電路100的實例具有相同的配置或具有多於一種配置類型,例如驅動器D1至D3中的一者或多者具有不同類型。
為了說明的目的,第2A圖和第2B圖被簡化。在一些實施例中,串聯電路200包括、被包含於和/或耦合到一個或多個附加電路,例如資料寄存器、控制電路或其他外部電路(未示出),由此一個或多個測試掃描能夠在串聯電路200中執行。
第2A圖和第2B圖中的每一者描述了串聯掃描模式,其中電路210-1至210-N中的每一者回應於信號SE而在掃描模式下運行,如上文結合第1圖所描述的。第2A圖描述了對應於信號SD具有第一邏輯位準的正向掃描方向,第2B圖描述了對應於信號SD具有第二邏輯位準的反向掃描方向。
在第2A圖所描述的正向掃描方向中,電路210-1用以從例如耦合到第一外部電路的I/O節點SN1接收信號SI的實例,並且將信號SOI的對應實例輸出到電路210-2。電路210-2至210-N中的每一者被類似地配置為從上一個較低編號的電路210-1至210-N-1接收信號SI的實例,並且輸出信號SOI的對應實例。電路210-2至210-N-1用以將信號SOI的對應實例輸出到下一個較高編號的電路210-3至210-N,並且電路210-N用以將信號SOI的對應實例輸出到例如耦合到第二外部電路的I/O節點SN2。
在第2B圖描述的反向掃描方向中,電路210-N用以從I/O節點SN2接收信號SO的實例,並且將信號SIO的對應實例輸出到電路210-N-1。電路210-N-1至210-1中的每一者被類似地配置為從上一個較高編號的電路210-N至210-2接收信號SO的實例,並且輸出信號SIO的對應實例。電路210-N-1至210-2用以將信號SIO的對應實例輸出到下一個較低編號的電路210-N-2至210-1,並且電路210-1用以將信號SIO的對應實例輸出到I/O節點SN1。
在正向DFT操作中,包括在電路210-1中接收的信號SI的實例中的資料位元被傳輸,直到該資料位元被包括在從電路210-N輸出的信號SOI的實例中,或直到電路210-1至210-N中的一個給定電路發生故障。在發生故障的情況下,正確的資料位元不會被傳輸到電路210-1至210-N中較高編號的電路,使得對於正向DFT操作,對電路210-1至210-N中較高編號的電路的故障檢測失效。
在反向DFT操作中,包括在電路210-N中接收的信號SO的實例中的資料位元被傳輸,直到該資料位元被包括在從電路210-1輸出的信號SIO的實例中,或直到電路210-1至210-N中的一個給定電路發生故障。在發生故障的情況下,正確的資料位元不會被傳輸到電路210-1至210-N中較低編號的電路,使得對於反向DFT操作,對電路210-1至210-N中較低編號的電路的故障檢測失效。
對於電路210-1至210-N中的一個給定電路的故障,藉由組合正向和反向DFT操作,在正向DFT操作中故障檢測失效的電路210-1至210-N中至少一個較高編號的電路在反向DFT操作中不會失效,並且在反向DFT操作中故障檢測失效的電路210-1至210-N中至少一個較低編號的電路在正向DFT操作中不會失效。
第2A圖和第2B圖中的每一者描述了串聯電路200的電路210-1至210-N的總數N等於四。隨著總數N的增加,在單次DFT操作中被測試的電路數量增加,從而提高了測試效率,雖然識別故障位置的能力變得更加困難或完全被消除。
在一些實施例中,串聯電路200包括電路210-1至210-N,其總數N在從二到八的範圍內。在一些實施例中,串聯電路200包括電路210-1至210-N,其總數N在從四到十六的範圍內。在一些實施例中,串聯電路200包括電路210-1至210-N,其總數N大於十六。
如上文,包括作為電路210-1至210-N的電路100的實例的串聯電路200由此用以在正向掃描方向和反向掃描方向上操作,由此能夠實現上文關於電路100所描述的益處。
第3圖是根據一些實施例的掃描正反器電路300的示意圖。掃描正反器電路300,在一些實施例中也被稱為電路300,可用作上文結合第1圖至第2B圖所描述的電路100。
電路300包括上文結合第1圖所描述的驅動器D1至D3,多工器330和320、正反器電路310和反相器I1至I4。驅動器D1至D3、多工器330和320、正反器電路310和反相器I1至I4中的每一者用以接收電源電壓VDD和電源參考電壓VSS(例如,接地電壓,對應於電路300用以在其中運行的電源域)。
反相器I1至I3用以接收信號SE和SD以及時脈信號CP中的相應信號,每個信號都在上文中結合第1圖至第2B圖進行了描述。反相器I1用以產生與信號SE互補的信號seb,反相器I2用以產生與信號SD互補的信號sdb,並且反相器I3用以產生與時脈信號CP互補的時脈信號clkb。反相器I4用以接收來自反相器I3的時脈信號clkb,並產生與時脈信號clkb互補的時脈信號clkbb。
多工器330可用作耦合到I/O節點NIO和NOI的選擇電路SSD,多工器320可用作選擇電路S0,並且正反器電路310可用作正反器電路110,每個電路都在上文中結合第1圖進行了描述。為了清楚的目的,未標記反相器I1至I4、多工器330和320、正反器電路310和驅動器D1至D3的各種特徵,例如PMOS和NMOS電晶體、反相器、傳輸閘和內部信號。
多工器330包括:第一反相器,用以接收並反轉信號SI;第一傳輸閘,用以回應於信號SD的低邏輯位準和信號sdb的高邏輯位準而選擇性地傳輸已反轉的信號SI;第二反相器,用以接收並反轉信號SO;第二傳輸閘,用以回應於信號SD的高邏輯位準和信號sdb的低邏輯位準而選擇性地傳輸已反轉的信號SO;以及第三反相器,用以接收並反轉選擇性地傳輸的已反轉的信號SI或SO之一,並將得到的信號傳輸到多工器320。
多工器320包括反相器佈置(該佈置包括PMOS支路B1和B2以及NMOS支路B3和B4),並且用以產生上文結合第1圖所描述的信號FFI。支路B1和B3用以接收從多工器330傳輸的信號,並且回應於信號SE的高邏輯位準和信號seb的低邏輯位準而將傳輸的信號包含在反相器中。支路B2和B4用以接收上文結合第1圖所描述的信號D,並且回應於信號SE的低邏輯位準和信號seb的高邏輯位準而將信號D包含在反相器中。反相器佈置還包括電晶體對,其用以接收時脈信號clkbb和clkb,並且基於所包含的信號來產生信號FFI,並且具有基於時脈信號clkbb和clkb的時序特性,每個時脈信號clkbb和clkb都從時脈信號CP產生。
正反器電路310包括藉由傳輸閘耦合的主鎖存器ML和從鎖存器SL。主鎖存器ML用以藉由輸入端T3從多工器320接收信號FFI,並且包括在輸入端T3和傳輸閘之間交叉耦合的正向反相器和回饋反相器。從鎖存器SL包括在傳輸閘和輸出端T4之間交叉耦合的正向反相器和回饋反相器,並且用以藉由耦合在正向反相器和回饋反相器之間的輸出端T4向驅動器D1至D3輸出信號FFO。主鎖存器ML的回饋反相器、傳輸閘和從鎖存器SL的回饋反相器中的每一者用以接收時脈信號clkb和clkbb,從而控制信號FFO的時序特性。
在一些實施例中,例如,在下文結合第7A圖至第8C圖所描述的實施例中,電路300不包括多工器330,而多工器320耦合到I/O節點NIO並由此用以接收信號SI。在一些實施例中,例如,在下文結合第7A圖至第8C圖所描述的實施例中,電路300不包括驅動器對D2和D3,而正反器電路310耦合到I/O節點NOI並由此用以輸出信號FFO作為信號SO。
藉由包括多工器330或驅動器對D2和D3中的至少一者與多工器320、正反器電路310以及在一些實施例中的驅動器D1的組合,電路300用以回應於信號SD而控制資料位元在I/O節點NIO和NOI之間傳輸的方向,從而能夠實現上文描述的關於電路100和串聯電路200的益處。
第4圖是根據一些實施例的掃描正反器電路400的示意圖。掃描正反器電路400,在一些實施例中也被稱為電路400,可用作上文結合第1圖至第2B圖所描述的電路100。
電路400包括上文結合第1圖所描述的驅動器D1至D3、多工器420、正反器電路310、反相器I1至I4、電源電壓VDD和電源參考電壓VSS,如上文結合第3圖所描述的。
多工器420可用作耦合到I/O節點NIO和NOI之間的選擇電路SSD與選擇電路S0的組合,每個都在上文中結合第1圖進行了描述。為清楚的目的,未標記多工器420的各種特徵,例如PMOS和NMOS電晶體以及內部信號。
多工器420包括反相器佈置,其包括PMOS支路B5至B7和NMOS支路B8至B10。支路B5和B8用以接收信號SI並且回應於信號SD的低邏輯位準和信號sdb的高邏輯位準而將信號SI包含在反相器中。支路B6和B9用以接收信號SO並且回應於信號sdb和seb的低邏輯位準和信號SD和SE的高邏輯位準而將信號SO包含在反相器中。支路B7和B10用以接收上文結合第1圖所描述的信號D,並且回應於信號SE的低邏輯位準和信號seb的高邏輯位準而將信號D包含在反相器中。反相器裝置還包括電晶體對,其用以接收時脈信號clkbb和clkb,並且基於所包含的信號SI、SO或D來產生信號FFI,並且具有基於時脈信號clkbb和clkb的時序特性,每個時脈信號clkbb和clkb都從時脈信號CP產生。
支路B5、B6、B8和B9由此共同用以回應於信號SD和SE而選擇信號SI或SO之一,並且支路B6、B7、B9和B10由此共同用以回應於信號SE而選擇已選擇的SI或SO之一、或信號D。
在一些實施例中,例如,在下文結合第7A圖至第8C圖所描述的實施例中,電路400不包括驅動器對D2和D3,而正反器電路310耦合到I/O節點NOI並由此用以輸出信號FFO作為信號SO。
藉由包括與正反器電路310、在一些實施例中的驅動器D1、以及在一些實施例中的驅動器D2和D3進行組合的多工器420,電路400用以回應於信號SD而控制資料位元在I/O節點NIO和NOI之間傳輸的方向,從而能夠實現上文描述的關於電路100和串聯電路200的益處。
第5圖是根據一些實施例的掃描正反器電路500的示意圖。掃描正反器電路500,在一些實施例中也被稱為電路500,可用作上文結合第1圖至第2B圖所描述的電路100。
電路500包括上文結合第1圖所描述的驅動器D1至D3、正反器電路510、多工器520、反相器I1至I4、電源電壓VDD和電源參考電壓VSS,如上文結合第3圖所描述的。
多工器520可用作耦合到I/O節點NIO和NOI之間的選擇電路SSD與選擇電路S0的組合,每個都在上文中結合第1圖進行了描述。為了清楚的目的,未標記多工器520的各種特徵,例如PMOS和NMOS電晶體、反相器和內部信號。
多工器520包括系列反相器佈置,其中第一反相器包括PMOS支路B11和B12以及NMOS支路B13和B14。支路B11和B13用以接收信號SI,並且回應於信號SD的低邏輯位準和信號sdb的高邏輯位準而將信號SI包含在第一反相器中。支路B12和B14用以接收信號SO,並且回應於信號sdb和seb的低邏輯位準以及信號SD和SE的高邏輯位準而將信號SO包含在第一反相器中。第二反相器用以接收上文結合第1圖所描述的信號D,並且回應於信號SE的高邏輯位準和信號seb的低邏輯位準而傳輸並反轉已選擇和反轉的信號SI或SO之一,或回應於信號SE的低邏輯位準和信號seb的高邏輯位準而傳輸並反轉信號D。第三反相器用以接收時脈信號clkbb和clkb,並且藉由反轉和傳輸已選擇的信號SI、SO或D來產生信號FFI,並且具有基於時脈信號clkbb和clkb的時序特性,每個時脈信號clkbb和clkb都從時脈信號CP產生。
第一反相器由此用以回應於信號SD和SE來選擇信號SI或SO之一,第二反相器由此用以回應於信號SE來選擇已選擇的信號SI或SO之一、或信號D,並且第三反相器由此用以回應於時脈信號CP而輸出信號FFI。
正反器電路510包括主鎖存器ML和從鎖存器SL,每個都在上文中結合正反器電路310和第3圖進行了描述。與正反器電路310相比,正反器電路510藉由耦合在傳輸閘和從鎖存器SL的正向反相器之間的輸出端T4被耦合到驅動器D1,而不是藉由耦合在正向反相器和回饋反相器之間的輸出端T4。正反器電路510由此用以輸出與上文結合第1圖至第4圖所描述的信號FFO相對應的信號FFO1。在一些實施例中,正反器電路510進一步藉由輸出端T4耦合到驅動器D2和D3中的每一者,使得驅動器D1至D3中的每一者用以從正反器電路510接收信號FFO1。
在一些實施例中,正反器電路510藉由輸出端T5耦合到驅動器D2和D3中的每一者,該輸出端T5在兩個PMOS電晶體中的每一者與兩個NMOS電晶體中的每一者之間的節點處耦合到從鎖存器SL的回饋反相器。在這樣的實施例中,正反器電路510由此用以輸出信號FFO2,使得信號FFO1和FFO2具有相同的相位並且共同對應於信號FFO,並且驅動器D2和D3中的每一者用以從正反器電路510接收信號FFO2。與驅動器D1至D3中的每一者用以接收信號FFO1的實施例相比,這樣的實施例減少了傳輸閘和正向反相器之間的從鎖存器SL上的負載效應。
在一些實施例中,例如,在下文結合第7A圖至第8C圖所描述的實施例中,電路500不包括驅動器對D2和D3,而正反器電路510耦合到I/O節點NOI並由此用以輸出信號FFO1或FFO2作為信號SO。
藉由包括與正反器電路510、在一些實施例中的驅動器D1、以及在一些實施例中的驅動器D2和D3進行組合的多工器520,電路500用以回應於信號SD而控制資料位元在I/O節點NIO和NOI之間傳輸的方向,從而能夠實現上文描述的關於電路100和串聯電路200的益處。
包括多工器320和330以及正反器電路310的電路300、包括多工器420和正反器電路310的電路400、以及包括多工器520和正反器電路510的電路500中的每一者是可用作電路100的電路的非限制性示例,由此能夠實現上文描述的益處。在各種實施例中,可用作電路100的電路以其他方式配置,例如,回應於信號SD和/或SE的邏輯位準的不同組合和/或包括不同的多工器和/或正反器配置,由此能夠實現上文描述的益處,都在本發明的保護範圍之內。
第6A圖至第6D圖是根據一些實施例的各個三態驅動器600A至600D的示意圖。在一些實施例中,三態驅動器600A至600D被稱為反相器600A至600D或三態反相器600A至600D。三態驅動器600A和600C中的每一者都可用作驅動器D2,並且三態驅動器600B和600D中的每一者都可用作驅動器D3,每個都在上文中結合第1圖至第5圖進行了描述。
三態驅動器600A包括串聯耦合在節點(圖中未標記)之間的PMOS電晶體P1和P2以及NMOS電晶體N1和N2,用以承載上文結合第3圖至第5圖所描述的電源電壓VDD和電源參考電壓VSS。電晶體P1和N2中的每一者都用以接收信號FFO,電晶體P2用以接收信號sdb,並且電晶體N1用以接收信號SD(每個都在上文中結合第1圖至第5圖進行了描述),電晶體P2和N1之間的節點(圖中未標記)對應於三態驅動器600A的輸出端。
三態驅動器600A由此用以回應於信號sdb的低邏輯位準和信號SD的高邏輯位準而藉由反轉信號FFO在輸出端處輸出信號SIO,並且回應於信號sdb的高邏輯位準和信號SD的低邏輯位準而處於高輸出阻抗狀態。
三態驅動器600B包括串聯耦合在節點(圖中未標記)之間的PMOS電晶體P3和P4以及NMOS電晶體N3和N4,用以承載電源電壓VDD和電源參考電壓VSS。電晶體P3和N4中的每一者都用以接收信號FFO,電晶體P4用以接收信號SD,並且電晶體N3用以接收信號sdb,電晶體P4和N3之間的節點(圖中未標記)對應於三態驅動器600B的輸出端。
三態驅動器600B由此用以回應於信號SD的低邏輯位準和信號sdb的高邏輯位準而藉由反轉信號FFO在輸出端處輸出信號SOI,並且回應於信號SD的高邏輯位準和信號sdb的低邏輯位準而在輸出端處於高輸出阻抗狀態。
三態驅動器600C包括三態驅動器600A的配置,其中添加了與電晶體P1並聯的PMOS電晶體P5、和耦合在電晶體N1和N2之間的NMOS電晶體N5,每個都用以接收上文結合第1圖至第5圖所描述的信號SE。如上面關於三態驅動器600A所描述的一樣,三態驅動器600C由此用以進一步回應於信號SE的高邏輯位準而輸出信號SIO,並且回應於信號SE的低邏輯位準而處於高輸出阻抗狀態。
三態驅動器600D包括三態驅動器600B的配置,其中添加了與電晶體P3並聯的PMOS電晶體P6、和耦合在電晶體N3和N4之間的NMOS電晶體N6,每個都用以接收信號SE。如上面關於三態驅動器600B所描述的一樣,三態驅動器600D由此用以進一步回應於信號SE的高邏輯位準而輸出信號SOI,並且回應於信號SE的低邏輯位準而處於高輸出阻抗狀態。
與三態驅動器600A和600B相比,三態驅動器600C和600D需要更大的面積並且能夠藉由僅在信號SE具有對應於包括三態驅動器600C和/或600D的電路的掃描模式的邏輯位準時才被啟用來降低功率。
藉由包括三態驅動器600A至600D中的一者或多者作為對應的驅動器D2或D3,例如上述電路100或300至500之一的電路能夠回應於信號SD而控制資料位元傳輸的方向,從而能夠實現上文描述的關於電路100和串聯電路200的益處。
三態驅動器600A至600D中的每一者是可用作驅動器D2或D3的電路的非限制性示例,由此能夠實現上文描述的益處。在各種實施例中,可用作驅動器D2或D3的電路以其他方式配置,例如,回應於信號SD和/或SE的邏輯位準的不同組合,由此能夠實現上文描述的益處,都在本發明的保護範圍之內。
第7A圖至第7D圖是根據一些實施例的掃描正反器串聯電路700的示意圖。在一些實施例中,掃描正反器串聯電路700被稱為串聯電路700。第7A圖是頂層圖,第7B圖至第7D圖中的每一個是串聯電路700的一個或多個電路的圖。
為了說明的目的,第7A圖至第7D圖被簡化。在一些實施例中,串聯電路700包括、被包含於和/或耦合到一個或多個附加電路,例如資料寄存器、控制電路或其他外部電路(未示出),由此一個或多個測試掃描能夠在串聯電路700中執行。為了清楚的目的,串聯電路700的各種特徵,例如I/O節點和端,未在第7A圖至第7D圖中標記。
如第7A圖所示,串聯電路700包括串聯耦合在上文結合串聯電路200以及第2A圖和第2B圖所描述的I/O節點SN1和SN2之間的N個電路710-1至710-N。與串聯電路200相比,串聯電路700包括電路100的兩個實例作為電路710-1和710-N,以及單向正反器電路的N-2個實例作為電路710-2至710-N-1。第7B圖描述了電路710-1,第7C圖描述了電路710-2至710-N-1的實例710-x,第7D圖描述了電路710-N。
I/O節點SN1耦合到電路710-1和710-N中的每一者的I/O節點NIO,並且I/O節點SN2耦合到電路710-1的選擇電路SSD的輸入端T2和電路710-N的I/O節點NOI。
第7B圖描述的電路710-1包括選擇電路SSD和S0以及正反器電路FF,被配置為如上文結合電路100和第1圖所描述的一樣。在一些實施例中,電路710-1還包括上文結合第1圖至第5圖所描述的驅動器D1(第7B圖中未示出)。
,電路710-1包括驅動器D4而非驅動器D1至D3,其用以接收信號SE和來自正反器電路FF的信號,例如上文結合第1圖至第5圖所描述的信號FFO,回應於與串聯電路700的掃描模式對應的信號SE的第一邏輯位準將信號SO輸出到輸出端(圖中未標記),並且回應於與串聯電路700的資料模式對應的信號SE的第二邏輯位準而處於高輸出阻抗狀態。在一些實施例中,驅動器D4被稱為三態驅動器D4或三態反相器D4。
電路710-1由此用以回應於與正向掃描對應的信號SD的第一邏輯位準而基於從電路710-N接收的信號SOI來輸出信號SO,並且回應於與反向掃描對應的信號SD的第二邏輯位準而基於從電路710-N接收的信號SIO來輸出信號SO。
第7C圖描述的電路710-x包括選擇電路S0、正反器電路FF和驅動器D4,而不包括用以接收信號SD的選擇電路SSD。在一些實施例中,電路710-x還包括上文結合第1圖至第5圖所描述的驅動器D1(第7C圖中未示出)。電路710-x的每個實例由此用以回應於與串聯電路700的掃描模式對應的信號SE的第一邏輯位準並且獨立於信號SD的邏輯位準基於接收的信號SI的實例而輸出信號SO的實例。
電路710-N包括選擇電路S0、正反器電路FF、在一些實施例中的驅動器D1、以及驅動器D2和D3中的每一者,被配置為如上文結合電路100和第1圖所描述的一樣。電路710-N由此用以回應於與正向掃描對應的信號SD的第一邏輯位準而從驅動器D3輸出信號SOI,並且回應於與反向掃描對應的信號SD的第二邏輯位準而從驅動器D2輸出信號SIO。
串聯電路700由此用以在正向和反向掃描方向上操作,其中資料位元僅在正向掃描方向上藉由電路710-2至710-N-1傳輸,並且在兩個方向上都藉由電路710-1和710-N傳輸,從而能夠實現上文描述的關於電路100和串聯電路200的一些或全部益處。與串聯電路200相比,串聯電路700具有更有限的故障檢測能力並且需要更少的空間。
第8A圖至第8C圖是根據一些實施例的掃描正反器串聯電路800的示意圖。在一些實施例中,掃描正反器串聯電路800被稱為串聯電路800。第8A圖是頂層圖,第8B圖和第8C圖中的每一者是串聯電路800的一個或多個電路的圖。
為了說明的目的,第8A圖至第8C圖被簡化。在一些實施例中,串聯電路800包括、被包含於和/或耦合到一個或多個附加電路,例如資料寄存器、控制電路或其他外部電路(未示出),由此一個或多個測試掃描能夠在串聯電路800中執行。為了清除的目的,串聯電路800的各種特徵,例如I/O節點和端,未在第8A圖至第8C圖中標記。
如第8A圖所示,串聯電路800包括串聯耦合在I/O節點SN1和SN2之間的N個電路810-1至810-N,其被配置為如上文關於串聯電路700和第7A圖至第7D圖所描述的一樣,只是電路810-1至810-N-1包括單個輸出端而不是輸出端和I/O節點兩者。因此,電路810-1至810-N-1中的每一者不包括驅動器D4,並且用以當串聯電路800在資料模式下運行時,在輸出端處輸出信號Q,並且當串聯電路800在掃描模式下運行時,藉由輸出端將信號SI輸出至電路810-2到810-N中的下一個更高編號的電路。在一些實施例中,電路810-1至810-N-1中的每一者還包括上文結合第1圖至第5圖所描述的驅動器D1(第8B圖和第8C圖中未示出)。
第8B圖描述的電路810-1包括選擇電路SSD和S0以及正反器電路FF,被配置為如上文結合電路100和第1圖所描述的一樣。電路810-1由此用以回應於與正向掃描對應的信號SD的第一邏輯位準而基於從電路810-N接收的信號SOI來輸出信號SI,並且回應於與反向掃描對應的信號SD的第二邏輯位準而基於從電路810-N接收的信號SIO來輸出信號SI。
第8C圖中描述的電路810-x包括選擇電路S0和正反器電路FF。電路810-x的每個實例由此用以回應於與串聯電路800的掃描模式對應的信號SE的第一邏輯位準並且獨立於信號SD的邏輯位準,而基於接收的信號SI的實例來輸出信號SI的實例。
電路810-N對應於上文結合第7D圖所描述的電路710-N,此處不再贅述。
串聯電路800由此用以在正向和反向掃描方向上操作,其中資料位元僅在正向掃描方向上藉由電路810-2至810-N-1傳輸,並且在兩個方向上都藉由電路810-1和810-N傳輸,從而能夠實現上文描述的關於電路100、串聯電路200和串聯電路700的一些或全部益處。與串聯電路700相比,串聯電路800具有更有限的故障檢測能力並且需要更少的空間。
第9圖是根據一些實施例的執行掃描的方法900的流程圖。方法900可與掃描正反器電路(如上文結合第1圖和第3圖至第5圖所描述的電路100或300至500)和/或掃描正反器串聯電路(如上文結合第2A圖、第2B圖、和第7A圖至第8C圖所描述的串聯電路200、700或800)一起使用。
第9圖中描述的方法900的操作順序僅用於說明,方法900的操作能夠以不同於第9圖所示的循序執行。在一些實施例中,除了第9圖中所描述的操作之外的其他操作也可以在第9圖中所描述的操作之前、之間、期間和/或之後執行。在一些實施例中,方法900的操作是操作IC的方法的操作子集,例如,DFT操作的子集。
在操作910,在掃描正反器電路處接收掃描方向信號。在一些實施例中,接收掃描方向信號包括接收上文結合第1圖至第8C圖所描述的信號SD。在一些實施例中,在掃描正反器電路處接收掃描方向信號包括在上文結合第1圖至第8C圖所描述的一個或多個電路100或300至500、或串聯電路200、700或800處接收信號。
在一些實施例中,在掃描正反器電路處接收掃描方向信號包括在選擇電路、第一驅動器和第二驅動器中的每一者處接收掃描方向信號。在一些實施例中,在選擇電路處接收掃描方向信號包括在上文結合第1圖所描述的選擇電路SSD處、或在上文結合第3圖至第5圖所描述的多工器330、420或520處接收掃描方向信號。在一些實施例中,在第一驅動器和第二驅動器處接收掃描方向信號包括在上文結合第1圖和第3圖至第5圖所描述的驅動器D2和D3處接收掃描方向信號。
在一些實施例中,在選擇電路、第一驅動器和第二驅動器中的每一者處接收掃描方向信號包括在上文結合第2A圖和第2B圖所描述的電路210-1至210-N中的每一者處接收掃描方向信號。在一些實施例中,在選擇電路、第一驅動器和第二驅動器中的每一者處接收掃描方向信號包括在上文結合第7A圖至第8C圖所描述的電路710-1或810-1的選擇電路以及相應電路710-N或810-N的第一驅動器和第二驅動器處接收掃描方向信號。
在操作920,回應於掃描方向信號具有第一邏輯位準,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元。在一些實施例中,掃描方向信號具有第一邏輯位準包括掃描方向信號SD具有低邏輯位準。
在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括:如上文結合第1圖至第5圖所描述的,使用電路100或300至500在I/O節點NIO處接收信號SI中包括的第一資料位元並在I/O節點NOI處的信號SOI中輸出第一資料位元。在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括:如上文結合第2A圖、第2B圖、以及第7A圖至第8C圖所描述的,使用串聯電路200、700或800將第一資料位元從I/O節點SN1傳輸到I/O節點SN2。
在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括:如上文結合第1圖至第8C圖所描述的,在選擇電路的第一輸入端(例如選擇電路SSD的端T1)選擇第一資料位元,並從第一驅動器(例如驅動器D3、600B或600D)輸出第一資料位元。
在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括:如上文結合第1圖至第8C圖所描述的,控制第二驅動器(例如驅動器D2、600A或600C)處於高輸出阻抗狀態。
在操作930,回應於掃描方向信號具有第二邏輯位準,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元。在一些實施例中,掃描方向信號具有第二邏輯位準包括掃描方向信號SD具有高邏輯位準。
在一些實施例中,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括:如上文結合第1圖至第5圖所描述的,使用電路100或300至500在I/O節點NOI處接收信號SO中包括的第二資料位元並在I/O節點NIO處的信號SIO中輸出第二資料位元。在一些實施例中,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括:如上文結合第2A圖、第2B圖、以及第7A圖至第8C圖所描述的,使用串聯電路200、700或800將第二資料位元從I/O節點SN2傳輸到I/O節點SN1。
在一些實施例中,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括:如上文結合第1圖至第8C圖所描述的,在選擇電路的第二輸入端(例如選擇電路SSD的端T2)選擇第二資料位元,並從第二驅動器(例如驅動器D2、600A或600C)輸出第二資料位元。
在一些實施例中,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括:如上文結合第1圖至第8C圖所描述的,控制第一驅動器(例如驅動器D3、600B或600D)處於高輸出阻抗狀態。
藉由執行方法900的操作,執行其中掃描正反器電路藉由沿正向掃描方向和反向掃描方向傳輸資料位元來回應掃描方向信號的掃描操作,從而能夠實現上文描述的關於電路100和300至500以及串聯電路200、700和800的益處。
在一些實施例中,一種掃描正反器電路,包括:第一I/O節點和第二I/O節點;選擇電路,選擇電路包括耦合到第一I/O節點的第一輸入端和耦合到第二I/O節點的第二輸入端;正反器電路,正反器電路耦合到選擇電路;第一驅動器,第一驅動器耦合在正反器電路與第一I/O節點之間;以及第二驅動器,第二驅動器耦合在正反器電路與第二I/O節點之間。選擇電路、第一驅動器和第二驅動器中的每一者用以接收掃描方向信號,回應於掃描方向信號具有第一邏輯位準,選擇電路用以回應在第一輸入端接收的第一信號,並且第二驅動器用以回應於正反器電路的輸出信號而輸出第二信號。回應於掃描方向信號具有第二邏輯位準,選擇電路用以回應在第二輸入端接收的第三信號,並且第一驅動器用以回應於正反器電路的輸出信號而輸出第四信號。在一些實施例中,第一驅動器包括第一三態反相器,第一三態反相器用以回應於掃描方向信號具有第一邏輯位準而處於高輸出阻抗狀態,以及第二驅動器包括第二三態反相器,第二三態反相器用以回應於掃描方向信號具有第二邏輯位準而處於高輸出阻抗狀態。在一些實施例中,掃描正反器電路包括資料輸出端;以及第三驅動器,第三驅動器用以回應於正反器電路的輸出信號而在資料輸出端產生資料輸出信號。在一些實施例中,選擇電路包括資料輸入端,並用以:接收掃描致能信號,以及回應於掃描致能信號,來回應於在資料輸入端接收的資料輸入信號、或第一信號或第三信號之一中的任一者,而向正反器電路輸出第五信號。在一些實施例中,第一驅動器用以進一步回應於掃描致能信號而輸出第四信號,以及第二驅動器用以進一步回應於掃描致能信號而輸出第二信號。在一些實施例中,選擇電路包括與第二多工器串聯耦合的第一多工器,第一多工器用以回應於掃描方向信號選擇第一信號或第三信號之一,並且第二多工器用以回應於掃描致能信號而選擇已選擇的第一信號或第三信號之一、或資料輸入信號。在一些實施例中,選擇電路包括多工器,多工器包括三個PMOS支路和三個NMOS支路,第一和第二PMOS支路以及第一和第二NMOS支路用以回應於掃描方向信號和掃描致能信號選擇第一信號或第三信號之一,並且第二和第三PMOS支路以及第二和第三NMOS支路用以回應於掃描致能信號而選擇已選擇的第一信號或第三信號之一、或資料輸入信號。在一些實施例中,選擇電路包括一系列的第一反相器到第三反相器,第一反相器用以回應於掃描方向信號和掃描致能信號而選擇第一信號或第三信號之一,第二反相器用以回應於掃描致能信號而選擇已選擇的第一信號或第三信號之一、或資料輸入信號,並且第三反相器用以回應於時脈信號而輸出第五信號。在一些實施例中,正反器電路的輸出信號是正反器電路的第一輸出信號,並且掃描正反器電路包括第三驅動器,第三驅動器用以回應於正反器電路的第二輸出信號而產生資料輸出信號。
在一些實施例中,一種串聯電路,包括:第一I/O節點和第二I/O節點;以及串聯耦合的第一掃描正反器電路到最末掃描正反器電路。第一掃描正反器電路包括選擇電路,選擇電路耦合到第一I/O節點並用以接收掃描方向信號,最末掃描正反器電路耦合到第二I/O節點並且包括第一驅動器和第二驅動器,第一驅動器和第二驅動器用以接收掃描方向信號。回應於掃描方向信號具有第一邏輯位準,選擇電路用以回應於在第一I/O節點處接收的第一信號而輸出正反器輸入信號,並且第一驅動器用以回應於正反器輸入信號向第二I/O節點輸出第二信號,並且應於掃描方向信號具有第二邏輯位準,第二驅動器用以回應於在第二I/O節點處接收的第四信號而輸出第三信號,並且選擇電路用以回應於第四信號而輸出正反器輸入信號。在一些實施例中,選擇電路用以:接收資料輸入信號和掃描致能信號,以及回應於掃描致能信號而輸出資料信號作為正反器輸入信號。在一些實施例中,第一驅動器用以進一步回應於掃描致能信號而輸出第二信號,以及第二驅動器用以進一步回應於掃描致能信號而輸出第三信號。在一些實施例中,第一驅動器包括第一三態反相器,第一三態反相器用以回應於掃描方向信號具有第二邏輯位準而處於高輸出阻抗狀態,以及第二驅動器包括第二三態反相器,第二三態反相器用以回應於掃描方向信號具有第一邏輯位準而處於高輸出阻抗狀態。在一些實施例中,第一掃描正反器電路到最末掃描正反器電路中的每一者包括相應選擇電路以及第一驅動器和第二驅動器,該相應選擇電路以及第一驅動器和第二驅動器用以接收掃描方向信號,每個第一驅動器耦合到相應選擇電路的第一輸入端,並且每個第二驅動器耦合到相應選擇電路的第二輸入端。在一些實施例中,選擇電路包括:第一輸入端,耦合到第一驅動器和第二I/O節點;以及第二輸入端,耦合到第二驅動器和第一I/O節點,並且在第一掃描正反器電路和最末掃描正反器電路之間的每個掃描正反器電路用以獨立於掃描方向信號而在第一輸出端處輸出掃描信號。在一些實施例中,在第一掃描正反器電路和最末掃描正反器電路之間的每個掃描正反器電路還用以在第二輸出端處輸出資料信號。
在一些實施例中,一種執行掃描操作的方法,包括:在掃描正反器電路處接收掃描方向信號;回應於掃描方向信號具有第一邏輯位準,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元;以及回應於掃描方向信號具有第二邏輯位準,使用掃描正反器電路沿反向掃描方向傳輸第二資料位元。在一些實施例中,在掃描正反器電路處接收掃描方向信號包括在選擇電路、第一驅動器和第二驅動器中的每一者處接收掃描方向信號。在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括:在選擇電路的第一輸入端處選擇第一資料位元;以及從第一驅動器輸出第一資料位元,並且使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括:在選擇電路的第二輸入端處選擇第二資料位元;以及從第二驅動器輸出第二資料位元。在一些實施例中,使用掃描正反器電路沿正向掃描方向傳輸第一資料位元包括控制第二驅動器處於高輸出阻抗狀態,並且使用掃描正反器電路沿反向掃描方向傳輸第二資料位元包括控制第一驅動器處於高輸出阻抗狀態。
本領域普通技術人員將容易看到,本揭露之一些實施例中的一個或多個實現了上述一個或多個優點。在閱讀上述說明書之後,普通技術人員將能夠實現如本文廣泛揭露的各種變化、等同物的替換和各種其它實施例。因此,此處授予的保護僅由所附請求項及其等同物中包含的定義限定。
100、210-1~210-N、300、400、500、710-1~710-N、810-1~810-N:電路
200、700、800:串聯電路
110、310、510:正反器電路
320、330、420、520:多工器
600A~600D:驅動器
900:方法
910、920、930:操作
在結合圖式閱讀時,可以從下面的具體實施方式中最佳地理解本揭露之一些實施例的各方面。應注意,根據本行業中的標準實踐,各種特徵未按比例繪製。事實上,為了討論的清楚起見,各個特徵的尺寸可能被任意增大或縮小。
第1圖是根據一些實施例的掃描正反器電路的示意圖。
第2A圖和第2B圖是根據一些實施例的掃描正反器串聯電路的示意圖。
第3圖是根據一些實施例的掃描正反器電路的示意圖。
第4圖是根據一些實施例的掃描正反器電路的示意圖。
第5圖是根據一些實施例的掃描正反器電路的示意圖。
第6A圖至第6D圖是根據一些實施例的三態驅動器的示意圖。
第7A圖至第7D圖是根據一些實施例的掃描正反器串聯電路的示意圖。
第8A圖至第8C圖是根據一些實施例的掃描正反器串聯電路的示意圖。
第9圖是根據一些實施例的執行掃描的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
900:方法
910、920、930:操作
Claims (20)
- 一種掃描正反器電路,包括: 一第一輸入/輸出節點和一第二輸入/輸出節點; 一選擇電路,該選擇電路包括耦合到該第一輸入/輸出節點的一第一輸入端和耦合到該第二輸入/輸出節點的一第二輸入端; 一正反器電路,該正反器電路耦合到該選擇電路; 一第一驅動器,該第一驅動器耦合在該正反器電路與該第一輸入/輸出節點之間;以及 一第二驅動器,該第二驅動器耦合在該正反器電路與該第二輸入/輸出節點之間,其中: 該選擇電路、該第一驅動器和該第二驅動器中的每一者用以接收一掃描方向信號, 回應於該掃描方向信號具有一第一邏輯位準, 該選擇電路用以回應在該第一輸入端接收的一第一信號,並且 該第二驅動器用以回應於該正反器電路的一輸出信號而輸出一第二信號,並且 回應於該掃描方向信號具有一第二邏輯位準, 該選擇電路用以回應在該第二輸入端接收的一第三信號,並且 該第一驅動器用以回應於該正反器電路的該輸出信號而輸出一第四信號。
- 如請求項1所述的掃描正反器電路,其中: 該第一驅動器包括一第一三態反相器,該第一三態反相器用以回應於該掃描方向信號具有該第一邏輯位準而處於一高輸出阻抗狀態,以及 該第二驅動器包括一第二三態反相器,該第二三態反相器用以回應於該掃描方向信號具有該第二邏輯位準而處於該高輸出阻抗狀態。
- 如請求項1所述的掃描正反器電路,還包括: 一資料輸出端;以及 一第三驅動器,該第三驅動器用以回應於該正反器電路的該輸出信號而在該資料輸出端產生一資料輸出信號。
- 如請求項1所述的掃描正反器電路,其中: 該選擇電路包括一資料輸入端,並且 該選擇電路用以: 接收一掃描致能信號,以及 回應於該掃描致能信號,來回應於在該資料輸入端接收的一資料輸入信號、或該第一信號或該第三信號之一中的任一者,而向該正反器電路輸出一第五信號。
- 如請求項4所述的掃描正反器電路,其中: 該第一驅動器用以進一步回應於該掃描致能信號而輸出該第四信號,以及 該第二驅動器用以進一步回應於該掃描致能信號而輸出該第二信號。
- 如請求項4所述的掃描正反器電路,其中: 該選擇電路包括與一第二多工器串聯耦合的一第一多工器, 該第一多工器用以回應於該掃描方向信號而選擇該第一信號或該第三信號之一,並且 該第二多工器用以回應於該掃描致能信號而選擇已選擇的該第一信號或該第三信號之一、或該資料輸入信號。
- 如請求項4所述的掃描正反器電路,其中: 該選擇電路包括一多工器,該多工器包括一第一PMOS支路、一第二PMOS支路和一第三PMOS支路以及一第一NMOS支路、一第二NMOS支路和一第三NMOS支路, 該第一PMOS支路和該第二PMOS支路以及該第一NMOS支路和該第二NMOS支路用以回應於該掃描方向信號和該掃描致能信號而選擇該第一信號或該第三信號之一,並且 該第二PMOS支路和該第三PMOS支路以及該第二NMOS支路和該第三NMOS支路用以回應於該掃描致能信號而選擇已選擇的該第一信號或該第三信號之一、或該資料輸入信號。
- 如請求項4所述的掃描正反器電路,其中: 該選擇電路包括一系列的一第一反相器、一第二反相器和一第三反相器, 該第一反相器用以回應於該掃描方向信號和該掃描致能信號而選擇該第一信號或該第三信號之一, 該第二反相器用以回應於該掃描致能信號而選擇已選擇的該第一信號或該第三信號之一、或該資料輸入信號,並且 該第三反相器用以回應於一時脈信號而輸出該第五信號。
- 如請求項8所述的掃描正反器電路,其中: 該正反器電路的該輸出信號是該正反器電路的一第一輸出信號,並且 該掃描正反器電路包括一第三驅動器,該第三驅動器用以回應於該正反器電路的一第二輸出信號而產生一資料輸出信號。
- 一種串聯電路,包括: 一第一輸入/輸出節點和一第二輸入/輸出節點;以及 串聯耦合的一第一掃描正反器電路到一最末掃描正反器電路, 其中: 該第一掃描正反器電路包括一選擇電路,該選擇電路耦合到該第一輸入/輸出節點並用以接收一掃描方向信號, 該最末掃描正反器電路耦合到該第二輸入/輸出節點並且包括一第一驅動器和一第二驅動器,該第一驅動器和該第二驅動器用以接收該掃描方向信號, 回應於該掃描方向信號具有一第一邏輯位準, 該選擇電路用以回應於在該第一輸入/輸出節點處接收的一第一信號而輸出一正反器輸入信號,並且 該第一驅動器用以回應於該正反器輸入信號而向該第二輸入/輸出節點輸出一第二信號,並且 回應於該掃描方向信號具有一第二邏輯位準, 該第二驅動器用以回應於在該第二輸入/輸出節點處接收的一第四信號而輸出一第三信號,並且 該選擇電路用以回應於該第四信號而輸出該正反器輸入信號。
- 如請求項10所述的串聯電路,其中,該選擇電路用以: 接收一資料輸入信號和一掃描致能信號,以及 回應於該掃描致能信號而輸出該資料輸入信號作為該正反器輸入信號。
- 如請求項11所述的串聯電路,其中: 該第一驅動器用以進一步回應於該掃描致能信號而輸出該第二信號,以及 該第二驅動器用以進一步回應於該掃描致能信號而輸出該第三信號。
- 如請求項10所述的串聯電路,其中: 該第一驅動器包括一第一三態反相器,該第一三態反相器用以回應於該掃描方向信號具有該第二邏輯位準而處於一高輸出阻抗狀態,以及 該第二驅動器包括一第二三態反相器,該第二三態反相器用以回應於該掃描方向信號具有該第一邏輯位準而處於該高輸出阻抗狀態。
- 如請求項10所述的串聯電路,其中: 該第一掃描正反器電路到該最末掃描正反器電路中的每一者包括一相應選擇電路以及一第一驅動器和一第二驅動器,該相應選擇電路以及該第一驅動器和該第二驅動器用以接收該掃描方向信號, 每個第一驅動器耦合到該相應選擇電路的一第一輸入端,並且 每個第二驅動器耦合到相應選擇電路的一第二輸入端。
- 如請求項10所述的串聯電路,其中: 該選擇電路包括: 一第一輸入端,耦合到該第一驅動器和該第二輸入/輸出節點;以及 一第二輸入端,耦合到該第二驅動器和該第一輸入/輸出節點,並且 在該第一掃描正反器電路和該最末掃描正反器電路之間的每個掃描正反器電路用以獨立於該掃描方向信號而在一第一輸出端處輸出一掃描信號。
- 如請求項15所述的串聯電路,其中: 在該第一掃描正反器電路和該最末掃描正反器電路之間的每個掃描正反器電路還用以在一第二輸出端處輸出一資料信號。
- 一種執行掃描操作的方法,該方法包括: 在一掃描正反器電路處接收一掃描方向信號; 回應於該掃描方向信號具有一第一邏輯位準,使用該掃描正反器電路沿一正向掃描方向傳輸一第一資料位元;以及 回應於該掃描方向信號具有一第二邏輯位準,使用該掃描正反器電路沿一反向掃描方向傳輸一第二資料位元。
- 如請求項17所述的方法,其中: 在該掃描正反器電路處該接收該掃描方向信號包括:在一選擇電路、一第一驅動器和一第二驅動器中的每一者處接收該掃描方向信號。
- 如請求項18所述的方法,其中: 該使用該掃描正反器電路沿該正向掃描方向傳輸該第一資料位元包括: 在該選擇電路的一第一輸入端處選擇該第一資料位元;以及 從該第一驅動器輸出該第一資料位元,並且 該使用該掃描正反器電路沿該反向掃描方向傳輸該第二資料位元包括: 在該選擇電路的一第二輸入端處選擇該第二資料位元;以及 從該第二驅動器輸出該第二資料位元。
- 如請求項19所述的方法,其中: 該使用該掃描正反器電路沿該正向掃描方向傳輸該第一資料位元包括:控制該第二驅動器處於一高輸出阻抗狀態,並且 該使用該掃描正反器電路沿該反向掃描方向傳輸該第二資料位元包括:控制該第一驅動器處於該高輸出阻抗狀態。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211145292.9 | 2022-09-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202414423A true TW202414423A (zh) | 2024-04-01 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7358786B2 (en) | Control signal generator, latch circuit, flip flop and method for controlling operations of the flip-flop | |
US9664735B2 (en) | Debugging scan latch circuits using flip devices | |
TWI642275B (zh) | 正反器電路和掃描鏈 | |
US7737757B2 (en) | Low power level shifting latch circuits with gated feedback for high speed integrated circuits | |
JP2013538358A (ja) | フルスキャン能力を有するレジスタ | |
US20080077830A1 (en) | Internal signal monitoring device in semiconductor memory device and method for monitoring the same | |
US7511509B2 (en) | Semiconductor device and test system which output fuse cut information sequentially | |
JP4355345B2 (ja) | 集積回路における電圧変動を抑制する回路 | |
TWI771981B (zh) | 掃描輸出觸發器 | |
WO2012153516A1 (ja) | 入力回路 | |
US8181073B2 (en) | SRAM macro test flop | |
US20070079193A1 (en) | Scannable Latch | |
US7230446B2 (en) | Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor | |
TW202414423A (zh) | 掃描正反器電路、串聯電路及執行掃描操作的方法 | |
KR100699840B1 (ko) | 퓨즈 절단에 상관없이 반도체 집적 회로의 최적화 조건을재설정하는 로직 회로 | |
KR100452335B1 (ko) | 고속동작 테스트가 가능한 반도체 메모리장치의 데이터확장회로 및 그 방법 | |
JP2000162284A (ja) | 半導体集積回路 | |
US20240097661A1 (en) | Bi-directional scan flip-flop circuit and method | |
KR20050067813A (ko) | 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로 | |
JP5807287B2 (ja) | 試験可能な不揮発論理ゲート | |
US10288678B2 (en) | Debugging scan latch circuits using flip devices | |
JP4365433B2 (ja) | 半導体集積回路 | |
US7463063B2 (en) | Semiconductor device | |
TWI773638B (zh) | 保險絲區塊單元、保險絲區塊系統,以及記憶體裝置 | |
KR20170071828A (ko) | 반도체 장치 및 이를 포함하는 테스트 시스템 |