TW202414238A - 交錯差分訊號迴路系統及其方法 - Google Patents
交錯差分訊號迴路系統及其方法 Download PDFInfo
- Publication number
- TW202414238A TW202414238A TW111136160A TW111136160A TW202414238A TW 202414238 A TW202414238 A TW 202414238A TW 111136160 A TW111136160 A TW 111136160A TW 111136160 A TW111136160 A TW 111136160A TW 202414238 A TW202414238 A TW 202414238A
- Authority
- TW
- Taiwan
- Prior art keywords
- pin
- differential signal
- electrically connected
- signal line
- interface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims description 27
- 230000008054 signal transmission Effects 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 238000012360 testing method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一種交錯差分訊號迴路系統及其方法，將線路轉換卡的第一差分訊號介面中TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連接形成的迴路，線路轉換卡不需要進行額外的檢測，即可提供待測試電路板的中央處理器生成的差分訊號自發自接的差分訊號迴路檢測，並且藉由TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連以避免訊號短路無法檢測的情況，藉此可以達成藉由線路轉換卡實現差分訊號迴路檢測以提高差分訊號檢測效率的技術功效。
Description
一種迴路系統及其方法，尤其是指一種差分訊號介面中TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連接形成的迴路的交錯差分訊號迴路系統及其方法。
現有對於差分訊號檢測方式一般以下列方式進行：待測試電路板的差分訊號介面與測試卡的連接介面相連，測試卡接收外部檢測裝置的差分訊號生成指令生成差分訊號，由差分訊號進行待測試電路板的差分訊號介面的檢測。
現有差分訊號檢測方式需要額外設計與製造測試卡以實現差分訊號介面的差分訊號檢測，除了測試成本的增加之外，更需要額外對測試卡進行檢測，否則將無法正確的檢測出待測試電路板的差分訊號介面還是測試卡的連接介面出現問題。
綜上所述，可知先前技術中長期以來一直存在透過測試卡進行差分訊號檢測成本增加與需要額外對測試卡進行檢測的問題，因此有必要提出改進的技術手段，來解決此一問題。
有鑒於先前技術存在透過測試卡進行差分訊號檢測成本增加與需要額外對測試卡進行檢測的問題，本發明遂揭露一種交錯差分訊號迴路系統及其方法，其中：
本發明所揭露第一實施態樣的交錯差分訊號迴路系統，其包含：線路轉換卡以及待測試電路板。
線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一正傳送（TX+）腳位、第一負傳送（TX-）腳位、第一正接收（RX+）腳位、第一負接收（RX-）腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位以及多個接地腳位，第一TX+腳位與第二RX+腳位形成電性連接，第一TX-腳位與第二RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接。
待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位以及多個接地腳位。
其中，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第二RX+腳位以及第五RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第二RX-腳位以及第五RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞；及第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四RX+腳位、第一RX+腳位、第二TX+腳位以及第五TX+腳位形成第二正差分訊號線路，第四RX-腳位、第一RX-腳位、第二TX-腳位以及第五TX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞。
本發明所揭露第二實施態樣的交錯差分訊號迴路系統，其包含：線路轉換卡以及待測試電路板。
線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位、第三TX+腳位、第三TX-腳位、第三RX+腳位、第三RX-腳位以及多個接地腳位，第一TX+腳位與第三RX+腳位形成電性連接，第一TX-腳位與第三RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接，第三TX+腳位與第二RX+腳位形成電性連接，第三TX-腳位與第二RX-腳位形成電性連接。
待測試電路板，具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位、第六TX+腳位、第六TX-腳位、第六RX+腳位、第六RX-腳位以及多個接地腳位。
其中，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第三RX+腳位以及第六RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第三RX-腳位以及第六RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞；第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第五TX+腳位、第二TX+腳位、第一RX+腳位以及第四RX+腳位形成第二正差分訊號線路，第五TX-腳位、第二TX-腳位、第一RX-腳位以及第四RX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞；及第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第六RX+腳位、第三RX+腳位、第二TX+腳位以及第五TX+腳位形成第三正差分訊號線路，第六RX-腳位、第三RX-腳位、第二TX-腳位以及第五TX-腳位形成第三負差分訊號線路，第三正差分訊號線路與第三負差分訊號線路以提供第三差分訊號的傳遞。
本發明所揭露第一實施態樣的交錯差分訊號迴路方法，其包含下列步驟：
首先，線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位以及多個接地腳位；接著，第一TX+腳位與第二RX+腳位形成電性連接，第一TX-腳位與第二RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接；接著，待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接；接著，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位以及多個接地腳位；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第二RX+腳位以及第五RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第二RX-腳位以及第五RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞；最後，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四RX+腳位、第一RX+腳位、第二TX+腳位以及第五TX+腳位形成第二正差分訊號線路，第四RX-腳位、第一RX-腳位、第二TX-腳位以及第五TX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞。
本發明所揭露第二實施態樣的交錯差分訊號迴路方法，其包含下列步驟：
首先，線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位、第三TX+腳位、第三TX-腳位、第三RX+腳位、第三RX-腳位以及多個接地腳位；接著，第一TX+腳位與第三RX+腳位形成電性連接，第一TX-腳位與第三RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接，第三TX+腳位與第二RX+腳位形成電性連接，第三TX-腳位與第二RX-腳位形成電性連接；接著，待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接；接著，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位、第六TX+腳位、第六TX-腳位、第六RX+腳位、第六RX-腳位以及多個接地腳位；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第三RX+腳位以及第六RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第三RX-腳位以及第六RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第五TX+腳位、第二TX+腳位、第一RX+腳位以及第四RX+腳位形成第二正差分訊號線路，第五TX-腳位、第二TX-腳位、第一RX-腳位以及第四RX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞；最後，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第六RX+腳位、第三RX+腳位、第二TX+腳位以及第五TX+腳位形成第三正差分訊號線路，第六RX-腳位、第三RX-腳位、第二TX-腳位以及第五TX-腳位形成第三負差分訊號線路，第三正差分訊號線路與第三負差分訊號線路以提供第三差分訊號的傳遞。
本發明所揭露的系統及方法如上，與先前技術之間的差異在於將線路轉換卡的第一差分訊號介面中TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連接形成的迴路，線路轉換卡不需要進行額外的檢測，即可提供待測試電路板的中央處理器生成的差分訊號自發自接的差分訊號迴路檢測，並且藉由TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連以避免訊號短路無法檢測的情況。
透過上述的技術手段，本發明可以達成藉由線路轉換卡實現差分訊號迴路檢測以提高差分訊號檢測效率的技術功效。
以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
以下說明本發明所揭露第一實施態樣的交錯差分訊號迴路系統，並請參考「第1圖」所示，「第1圖」繪示為本發明交錯差分訊號迴路系統的第一實施態樣系統方塊圖。
本發明所揭露第一實施態樣的交錯差分訊號迴路系統，其包含：線路轉換卡10以及待測試電路板20。
線路轉換卡10具有第一差分訊號介面30，第一差分訊號介面30具有第一正傳送（TX+）腳位311、第一負傳送（TX-）腳位312、第一正接收（RX+）腳位313、第一負接收（RX-）腳位314、第二TX+腳位321、第二TX-腳位322、第二TX+腳位323、第二TX-腳位324以及多個接地腳位GND。
第一TX+腳位311與第二RX+腳位323形成電性連接，第一TX-腳位312與第二RX-腳位324形成電性連接，第一RX-腳位313與第二TX+腳位321形成電性連接，第一RX-腳位314與第二TX-腳位322形成電性連接，在「第1圖」中，為了呈現出上述腳位的連線示意，故而將腳位繪示為具有一定的距離，然而實際上腳位彼此為相互緊貼。
待測試電路板20具有第二差分訊號介面40以及中央處理器21，第二差分訊號介面40與中央處理器21形成電性連接，第二差分訊號介面40具有第四TX+腳位411、第四TX-腳位412、第四RX+腳位413、第四RX-腳位414、第五TX+腳位421、第五TX-腳位422、第五RX+腳位423、第五RX-腳位424以及多個接地腳位GND。
第一差分訊號介面30與第二差分訊號介面40相互插接形成電性連接時，第四TX+腳位411、第一TX+腳位311、第二TX+腳位323以及第五RX+腳位423形成第一正差分訊號線路，第四TX-腳位412、第一TX-腳位312、第二TX-腳位324以及第五RX-腳位424形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞。
第一差分訊號介面30與第二差分訊號介面40相互插接形成電性連接時，第四RX+腳位413、第一TX-腳位313、第二TX+腳位321以及第五TX+腳位421形成第二正差分訊號線路，第四RX-腳位414、第一RX-腳位314、第二TX-腳位322以及第五TX-腳位422形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞。
檢測裝置50與線路轉換卡10形成電性連接，檢測裝置50透過線路轉換卡10提供差分訊號生成指令至中央處理器21，中央處理器21依據差分訊號生成指令生成第一差分訊號以及/或是第二差分訊號，以透過第一正差分訊號線路與第一負差分訊號線路以及/或是第二正差分訊號線路與第二負差分訊號線路進行差分訊號的檢測。
以下說明本發明所揭露第二實施態樣的交錯差分訊號迴路系統，並請參考「第2圖」所示，「第2圖」繪示為本發明交錯差分訊號迴路系統的第二實施態樣系統方塊圖。
本發明所揭露第二實施態樣的交錯差分訊號迴路系統，其包含：線路轉換卡10以及待測試電路板20。
線路轉換卡10具有第一差分訊號介面30，第一差分訊號介面30具有第一TX+腳位311、第一TX-腳位312、第一TX-腳位313、第一RX-腳位314、第二TX+腳位321、第二TX-腳位322、第二TX+腳位323、第二TX-腳位324、第三TX+腳位331、第三TX-腳位332、第三RX+腳位333、第三RX-腳位334以及多個接地腳位GND。
第一TX+腳位311與第三RX+腳位333形成電性連接，第一TX-腳位312與第三RX-腳位334形成電性連接，第一RX+腳位313與第二TX+腳位321形成電性連接，第一RX-腳位314與第二TX-腳位322形成電性連接，第三TX+腳位331與第二RX+腳位323形成電性連接，第三TX-腳位332與第二RX-腳位324形成電性連接，在「第2圖」中，為了呈現出上述腳位的連線示意，故而將腳位繪示為具有一定的距離，然而實際上腳位彼此為相互緊貼。
待測試電路板20，具有第二差分訊號介面40以及中央處理器21，第二差分訊號介面40與中央處理器21形成電性連接，第二差分訊號介面40具有第四TX+腳位411、第四TX-腳位412、第四RX+腳位413、第四RX-腳位414、第五TX+腳位421、第五TX-腳位422、第五RX+腳位423、第五RX-腳位424、第六TX+腳位431、第六TX-腳位432、第六RX+腳位433、第六RX-腳位434以及多個接地腳位GND。
第一差分訊號介面30與第二差分訊號介面40相互插接形成電性連接時，第四TX+腳位411、第一TX+腳位311、第三RX+腳位333以及第六RX+腳位433形成第一正差分訊號線路，第四TX-腳位412、第一TX-腳位312、第三RX-腳位334以及第六RX-腳位434形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞。
第一差分訊號介面30與第二差分訊號介面40相互插接形成電性連接時，第五TX+腳位421、第二TX+腳位321、第一TX-腳位313以及第四RX+腳位413形成第二正差分訊號線路，第五TX-腳位422、第二TX-腳位322、第一RX-腳位314以及第四RX-腳位414形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞。
第一差分訊號介面30與第二差分訊號介面40相互插接形成電性連接時，第六RX+腳位433、第三RX+腳位333、第二TX+腳位321以及第五TX+腳位421形成第三正差分訊號線路，第六RX-腳位434、第三RX-腳位334、第二TX-腳位322以及第五TX-腳位422形成第三負差分訊號線路，第三正差分訊號線路與第三負差分訊號線路以提供第三差分訊號的傳遞。
檢測裝置50與線路轉換卡10形成電性連接，檢測裝置50透過線路轉換卡10提供差分訊號生成指令至中央處理器21，中央處理器21依據差分訊號生成指令生成第一差分訊號、第二差分訊號以及/或是第三差分訊號，以透過第一正差分訊號線路與第一負差分訊號線路、第二正差分訊號線路與第二負差分訊號線路以及/或是第三正差分訊號線路與第三負差分訊號線路進行差分訊號的檢測。
接著，以下將說明本發明第一實施態樣的運作方法，並請同時參考「第3圖」所示，「第3圖」繪示為本發明交錯差分訊號迴路方法的第一實施態樣方法流程圖。
本發明所揭露第一實施態樣的交錯差分訊號迴路方法，其包含下列步驟：
首先，線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位以及多個接地腳位（步驟601）；接著，第一TX+腳位與第二RX+腳位形成電性連接，第一TX-腳位與第二RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接（步驟602）；接著，待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接（步驟603）；接著，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位以及多個接地腳位（步驟604）；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第二RX+腳位以及第五RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第二RX-腳位以及第五RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞（步驟605）；最後，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四RX+腳位、第一RX+腳位、第二TX+腳位以及第五TX+腳位形成第二正差分訊號線路，第四RX-腳位、第一RX-腳位、第二TX-腳位以及第五TX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞（步驟606）。
接著，以下將說明本發明第二實施態樣的運作方法，並請同時參考「第4A圖」以及「第4B圖」所示，「第4A圖」以及「第4B圖」繪示為本發明交錯差分訊號迴路方法的第二實施態樣方法流程圖。
本發明所揭露第二實施態樣的交錯差分訊號迴路方法，其包含下列步驟：
首先，線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位、第三TX+腳位、第三TX-腳位、第三RX+腳位、第三RX-腳位以及多個接地腳位（步驟701）；接著，第一TX+腳位與第三RX+腳位形成電性連接，第一TX-腳位與第三RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接，第三TX+腳位與第二RX+腳位形成電性連接，第三TX-腳位與第二RX-腳位形成電性連接（步驟702）；接著，待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接（步驟703）；接著，第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位、第六TX+腳位、第六TX-腳位、第六RX+腳位、第六RX-腳位以及多個接地腳位（步驟704）；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第三RX+腳位以及第六RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第三RX-腳位以及第六RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞（步驟705）；接著，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第五TX+腳位、第二TX+腳位、第一RX+腳位以及第四RX+腳位形成第二正差分訊號線路，第五TX-腳位、第二TX-腳位、第一RX-腳位以及第四RX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞（步驟706）；最後，第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第六RX+腳位、第三RX+腳位、第二TX+腳位以及第五TX+腳位形成第三正差分訊號線路，第六RX-腳位、第三RX-腳位、第二TX-腳位以及第五TX-腳位形成第三負差分訊號線路，第三正差分訊號線路與第三負差分訊號線路以提供第三差分訊號的傳遞（步驟707）。
綜上所述，可知本發明與先前技術之間的差異在於將線路轉換卡的第一差分訊號介面中TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連接形成的迴路，線路轉換卡不需要進行額外的檢測，即可提供待測試電路板的中央處理器生成的差分訊號自發自接的差分訊號迴路檢測，並且藉由TX+腳位與RX+腳位以及TX-腳位與RX-腳位彼此交錯電性連以避免訊號短路無法檢測的情況。
藉由此一技術手段可以來解決先前技術所存在透過測試卡進行差分訊號檢測成本增加與需要額外對測試卡進行檢測的問題，進而達成藉由線路轉換卡實現差分訊號迴路檢測以提高差分訊號檢測效率的技術功效。
雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。
10:線路轉換卡
20:待測試電路板
21:中央處理器
30:第一差分訊號介面
311:第一TX+腳位
312:第一TX-腳位
313:第一RX+腳位
314:第一RX-腳位
321:第二TX+腳位
322:第二TX-腳位
323:第二RX+腳位
324:第二RX-腳位
331:第三TX+腳位
332:第三TX-腳位
333:第三RX+腳位
334:第三RX-腳位
40:第二差分訊號介面
411:第四TX+腳位
412:第四TX-腳位
413:第四RX+腳位
414:第四RX-腳位
421:第五TX+腳位
422:第五TX-腳位
423:第五RX+腳位
424:第五RX-腳位
431:第六TX+腳位
432:第六TX-腳位
433:第六RX+腳位
434:第六RX-腳位
50:檢測裝置
GND:接地腳位
步驟 601:線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位以及多個接地腳位
步驟 602:第一TX+腳位與第二RX+腳位形成電性連接，第一TX-腳位與第二RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接
步驟 603:待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接
步驟 604:第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位以及多個接地腳位
步驟 605:第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第二RX+腳位以及第五RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第二RX-腳位以及第五RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞
步驟 606:第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四RX+腳位、第一RX+腳位、第二TX+腳位以及第五TX+腳位形成第二正差分訊號線路，第四RX-腳位、第一RX-腳位、第二TX-腳位以及第五TX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞
步驟 701:線路轉換卡具有第一差分訊號介面，第一差分訊號介面具有第一TX+腳位、第一TX-腳位、第一RX+腳位、第一RX-腳位、第二TX+腳位、第二TX-腳位、第二RX+腳位、第二RX-腳位、第三TX+腳位、第三TX-腳位、第三RX+腳位、第三RX-腳位以及多個接地腳位
步驟 702:第一TX+腳位與第三RX+腳位形成電性連接，第一TX-腳位與第三RX-腳位形成電性連接，第一RX+腳位與第二TX+腳位形成電性連接，第一RX-腳位與第二TX-腳位形成電性連接，第三TX+腳位與第二RX+腳位形成電性連接，第三TX-腳位與第二RX-腳位形成電性連接
步驟 703:待測試電路板具有第二差分訊號介面以及中央處理器，第二差分訊號介面與中央處理器形成電性連接
步驟 704:第二差分訊號介面具有第四TX+腳位、第四TX-腳位、第四RX+腳位、第四RX-腳位、第五TX+腳位、第五TX-腳位、第五RX+腳位、第五RX-腳位、第六TX+腳位、第六TX-腳位、第六RX+腳位、第六RX-腳位以及多個接地腳位
步驟 705:第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第四TX+腳位、第一TX+腳位、第三RX+腳位以及第六RX+腳位形成第一正差分訊號線路，第四TX-腳位、第一TX-腳位、第三RX-腳位以及第六RX-腳位形成第一負差分訊號線路，第一正差分訊號線路與第一負差分訊號線路以提供第一差分訊號的傳遞
步驟 706:第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第五TX+腳位、第二TX+腳位、第一RX+腳位以及第四RX+腳位形成第二正差分訊號線路，第五TX-腳位、第二TX-腳位、第一RX-腳位以及第四RX-腳位形成第二負差分訊號線路，第二正差分訊號線路與第二負差分訊號線路以提供第二差分訊號的傳遞
步驟 707:第一差分訊號介面與第二差分訊號介面相互插接形成電性連接時，第六RX+腳位、第三RX+腳位、第二TX+腳位以及第五TX+腳位形成第三正差分訊號線路，第六RX-腳位、第三RX-腳位、第二TX-腳位以及第五TX-腳位形成第三負差分訊號線路，第三正差分訊號線路與第三負差分訊號線路以提供第三差分訊號的傳遞
第1圖繪示為本發明交錯差分訊號迴路系統的第一實施態樣系統方塊圖。
第2圖繪示為本發明交錯差分訊號迴路系統的第二實施態樣系統方塊圖。
第3圖繪示為本發明交錯差分訊號迴路方法的第一實施態樣方法流程圖。
第4A圖以及第4B圖繪示為本發明交錯差分訊號迴路方法的第二實施態樣方法流程圖。
10:線路轉換卡
20:待測試電路板
21:中央處理器
30:第一差分訊號介面
311:第一TX+腳位
312:第一TX-腳位
313:第一RX+腳位
314:第一RX-腳位
321:第二TX+腳位
322:第二TX-腳位
323:第二RX+腳位
324:第二RX-腳位
40:第二差分訊號介面
411:第四TX+腳位
412:第四TX-腳位
413:第四RX+腳位
414:第四RX-腳位
421:第五TX+腳位
422:第五TX-腳位
423:第五RX+腳位
424:第五RX-腳位
50:檢測裝置
GND:接地腳位
Claims (8)
- 一種交錯差分訊號迴路系統，其包含： 一線路轉換卡，具有一第一差分訊號介面，所述第一差分訊號介面具有一第一正傳送（TX+）腳位、一第一負傳送（TX-）腳位、一第一正接收（RX+）腳位、一第一負接收（RX-）腳位、一第二TX+腳位、一第二TX-腳位、一第二RX+腳位、一第二RX-腳位以及多個接地腳位，所述第一TX+腳位與所述第二RX+腳位形成電性連接，所述第一TX-腳位與所述第二RX-腳位形成電性連接，所述第一RX+腳位與所述第二TX+腳位形成電性連接，所述第一RX-腳位與所述第二TX-腳位形成電性連接；及 一待測試電路板，具有一第二差分訊號介面以及一中央處理器，所述第二差分訊號介面與所述中央處理器形成電性連接，所述第二差分訊號介面具有一第四TX+腳位、一第四TX-腳位、一第四RX+腳位、一第四RX-腳位、一第五TX+腳位、一第五TX-腳位、一第五RX+腳位、一第五RX-腳位以及多個接地腳位； 其中，所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四TX+腳位、所述第一TX+腳位、所述第二RX+腳位以及所述第五RX+腳位形成一第一正差分訊號線路，所述第四TX-腳位、所述第一TX-腳位、所述所述第二RX-腳位以及所述第五RX-腳位形成一第一負差分訊號線路，所述第一正差分訊號線路與所述第一負差分訊號線路以提供一第一差分訊號的傳遞；及所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四RX+腳位、所述第一RX+腳位、所述所述第二TX+腳位以及所述第五TX+腳位形成一第二正差分訊號線路，所述第四RX-腳位、所述第一RX-腳位、所述所述第二TX-腳位以及所述第五TX-腳位形成一第二負差分訊號線路，所述第二正差分訊號線路與所述第二負差分訊號線路以提供一第二差分訊號的傳遞。
- 如請求項1所述的交錯差分訊號迴路系統，其中所述交錯差分訊號迴路系統更包含一檢測裝置，所述檢測裝置與所述線路轉換卡形成電性連接，所述檢測裝置透過所述線路轉換卡提供差分訊號生成指令至所述中央處理器，所述中央處理器依據所述差分訊號生成指令生成所述第一差分訊號以及/或是所述第二差分訊號。
- 一種交錯差分訊號迴路系統，其包含： 一線路轉換卡，具有一第一差分訊號介面，所述第一差分訊號介面具有一第一TX+腳位、一第一TX-腳位、一第一RX+腳位、一第一RX-腳位、一第二TX+腳位、一第二TX-腳位、一第二RX+腳位、一第二RX-腳位、一第三TX+腳位、一第三TX-腳位、一第三RX+腳位、一第三RX-腳位以及多個接地腳位，所述第一TX+腳位與所述第三RX+腳位形成電性連接，所述第一TX-腳位與所述第三RX-腳位形成電性連接，所述第一RX+腳位與所述第二TX+腳位形成電性連接，所述第一RX-腳位與所述第二TX-腳位形成電性連接，所述第三TX+腳位與所述第二RX+腳位形成電性連接，所述第三TX-腳位與所述第二RX-腳位形成電性連接；及 一待測試電路板，具有一第二差分訊號介面以及一中央處理器，所述第二差分訊號介面與所述中央處理器形成電性連接，所述第二差分訊號介面具有一第四TX+腳位、一第四TX-腳位、一第四RX+腳位、一第四RX-腳位、一第五TX+腳位、一第五TX-腳位、一第五RX+腳位、一第五RX-腳位、一第六TX+腳位、一第六TX-腳位、一第六RX+腳位、一第六RX-腳位以及多個接地腳位； 其中，所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四TX+腳位、所述第一TX+腳位、所述第三RX+腳位以及所述第六RX+腳位形成一第一正差分訊號線路，所述第四TX-腳位、所述第一TX-腳位、所述第三RX-腳位以及所述第六RX-腳位形成一第一負差分訊號線路，所述第一正差分訊號線路與所述第一負差分訊號線路以提供一第一差分訊號的傳遞；所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第五TX+腳位、所述第二TX+腳位、所述第一RX+腳位以及所述第四RX+腳位形成一第二正差分訊號線路，所述第五TX-腳位、所述第二TX-腳位、所述第一RX-腳位以及所述第四RX-腳位形成一第二負差分訊號線路，所述第二正差分訊號線路與所述第二負差分訊號線路以提供一第二差分訊號的傳遞；及所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第六RX+腳位、所述第三RX+腳位、所述第二TX+腳位以及所述第五TX+腳位形成一第三正差分訊號線路，所述第六RX-腳位、所述第三RX-腳位、所述所述第二TX-腳位以及所述第五TX-腳位形成一第三負差分訊號線路，所述第三正差分訊號線路與所述第三負差分訊號線路以提供一第三差分訊號的傳遞。
- 如請求項3所述的交錯差分訊號迴路系統，其中所述交錯差分訊號迴路系統更包含一檢測裝置，所述檢測裝置與所述線路轉換卡形成電性連接，所述檢測裝置透過所述線路轉換卡提供差分訊號生成指令至所述中央處理器，所述中央處理器依據所述差分訊號生成指令生成所述第一差分訊號、所述第二差分訊號以及/或是所述第三差分訊號。
- 一種交錯差分訊號迴路方法，其包含下列步驟： 一線路轉換卡具有一第一差分訊號介面，所述第一差分訊號介面具有一第一TX+腳位、一第一TX-腳位、一第一RX+腳位、一第一RX-腳位、一第二TX+腳位、一第二TX-腳位、一第二RX+腳位、一第二RX-腳位以及多個接地腳位； 所述第一TX+腳位與所述第二RX+腳位形成電性連接，所述第一TX-腳位與所述第二RX-腳位形成電性連接，所述第一RX+腳位與所述第二TX+腳位形成電性連接，所述第一RX-腳位與所述第二TX-腳位形成電性連接； 一待測試電路板具有一第二差分訊號介面以及一中央處理器，所述第二差分訊號介面與所述中央處理器形成電性連接； 所述第二差分訊號介面具有一第四TX+腳位、一第四TX-腳位、一第四RX+腳位、一第四RX-腳位、一第五TX+腳位、一第五TX-腳位、一第五RX+腳位、一第五RX-腳位以及多個接地腳位； 所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四TX+腳位、所述第一TX+腳位、所述所述第二RX+腳位以及所述第五RX+腳位形成一第一正差分訊號線路，所述第四TX-腳位、所述第一TX-腳位、所述所述第二RX-腳位以及所述第五RX-腳位形成一第一負差分訊號線路，所述第一正差分訊號線路與所述第一負差分訊號線路以提供一第一差分訊號的傳遞；及 所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四RX+腳位、所述第一RX+腳位、所述所述第二TX+腳位以及所述第五TX+腳位形成一第二正差分訊號線路，所述第四RX-腳位、所述第一RX-腳位、所述所述第二TX-腳位以及所述第五TX-腳位形成一第二負差分訊號線路，所述第二正差分訊號線路與所述第二負差分訊號線路以提供一第二差分訊號的傳遞。
- 如請求項5所述的交錯差分訊號迴路方法，其中所述交錯差分訊號迴路方法更包含一檢測裝置與所述線路轉換卡形成電性連接，所述檢測裝置透過所述線路轉換卡提供差分訊號生成指令至所述中央處理器，所述中央處理器依據所述差分訊號生成指令生成所述第一差分訊號以及/或是所述第二差分訊號的步驟。
- 一種交錯差分訊號迴路系統，其包含： 一線路轉換卡具有一第一差分訊號介面，所述第一差分訊號介面具有一第一TX+腳位、一第一TX-腳位、一第一RX+腳位、一第一RX-腳位、一第二TX+腳位、一第二TX-腳位、一第二RX+腳位、一第二RX-腳位、一第三TX+腳位、一第三TX-腳位、一第三RX+腳位、一第三RX-腳位以及多個接地腳位； 所述第一TX+腳位與所述第三RX+腳位形成電性連接，所述第一TX-腳位與所述第三RX-腳位形成電性連接，所述第一RX+腳位與所述第二TX+腳位形成電性連接，所述第一RX-腳位與所述第二TX-腳位形成電性連接，所述第三TX+腳位與所述第二RX+腳位形成電性連接，所述第三TX-腳位與所述第二RX-腳位形成電性連接； 一待測試電路板具有一第二差分訊號介面以及一中央處理器，所述第二差分訊號介面與所述中央處理器形成電性連接； 所述第二差分訊號介面具有一第四TX+腳位、一第四TX-腳位、一第四RX+腳位、一第四RX-腳位、一第五TX+腳位、一第五TX-腳位、一第五RX+腳位、一第五RX-腳位、一第六TX+腳位、一第六TX-腳位、一第六RX+腳位、一第六RX-腳位以及多個接地腳位； 所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第四TX+腳位、所述第一TX+腳位、所述第三RX+腳位以及所述第六RX+腳位形成一第一正差分訊號線路，所述第四TX-腳位、所述第一TX-腳位、所述第三RX-腳位以及所述第六RX-腳位形成一第一負差分訊號線路，所述第一正差分訊號線路與所述第一負差分訊號線路以提供一第一差分訊號的傳遞； 所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第五TX+腳位、所述第二TX+腳位、所述第一RX+腳位以及所述第四RX+腳位形成一第二正差分訊號線路，所述第五TX-腳位、所述第二TX-腳位、所述第一RX-腳位以及所述第四RX-腳位形成一第二負差分訊號線路，所述第二正差分訊號線路與所述第二負差分訊號線路以提供一第二差分訊號的傳遞；及 所述第一差分訊號介面與所述第二差分訊號介面相互插接形成電性連接時，所述第六RX+腳位、所述第三RX+腳位、所述第二TX+腳位以及所述第五TX+腳位形成一第三正差分訊號線路，所述第六RX-腳位、所述第三RX-腳位、所述所述第二TX-腳位以及所述第五TX-腳位形成一第三負差分訊號線路，所述第三正差分訊號線路與所述第三負差分訊號線路以提供一第三差分訊號的傳遞。
- 如請求項6所述的交錯差分訊號迴路方法，其中所述交錯差分訊號迴路方法更包含一檢測裝置與所述線路轉換卡形成電性連接，所述檢測裝置透過所述線路轉換卡提供差分訊號生成指令至所述中央處理器，所述中央處理器依據所述差分訊號生成指令生成所述第一差分訊號、所述第二差分訊號以及/或是所述第三差分訊號的步驟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111136160A TWI827272B (zh) | 2022-09-23 | 2022-09-23 | 交錯差分訊號迴路系統及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111136160A TWI827272B (zh) | 2022-09-23 | 2022-09-23 | 交錯差分訊號迴路系統及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI827272B TWI827272B (zh) | 2023-12-21 |
| TW202414238A true TW202414238A (zh) | 2024-04-01 |
Family
ID=90053400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111136160A TWI827272B (zh) | 2022-09-23 | 2022-09-23 | 交錯差分訊號迴路系統及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI827272B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7017087B2 (en) * | 2000-12-29 | 2006-03-21 | Teradyne, Inc. | Enhanced loopback testing of serial devices |
| US6792378B2 (en) * | 2002-11-21 | 2004-09-14 | Via Technologies, Inc. | Method for testing I/O ports of a computer motherboard |
| TWI498577B (zh) * | 2013-12-12 | 2015-09-01 | Inventec Corp | 差分信號測試系統及其方法 |
| TWI627415B (zh) * | 2017-07-18 | 2018-06-21 | 和碩聯合科技股份有限公司 | 測試用纜線及使用其的測試方法 |
-
2022
- 2022-09-23 TW TW111136160A patent/TWI827272B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI827272B (zh) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105319787B (zh) | 液晶显示模组 | |
| TW202414238A (zh) | 交錯差分訊號迴路系統及其方法 | |
| CN109813992B (zh) | 连通性测试方法 | |
| TW200837570A (en) | A communication apparatus | |
| TWI498577B (zh) | 差分信號測試系統及其方法 | |
| TWI455222B (zh) | 半導體元件堆疊結構測試方法 | |
| TWI847391B (zh) | 適用於SlimSAS插槽的檢測系統及其方法 | |
| US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
| TWI812467B (zh) | 透過電路轉換卡提供線路切換的腳位檢測系統及其方法 | |
| JP2001230504A (ja) | フレキシブル配線基板およびその回路基板への接続構造 | |
| JP2009109260A (ja) | ケーブル断線検出装置およびケーブル断線検出方法 | |
| CN117761499A (zh) | 交错差分信号回路系统及其方法 | |
| TWI713986B (zh) | 積體電路與顯示裝置及其抗干擾方法 | |
| TWI598600B (zh) | 用來於一網路系統中進行電纜診斷之方法與裝置 | |
| TW200900707A (en) | Test system | |
| TWI831410B (zh) | 用於晶圓堆疊結構之嵌入式晶片測試裝置 | |
| US11953549B1 (en) | Detection system for SlimSAS slot and method thereof | |
| TWI785923B (zh) | Jtag轉接電路板 | |
| US11585848B1 (en) | Apparatus for testing semiconductor device | |
| JP2014130582A (ja) | マザーボード | |
| TWI837980B (zh) | 具擴展性的傳輸線檢測系統及其方法 | |
| TWI828439B (zh) | 無jtag串接測試電路板的dimm插槽測試系統及其方法 | |
| TWI822502B (zh) | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 | |
| TWI676990B (zh) | 內嵌式功能測試模組記憶體晶片的電路拓撲 | |
| TW201823743A (zh) | 用於測試半導體元件之系統及方法 |