TW202412125A - 用於形成半導體器件的方法及設備 - Google Patents

用於形成半導體器件的方法及設備 Download PDF

Info

Publication number
TW202412125A
TW202412125A TW112119405A TW112119405A TW202412125A TW 202412125 A TW202412125 A TW 202412125A TW 112119405 A TW112119405 A TW 112119405A TW 112119405 A TW112119405 A TW 112119405A TW 202412125 A TW202412125 A TW 202412125A
Authority
TW
Taiwan
Prior art keywords
mold
cavity
package
contact pad
electronic component
Prior art date
Application number
TW112119405A
Other languages
English (en)
Inventor
李承炫
李賢哲
黃酉鎭
權多煐
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202412125A publication Critical patent/TW202412125A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申請提供了一種用於形成半導體器件的方法。所述方法包括：提供封裝件，所述封裝件包括：基底；應力吸收層，所述應力吸收層設置於所述基底的頂面上；電子部件，所述電子部件安裝於基底的頂面上；以及第一接觸焊盤，所述第一接觸焊盤設置於所述基底的頂面上並暴露於所述應力吸收層；提供模具，所述模具包括：第一空腔，所述第一空腔暴露於所述模具的底面；以及凹槽，所述凹槽相鄰於所述第一空腔形成；將所述模具和所述封裝件接合，使得所述第一空腔在所述電子部件上方並且所述凹槽在所述電子部件和所述第一接觸焊盤之間；以及將密封材料注入所述第一空腔以在所述電子部件上形成密封劑。

Description

用於形成半導體器件的方法及設備
本申請總體上涉及半導體技術，更具體地，涉及一種用於形成半導體器件的方法及設備。
由於消費者希望他們的電子產品更小、更快、性能更高，以及將越來越多的功能集成到單個設備中，半導體行業一直面臨著複雜集成的挑戰。封裝天線（AiP）已成為各種應用的主流天線封裝技術。 AiP允許將天線和射頻晶片（例如，收發器）集成在單個封裝件中。 AiP可以進一步與前端部件（例如，功率放大器（PA）或低噪聲放大器（LNA））、開關、濾波器甚至電源管理集成電路（PMIC）集成，以形成使用系統級封裝（SiP）技術的天線模組。然而，SiP的封裝件成品率仍然很低。
因此，需要一種可靠的半導體器件。
本申請的目的在於提供一種用於製造具有高可靠性的半導體器件的方法。
根據本申請的實施例的一個方面，提供了一種用於形成半導體器件的方法。所述方法包括：提供封裝件，所述封裝件包括：基底；應力吸收層，所述應力吸收層設置於所述基底的頂面上；電子部件，所述電子部件安裝於所述基底的頂面上；以及第一接觸焊盤，所述第一接觸焊盤設置於所述基底的頂面上並暴露於所述應力吸收層；提供模具，所述模具包括：第一空腔，所述第一空腔暴露於所述模具的底面；以及凹槽，所述凹槽相鄰於所述第一空腔形成；將所述模具和所述封裝件接合，使得所述第一空腔在所述電子部件上方並且所述凹槽在所述電子部件和所述第一接觸焊盤之間；以及將密封材料注入所述第一空腔以在所述電子部件上形成密封劑。
根據本申請的實施例的另一個方面，提供了一種用於在封裝件上形成密封劑的模塑設備。所述設備包括：模具，其中所述模具包括：第一空腔，所述第一空腔暴露於所述模具的底面；以及凹槽，所述凹槽相鄰於所述第一空腔形成；其中，所述封裝件包括基底、應力吸收層、電子部件和第一接觸焊盤，所述應力吸收層設置於所述基底的頂面上，所述電子部件安裝於所述基底的頂面上，所述第一接觸焊盤設置於所述基底的頂面上並暴露於所述應力吸收層；以及其中，所述模具被配置用於與所述封裝件接合，並使得所述第一空腔在所述電子部件上方並且所述凹槽在所述電子部件和所述第一接觸焊盤之間，以及密封材料能夠被注入所述第一空腔以在所述電子部件上形成密封劑。
應當理解，前面的一般描述和下面的詳細描述都只是示例性和說明性的，而不是對本發明的限制。此外，併入並構成本說明書一部分的附圖說明了本發明的實施例並且與說明書一起用於解釋本發明的原理。
本申請示例性實施例的以下詳細描述參考了形成描述的一部分的附圖。附圖示出了其中可以實踐本申請的具體示例性實施例。包括附圖在內的詳細描述足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。本領域技術人員可以進一步利用本申請的其他實施例，並在不脫離本申請的精神或範圍的情況下進行邏輯、機械等變化。因此，以下詳細描述的讀者不應以限制性的方式解釋所述描述，並且僅以所附請求項限定本申請的實施例的範圍。
在本申請中，除非另有明確說明，否則使用單數包括了複數。在本申請中，除非另有說明，否則使用「或」是指「和/或 」。此外，使用術語「包括 」以及諸如「包含 」和「含有 」的其他形式的不是限制性的。此外，除非另有明確說明，諸如「元件 」或「部件 」之類的術語覆蓋了包括一個單元的元件和部件，以及包括多於一個子單元的元件和部件。此外，本文使用的章節標題僅用於組織目的，不應解釋為限制所描述的主題。
如本文所用，空間上相對的術語，例如「下方 」、「下面 」、「上方 」、「上面 」、「上 」、「上側 」、「下側 」、「左側 」、「右側 」、「水平 」、「豎直 」、「側 」等等，可以在本文中使用，以便於描述如附圖中所示的一個元件或特徵與另一個或多個元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。所述器件可以以其他方式定向（旋轉90度或在其他方向），並且本文使用的空間相關描述符同樣可以相應地解釋。應所述理解，當一個元件被稱為「連接到 」或「耦接到」另一個元件時，它可以直接連接到或耦接到另一個元件，或者可以存在中間元件。
現參考圖1A，其示出了封裝件100和模具150的截面圖。模具150可在封裝件100的製造期間使用，下文將對其詳述。封裝件100包括基底110和安裝在基底110上的電子部件120。多個接觸焊盤可以形成在基底110的頂面上。具體地，如圖1A所示，接觸焊盤130鄰近電子部件120。接觸焊盤130可用於連接至外部電子部件或結構，例如焊球或電磁干擾（EMI）屏蔽。模具150具有空腔152，其可用於在模塑過程中容納電子部件120。因此，當模具150被放置在基底110上並與基底110接合時，電子部件120被容納在模具150的空腔152內。然後，密封材料可以被注入空腔152中以在電子部件120上形成密封劑以保護電子部件120免受外部環境的影響。
然而，在電子部件120和接觸焊盤130之間的間隙通常較短，例如圖1A所示的尺寸D10。值得注意的是，在傳統的模塑過程中，由於該間隙較短，接觸焊盤可能被模具溢料（mold flash）侵入。模具溢料可能遮蓋接觸焊盤130，這會導致不良或錯誤的電互連。當集成到消費產品中時，不良或錯誤的電互連會導致低封裝件成品率。
此外，為了在模塑過程中將模具固定到封裝件上，可以使用固定機構，該固定機構可以通過附接到封裝件上的模具在封裝件上施加夾緊力。由此，在模塑過程中，施加的力會在基底110中產生應力，並且基底110和形成在其中的接觸焊盤可能由於應力作用的變形而損壞。圖1B是封裝件的一個顯微圖像，其中可以發現基底和接觸焊盤的變形（如圖1B中的虛線圓圈164所示）。基底和接觸焊盤的變形也可能導致低封裝件成品率。
為了解決上述問題中的至少一個，在本申請的實施例中，提供了一種用於形成半導體器件的方法。在該方法中，模具和封裝件被策略性地構造和設計以防止或最小化模具溢料和基底的變形。模具包括鄰近用於容納封裝件的電子部件的空腔形成的凹槽。該封裝件包括設置在基底上的應力吸收層。當模具與封裝件相互接合時，模具的空腔容納封裝件的電子部件，而模具的凹槽位於電子部件與封裝件的接觸焊盤之間。凹槽可以用作通常會在模具和封裝件之間流出的模具溢料的收集容器，凹槽從而為接觸焊盤阻擋了模具溢料。應力吸收層可吸收因夾緊力引入封裝件所產生的應力，從而減少基底及接觸焊盤的變形。因此，通過本申請的方法可以提高封裝件成品率。
現參考圖2A和2B，圖2A示出了根據本申請一個實施例的封裝件200和模具250的截面圖，圖2B示出了圖2A的封裝件200和模具250相互接合，並且密封劑形成於封裝件200的電子部件上。
如圖2A所示，封裝件200包括基底210、應力吸收層220、電子部件232以及第一接觸焊盤234。應力吸收層220設置於基底210的頂面，電子部件232安裝於基底210的頂面，第一接觸焊盤234也設置於基底210的頂面，且第一接觸焊盤234暴露於應力吸收層220。
基底210可以支撐電子部件232。基底210還可以支撐並電互連形成在其上的附加封裝件。舉例來說，基底210可以包括印刷線路板或半導體基底；然而，基底210不限於這些示例。在其他示例中，基底210可以是層壓中介層、條狀中介層、引線框或其他合適的基底。根據本發明的範圍，基底210可以包括在其上或其中製造有集成電路系統的任何結構。例如，基底210可以包括一個或多個絕緣層或鈍化層、一個或多個穿過絕緣層形成的導電通路、以及形成在絕緣層之上或之間的一個或多個導電層。在圖2A所示的例子中，再分佈結構（RDS）形成在基底210中，其包括位於基底210頂面上的多個頂部導電圖案、位於基底210底面上的多個底部導電圖案和多個導電通路，該導電通路將多個頂部導電圖案中的至少一個頂部導電圖案與多個底部導電圖案中的至少一個底部導電圖案電連接。
電子部件232可以安裝在基底210的頂面上。例如，電子部件232可以經由RDS的頂部導電圖案安裝在基底210的頂面上。然而，本申請不限於該示例。電子部件232可以包括半導體晶片、集成電路系統和從主動部件、被動部件、堆疊部件、存儲器部件等中選擇的集成電路封裝件，其具有可能需要的多種配置和佈置。可以理解，電子部件232涵蓋了廣泛的半導體晶片、集成電路系統和集成電路封裝件配置，涉及各種尺寸、維度和電接觸技術（例如，表面安裝或引線接合）。
如圖2A所示，第一接觸焊盤234也形成在基底210的頂面上。第一接觸焊盤234可以與基底210中的導電跡線、導電通孔或其他導電結構電連接。第一接觸焊盤234可以包括Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料中的一種或多種。在一些實施例中，第一接觸焊盤234可以與焊球或凸塊連接以提供與外部元件或裝置的電連接。在一些實施例中，第一接觸焊盤234可以與EMI屏蔽連接。
應力吸收層220形成在基底210的頂面上。電子元件232和第一接觸焊盤234暴露於應力吸收層220。在一些實施例中，應力吸收層可以包括阻焊劑（SR），其也稱為焊料掩膜。阻焊劑可由各種光敏樹脂合成物或各種熱固性樹脂合成物製成，通常用於確保焊料僅沉積在需要的地方（例如，在暴露於阻焊劑的導電圖案上）和保護基底的頂面。在一些實施例中，應力吸收層220可以包括具有足夠特性（例如硬度、耐熱性、耐化學性、電絕緣可靠性、柔韌性和/或韌性）的其他材料。應力吸收層220在圖2A中顯示為單層。然而，在其他示例中，應力吸收層220可以是多層層壓結構。
模具250包括第一空腔252和凹槽254。第一空腔252形成在模具250中並且暴露於模具250的底面250b。凹槽254鄰近第一空腔252形成。在應用中，凹槽254的位置和形狀可以根據可以使用模具250的封裝件200的佈局來確定。模具250可以包括在模塑設備中，並且模塑設備還可以包括用於將模具250接合到封裝件200的固定機構（未示出）。
同時參照圖2A和圖2B，模具250可接合應力吸收層220的頂面220a，使得第一空腔252可容置電子部件232，而凹槽254位於電子部件232與第一接觸焊盤234之間。然後，密封材料（例如，環氧樹脂或其他高分子復合材料）可以被注入第一空腔252內，以圍繞電子部件232形成密封劑242，以起到保護的作用。例如，模具澆口和排氣口可以分別位於模具250的相對兩側，並且兩者都與第一空腔252流體連通。密封材料可以通過模具澆口注入到第一空腔252中，並且在注入密封材料期間，排氣口可以允許置換的空氣從模具250中逸出。在圖2B所示的例子中，第一空腔252的側壁是傾斜的，以便於模具250從封裝件200釋放（或脫離）。可以理解，第一空腔252的配置可以設計成在上方容納或匹配任何需要模塑密封劑的結構。
凹槽254可以沿著第一空腔252的邊緣連續地形成，或者可以形成在可能遭受模具溢料的區域中。換言之，凹槽254可以圍繞第一空腔252連續地、斷續地或在其一側或多側形成。然而，可以理解，凹槽254可以形成為任何通過收集模具溢料，幫助防止模具溢料問題的配置或設計。儘管在圖2A中凹槽254被描繪為具有方形橫截面，凹槽254可以形成為另一種形狀，只要凹槽254包括可以積聚模具溢料在其中的中空空間。
本申請的發明人發現，凹槽254可以用作模具溢料的收集容器，該模具溢料通常會在模具250的底面250b和應力吸收層220的頂面220a之間流出。因此，從第一空腔252逸出的任何密封材料都被捕獲在凹槽254內並且不會遮蓋或污染第一接觸焊盤234。圖3是根據本發明一個實施例形成的半導體器件的顯微圖像。可以看出，在接觸焊盤區域中沒有檢測到模具溢料（如圖3中的虛線圓圈262所示），從而通過防止由於電互連故障或弱化而導致的器件故障提高了產品成品率。
如圖2B所示，當模具250和封裝件200彼此接合時，可以通過模具250在封裝件200上施加夾緊力以確保它們之間的牢固接觸。也就是說，模具250的底面250b可以抵靠應力吸收層220的頂面220b，並且可以在模具250和應力吸收層220之間形成密封。
本申請的發明人發現，模具250和應力吸收層220之間的密封可以進一步防止密封材料的流出，並且應力吸收層220可以有效地吸收或擴散夾緊力導致的應力，從而減少封裝件200中的各個部件的變形。圖4是根據本發明一個實施例形成的半導體器件的顯微圖像。可以看出，在模塑過程之後，基底或接觸焊盤沒有變形（如圖4中的虛線圓圈264所示），從而通過防止由於電互連故障或弱化而導致的器件故障提高了產品成品率。
值得注意的是，為了有效地吸收封裝件200中的應力，應力吸收層220的厚度可以顯著地大於傳統阻焊層的厚度。在一些實施例中，應力吸收層220的厚度可以是傳統阻焊層厚度的1.5倍至5倍。在一些實施例中，應力吸收層220的厚度介於20微米至100微米之間，例如25微米、30微米、40微米、50微米、60微米、70微米、80微米或90微米。然而，應力吸收層220的厚度不限於這些示例。根據本申請的範圍，應力吸收層22的厚度可以包括任何可以有效吸收封裝件200中應力的厚度。
繼續參考圖2A和圖2B，封裝件200還包括第二接觸焊盤236，第二接觸焊盤236比第一接觸焊盤234距離電子部件232更遠。模具250還包括對應於第二接觸焊盤236的第二空腔256。當模具250與封裝件200相互接合時，第二空腔256設置在第二接觸焊盤236上。
在一些實施例中，電子部件232可以是收發器設備，其使用天線在通過無線電波發送或接收的電磁輻射信號與電子部件232內的電信號之間進行轉換。可以通過不在天線上形成共形EMI屏蔽層來促進電子部件232的收發功能，因為共形EMI屏蔽層可能會阻擋所需的信號。在一些實施例中，第二接觸焊盤236可以是板對板（B2B: board-to-board）焊盤，用於連接封裝件200和包括存儲器或邏輯電路的另一個半導體封裝件。可以在安裝到B2B焊盤上之前將該半導體封裝件模塑在密封劑中。 B2B焊盤可以提供兩個封裝件之間的電連接，可以緩解電子器件的信號路由需求，且提供更快、更直接的信號傳輸。由於安裝在B2B焊盤上的半導體封裝件中的存儲器或邏輯電路可能受益於EMI屏蔽層，因此可以在該半導體封裝件上形成共形EMI屏蔽層。在一些實施例中，第一接觸焊盤234可以是接地焊盤，其通過導電連接電耦合到接地節點。 EMI屏蔽層可以形成在半導體封裝件上並且耦合到第一接觸焊盤234以輔助EMI阻擋功能。
然而，本申請不限於上述示例，電子部件232和安裝在第二接觸焊盤236上的封裝件可以包括任何類型的半導體封裝件、半導體晶片、集成被動器件、分立主動或被動部件或其他電子部件的任意組合。
圖5示出了根據一個實施例的圖2B的一部分區域270的放大圖。圖5描繪了封裝件200的一部分（包括密封劑242的一部分、第一接觸焊盤234和第二接觸焊盤236）以及模具250的一部分（包括凹槽254和第二空腔256）。
圖5描繪了各種距離尺寸。舉例來說，密封劑242與凹槽254的左側壁之間的距離為50微米，凹槽254的寬度為100微米，凹槽254的右側壁與第二空腔256的左側壁之間的距離是200微米。也就是說，密封劑242與第二空腔256的左側壁之間的距離為350微米。進一步地，第二空腔256的左側壁與第二接觸焊盤236的左邊緣之間的距離為40微米，第二接觸焊盤236的右邊緣與第二空腔256的右側壁之間的距離為171微米。
在封裝件200和模具250的上述策略性設計尺寸下，在以下條件下進行了測試：夾緊力為60噸，應力吸收層220的厚度為28微米，凹槽254的深度為25微米。結果表明，在接觸焊盤區域沒有檢測到模具溢料，並且在模塑過程後基底和接觸焊盤沒有變形。
儘管圖5描繪了各種距離尺寸，但是可以理解，這些距離尺寸僅僅是示例性的，並不旨在限製本發明的範圍。
例如，圖6示出了根據另一個實施例的圖2B的一部分區域270的放大圖。如圖6所示。密封劑242與凹槽254的左側壁的距離為100微米，凹槽254的寬度為100微米，凹槽254的右側壁與第二空腔256的左側壁之間的距離為100微米。也就是說，密封劑242與第二空腔256的左側壁之間的距離為300微米。進一步地，第二空腔256的左側壁與第二接觸焊盤236的左邊緣之間的距離為100微米，第二接觸焊盤236的右邊緣與第二空腔256的右側壁之間的距離為171微米。
參考圖7，其示出了根據本申請的另一個實施例的模具750的截面圖。可以使用模具750代替圖2A和圖2B的模具250。
模具750包括第一空腔752、第二空腔756以及空腔752和756之間的兩個凹槽754-1和754-2。通過形成與第一凹槽752-1相鄰的第二凹槽754-2，沒有被第一凹槽752-1捕獲的任何模具溢料可以被第二凹槽754-2收集或保留。第二凹槽754-2用作模具溢料的附加收集容器，並因此進一步防止密封材料的分散或溢料。
可以理解，模具750不限於兩個凹槽754-1和754-2的配置。根據本申請的範圍，模具750可以包括任何數量的有助於防止接觸焊盤被模具溢料污染的空腔或類似結構。
現參考圖8，其示出了根據本申請的另一個實施例的模具850的截面圖。模具850也可以用來代替圖2A和圖2B的模具250。
模具850包括第一空腔852、凹槽854和第二空腔856。凹槽854形成為具有圓形或橢圓形的橫截面。然而，該示例不應被解釋為限制性的，並且凹槽的設計或形狀可以包括任何彎曲或弧形配置，或任何多面配置。根據本發明的範圍，可以理解，凹槽可以包括任何設計或形狀，只要凹槽包括其中可以積聚模具溢料的中空空間。例如，凹槽可以具有比凹槽的內部空間更窄或更小的開口（即，凹槽的側壁與封裝件的基底接觸的地方）。如此，凹槽可能能夠收集盡量多的模具溢料，同時不會在封裝件的基底上佔據太多的覆蓋面積。
參考圖9，其示出了根據本申請的一個實施例的用於形成半導體器件的方法900。例如，方法900可以使用圖2A和圖2B所示的模具250，圖7所示的模具750或圖8所示的模具850以形成半導體器件。
如圖9所示，方法900可以從在框910中提供封裝件開始。封裝件可以包括基底、設置在基底頂面上的應力吸收層、安裝在基底頂面上的電子部件和設置於基底頂面並暴露於應力吸收層的第一接觸焊盤。之後，在框920中提供模具。模具可以包括暴露於模具底面的第一空腔，以及相鄰於第一空腔形成的凹槽。之後，在框930中，模具和封裝件可以接合。在模具和封裝件接合之後，第一空腔在電子部件上方並且凹槽在電子部件和第一接觸焊盤之間。最後，在框940中，密封材料被注入第一空腔以在電子部件上形成密封劑。
方法900的更多細節可以參考上述關於模具和封裝件的公開和附圖，在此不再贅述。
本文的討論包括許多說明性附圖，這些說明性附圖顯示了半導體器件的各個部分及其製造方法。為了說明清楚起見，這些圖並未顯示每個示例組件的所有方面。本文提供的任何示例組件和/或方法可以與本文提供的任何或所有其他組件和/或方法共享任何或所有特徵。
本文已經參照附圖描述了各種實施例。然而，顯然可以對其進行各種修改和改變，並且可以實施另外的實施例，而不背離如所附請求項中闡述的本發明的更廣泛範圍。此外，通過考慮說明書和本文公開的本發明的一個或多個實施例的實踐，其他實施例對於本領域技術人員將是明顯的。因此，本申請和本文中的實施例旨在僅被認為是示例性的，本發明的真實範圍和精神由所附示例性請求項的列表指示。
100:封裝件 110:基底 120:電子部件 130:接觸焊盤 150:模具 152:空腔 200:封裝件 210:基底 220:應力吸收層 220a,220b:頂面 232:電子部件 234:第一接觸焊盤 236:第二接觸焊盤 242:密封劑 250:模具 250b:底面 252:第一空腔 254:凹槽 256:第二空腔 262:虛線圓圈 270:部分區域 750:模具 752:第一空腔 756:第二空腔 754-1:第一凹槽 754-2:第二凹槽 850:模具 852:第一空腔 854:凹槽 856:第二空腔 900:方法 910,920,930,940:框
本文引用的附圖構成說明書的一部分。附圖中所示的特徵僅圖示了本申請的一些實施例，而不是本申請的所有實施例，除非詳細描述另有明確說明，並且說明書的讀者不應做出相反的暗示。
圖1A是封裝件的截面圖。
圖1B是封裝件的顯微圖像。
圖2A和圖2B是根據本申請的一個實施例的封裝件和形成該封裝件時使用的模具的橫截面圖。
圖3是圖2B的封裝件的顯微圖像。
圖4是圖2B的封裝件的另一顯微圖像。
圖5是根據本申請的一個實施例的圖2B的封裝件和模具的一部分的放大圖。
圖6是根據本申請的另一個實施例的圖2B的封裝件和模具的一部分的放大圖。
圖7是根據本申請的另一實施例的模具的截面圖。
圖8是根據本申請的另一實施例的模具的截面圖。
圖9是根據本申請的一個實施例的用於形成半導體器件的方法的流程圖。
在整個附圖中將使用相同的元件符號來表示相同或相似的部分。
200:封裝件
210:基底
220:應力吸收層
220a:頂面
232:電子部件
234:第一接觸焊盤
236:第二接觸焊盤
250:模具
250b:底面
252:第一空腔
254:凹槽
256:第二空腔

Claims (16)

  1. 一種用於形成半導體器件的方法，其特徵在於，所述方法包括： 提供一封裝件，所述封裝件包括： 一基底； 一應力吸收層，所述應力吸收層設置於所述基底的頂面上； 一電子部件，所述電子部件安裝於所述基底的頂面上；以及 一第一接觸焊盤，所述第一接觸焊盤設置於所述基底的頂面上並暴露於所述應力吸收層； 提供一模具，所述模具包括： 一第一空腔，所述第一空腔暴露於所述模具的底面；以及 一凹槽，所述凹槽相鄰於所述第一空腔形成； 將所述模具和所述封裝件接合，使得所述第一空腔在所述電子部件上方並且所述凹槽在所述電子部件和所述第一接觸焊盤之間；以及 將密封材料注入所述第一空腔以在所述電子部件上形成密封劑。
  2. 如請求項1所述的方法，其特徵在於，所述應力吸收層包括阻焊劑。
  3. 如請求項1所述的方法，其特徵在於，所述應力吸收層的厚度範圍為20 μm至100 μm。
  4. 如請求項1所述的方法，其特徵在於，當所述模具與所述封裝件接合時，所述模具的底面壓緊所述應力吸收層。
  5. 如請求項1所述的方法，其特徵在於，所述凹槽圍繞所述第一空腔的邊緣形成。
  6. 如請求項1所述的方法，其特徵在於，所述封裝件進一步包括一第二接觸焊盤，且所述第一接觸焊盤位於所述電子部件與所述第二接觸焊盤之間。
  7. 如請求項6所述的方法，其特徵在於，所述模具進一步包括一第二空腔，且當所述模具與所述封裝件接合時，所述第二空腔位於所述第二接觸焊盤上方。
  8. 如請求項7所述的方法，其特徵在於，所述第一接觸焊盤是接地焊盤，且所述第二接觸焊盤是板對板焊盤。
  9. 一種用於在封裝件上形成密封劑的模塑設備，其特徵在於，所述設備包括： 一模具，其中所述模具包括： 一第一空腔，所述第一空腔暴露於所述模具的底面；以及 一凹槽，所述凹槽相鄰於所述第一空腔形成； 其中，所述封裝件包括一基底、一應力吸收層、一電子部件和一第一接觸焊盤，所述應力吸收層設置於所述基底的頂面上，所述電子部件安裝於所述基底的頂面上，所述第一接觸焊盤設置於所述基底的頂面上並暴露於所述應力吸收層；以及 其中，所述模具被配置用於與所述封裝件接合，使得所述第一空腔在所述電子部件上方並且所述凹槽在所述電子部件和所述第一接觸焊盤之間，以及密封材料能夠被注入所述第一空腔以在所述電子部件上形成密封劑。
  10. 如請求項9所述的模塑設備，其特徵在於，所述應力吸收層包括阻焊劑。
  11. 如請求項9所述的模塑設備，其特徵在於，所述應力吸收層的厚度範圍為20 μm至100 μm。
  12. 如請求項9所述的模塑設備，其特徵在於，當所述模具與所述封裝件接合時，所述模具的底面壓緊所述應力吸收層。
  13. 如請求項9所述的模塑設備，其特徵在於，所述凹槽圍繞所述第一空腔的邊緣形成。
  14. 如請求項9所述的模塑設備，其特徵在於，所述封裝件進一步包括一第二接觸焊盤，且所述第一接觸焊盤位於所述電子部件與所述第二接觸焊盤之間。
  15. 如請求項14所述的模塑設備，其特徵在於，所述模具進一步包括一第二空腔，且當所述模具與所述封裝件接合時，所述第二空腔位於所述第二接觸焊盤上方。
  16. 如請求項15所述的模塑設備，其特徵在於，所述第一接觸焊盤是接地焊盤，且所述第二接觸焊盤是板對板焊盤。
TW112119405A 2022-06-07 2023-05-24 用於形成半導體器件的方法及設備 TW202412125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNCN2022106374934 2022-06-07
CN202210637493.4A CN117238778A (zh) 2022-06-07 2022-06-07 用于形成半导体器件的方法及设备

Publications (1)

Publication Number Publication Date
TW202412125A true TW202412125A (zh) 2024-03-16

Family

ID=88977090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119405A TW202412125A (zh) 2022-06-07 2023-05-24 用於形成半導體器件的方法及設備

Country Status (4)

Country Link
US (1) US20230395449A1 (zh)
KR (1) KR20230168592A (zh)
CN (1) CN117238778A (zh)
TW (1) TW202412125A (zh)

Also Published As

Publication number Publication date
CN117238778A (zh) 2023-12-15
KR20230168592A (ko) 2023-12-14
US20230395449A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US11309304B2 (en) Stackable electronic package and method of fabricating same
CN109196646B (zh) 图像传感器半导体封装及相关方法
KR101933408B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR101922884B1 (ko) 팬-아웃 반도체 패키지
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10410968B2 (en) Semiconductor package and method of manufacturing the same
US7170162B2 (en) Chip embedded package structure
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US9024447B2 (en) Stackable electronic package and method of making same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR102205751B1 (ko) 팬-아웃 패키지에서의 이종 안테나
US20120146216A1 (en) Semiconductor package and fabrication method thereof
JP2003500832A (ja) 高密度電子パッケージ及びその製造方法
JP2000216281A (ja) 樹脂封止型半導体装置
CN112053997A (zh) 半导体设备封装及其制造方法
US10896877B1 (en) System in package with double side mounted board
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TW202412125A (zh) 用於形成半導體器件的方法及設備
US11107700B2 (en) Semiconductor package method of fabricating semiconductor package and method of fabricating re-distribution structure
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
TWM537714U (zh) 平板式半導體封裝結構
KR102437245B1 (ko) 인쇄회로기판 및 그를 포함하는 반도체 패키지
KR20110107122A (ko) 반도체 패키지 및 이의 제조방법
KR20150130828A (ko) 트레이스를 가지는 인쇄회로기판 및 그것을 포함한 볼 그리드 어레이 패키지