TW202410140A - 形成半導體結構的方法 - Google Patents

Abstract

形成半導體結構的方法包括以下流程。設計晶圓佈局。基於晶圓佈局設計光罩圖案，其中光罩圖案包括切割道圖案與晶粒圖案，切割道圖案具有切割道對準圖案，晶粒圖案具有晶粒對準圖案。對光罩圖案的晶粒圖案與切割道圖案做光學鄰近修正。基於光學鄰近修正後的光罩圖案製造光罩。基於光罩在半導體晶圓上形成切割道與晶粒。

Description

形成半導體結構的方法

本揭露有關於形成半導體裝置的方法。

隨著科技的進步，半導體元件的尺寸能夠被縮小，然而代價是所需的微影技術必須越來越精細。這使得在半導體元件的製程過程中，越來越難以容許小幅的位移或偏差發生。舉例而言，對晶圓進行微影時，當所使用的圖形密度高且尺寸小時，景深 (depth of focus，簡稱DOF)很小導致處理窗口有限，從而無法容忍例如半導體晶圓台略為不平坦或黃光機台狀況差的情況發生。這使得微影結果偏離所設計的圖形，產生非預期的短路或對準失常，影響半導體元件的功能。

因此，如何提供一種技術方案，來改善上述問題，是業界人士所欲解決的課題之一。

本揭露的一態樣有關於一種製造半導體裝置的方法。

根據本揭露的一或多個實施方式，一種形成半導體結構的方法包括以下流程。設計晶圓佈局，其中晶圓佈局包括具有切割道對準佈局的切割道佈局與具有晶粒對準佈局的晶粒佈局。基於晶圓佈局設計光罩圖案，其中光罩圖案包括對應切割道佈局的切割道圖案與對應晶粒佈局的晶粒圖案，切割道圖案具有對應切割道對準佈局的切割道對準圖案，且晶粒佈局具有對應晶粒對準佈局的晶粒對準圖案。對光罩圖案的晶粒圖案與切割道圖案做光學鄰近修正。基於光學鄰近修正後的光罩圖案製造光罩。基於該光罩在半導體晶圓上形成對應切割道圖案的切割道與對應晶粒圖案且被切割道圍繞的複數個晶粒。

在本揭露的一或多個實施方式中，對光罩圖案的切割道圖案做光學鄰近修正包括對切割道圖案的切割道對準圖案做光學鄰近修正。對光罩圖案的切割道圖案做光學鄰近修正包括對切割道圖案的切割道對準圖案做光學鄰近修正。

在一些實施方式中，對光罩圖案的晶粒圖案做光學鄰近修正包括對晶粒圖案的晶粒對準圖案做光學鄰近修正。在半導體晶圓上形成晶粒包括在形成切割道對準標記之後形成晶粒，其中晶粒中的至少一者包括對應晶粒對準圖案的晶粒對準標記。

在一些實施方式中，形成半導體結構的方法包括以下流程。在形成切割道對準標記之後與在形成晶粒之前，對切割道對準標記進行電性量測。

在一些實施方式中，切割道對準標記包括沿第一方向延伸的第一長條導體與第二長條導體、在第一長條導體上的第一導電通孔與在第二長條導體上的第二導電通孔。形成半導體結構的方法包括以下流程。通過第一導電通孔與第二導電通孔對第一長條導體與第二長條導體進行電性量測。

在一些實施方式中，切割道對準標記包括沿垂直第一方向的第二方向延伸的第三長條導體與第四長條導體、在第三長條導體上的第三導電通孔與在第四長條導體上的第四導電通孔。形成半導體結構的方法包括以下流程。通過第三導電通孔與第四導電通孔對第三長條導體與第四導電通孔進行電性量測。

在一些實施方式中，光罩圖案的切割道對準圖案包括對應第一長條導體的第一長條圖案與對應第二長條導體的第二長條圖案。第一長條圖案與第二長條圖案沿第一方向延伸。對切割道對準圖案做光學鄰近修正進一步包括以下流程。在第一長條圖案與第二長條圖案中每一者之內形成沿第一方向延伸的遮光條。

在一些實施方式中，光罩圖案的切割道對準圖案包括對應第一長條導體的第一長條圖案與對應第二長條導體的第二長條圖案。第一長條圖案與第二長條圖案沿第一方向延伸。對切割道對準圖案做光學鄰近修正進一步包括以下流程。在第一長條圖案與第二長條圖案沿第一方向上的複數個第一邊緣上設置沿第一方向延伸的複數個第一遮光條。在第二長條圖案與第二長條圖案沿垂直第一方向的第二方向上的複數個第二邊緣上設置沿第二方向延伸的複數個第二遮光條。

在一些實施方式中，第一遮光條與第二遮光條不延伸至第一邊緣與第二邊緣的交界處。

在本揭露的一或多個實施方式中，形成半導體結構的方法進一步包括以下流程。沿切割道切割晶圓，以將晶粒彼此分離。

綜上所述，通過對切割道佈局執行光學鄰近修正，能夠增加半導體製程中晶圓遇到非預期偏移時的容許程度，避免對準失準或是非預期短路的情況發生。

應當理解，上述一般性描述與以下詳細描述都僅是示例，旨在對所要求保護的揭露內容提供進一步解釋。

下文係舉實施例配合所附圖式進行詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

另外，在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞，將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

在本文中，「第一」、「第二」等等用語僅是用於區隔具有相同技術術語的元件或操作方法，而非旨在表示順序或限制本揭露。

此外，「包含」、「包括」、「提供」等相似的用語，在本文中都是開放式的限制，意指包含但不限於。

進一步地，在本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該』可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。

請參照第1圖。第1圖根據本揭露之一實施方式繪示半導體處理設備100的示意圖。如第1圖所示，在本實施方式中，半導體處理設備100包括光源110、光源處理室120、光罩130以及晶圓台140。在第1圖中，光源110係配置用以發射光線L1至光源處理室120。隨後，光線L1在光源處理室120內部被處理，處理後作為光線L2從光源處理室120發射而出。光罩130設置於光源處理室120之後，以接收光線L2。在一些實施方式中，光罩130可以設置在支撐架上，為了簡單說明的目的在此未繪示。光線L2經過光罩130後，轉變為反映光罩130之光罩圖案的光線L3。晶圓台140設置以承載基板205。基板205例如為半導體晶圓。如此，基板205接收反映光罩130之光罩圖案的光線L3，以在基板205上形成一或多個半導體元件。

應留意到，為了簡單說明的目的，第1圖僅示例地繪示半導體處理設備100的部分元件，一些功能元件，包含但不限於光源110與光源處理室120的一或多個元件、一或多個容置用的腔室、一或多個用以支撐功能元件的支架結構、一或多個對基板205執行半導體製程的元件與一或多個對半導體製程中一或多個流程進行控制的處理系統被省略。

如此一來，半導體處理設備100能夠通過光罩130上的光罩圖案對基板205執行微影製程，以在基板205上形成一或多個半導體元件。請參照第2圖。第2圖根據本揭露之一實施方式繪示半導體結構200的示意圖。

如第2圖所示，在本實施方式中，半導體結構200包括基板205、切割道210以及複數個晶粒220。在本實施方式中，基板205為半導體晶圓。切割道210與多個晶粒220形成在基板205之上，晶粒220在彼此垂直的方向X與方向Y上等間距地排列。在一些實施方式中，每一個晶粒220上可以包括整合的積體電路以及外連的接腳，這些整合的積體電路可包括一或多個整合的線路與半導體元件，而晶粒220外連的接腳可與內部的積體電路或線路做連接。

切割道210設置以定義出各個晶粒的邊界。詳細而言，切割道210上相對晶粒220的位置幾乎沒有設置功能元件。一或多個測試用的線路可以形成在切割道210，但這些線路不影響晶粒220本身的功能。如此，後續可以沿切割道210切割出多個晶粒220，使多個晶粒220彼此分離。

為了半導體製程方便執行的目的，一或多個晶粒230不完整地形成在基板205的邊緣上。後續，在沿切割道210進行切割，使多個晶粒220彼此分離時，這些不完整的晶粒230將被捨棄。

請同時參照第2圖與第3圖。第3圖繪示第2圖的局部R1。在本實施方式中，半導體結構200進一步包括切割道對準標記211與晶粒對準標記221。第3圖示意地繪示切割道對準標記211與晶粒對準標記221所在位置。在第3圖中，晶粒對準標記221形成在晶粒220的位置，切割道對準標記211位於切割道210內。在晶粒220與切割道210形成後，切割道對準標記211將一併形成在切割道210內，且晶粒對準標記221將一併形成在晶粒220內。如此，在形成半導體結構200後，能夠對切割道對準標記211與晶粒對準標記221進行檢驗，例如對切割道對準標記211與晶粒對準標記221進行電性量測，或是通過光學量測確認切割道對準標記211與晶粒對準標記221各自的對準關係，以確認形成的晶粒220內部是否可靠，並藉此排除故障、損害的晶粒220。

如此一來，在對半導體結構200上的晶粒220進行初步檢驗後，將可以將多個晶粒220從半導體結構200中切割出來。切割出來的晶粒220可以獨立地封裝在其他的半導體基板上。

為進一步說明如何通過晶粒對準標記221如何進行檢驗，請參照第4圖。第4圖繪示一切割道對準佈局311的一示意俯視圖，切割道對準佈局311為對應切割道對準標記211的佈局。

在本實施方式中，如第4圖所示，切割道對準佈局311包括多個長條導體3121、長條導體3122、長條導體3123、長條導體3124、長條導體3125、長條導體3126、長條導體3127與長條導體3128。長條導體3121、長條導體3123、長條導體3126、長條導體3128沿方向Y延伸，長條導體3122、長條導體3124、長條導體3125、長條導體3127沿方向X延伸。

在第4圖中，長條導體3121、長條導體3124、長條導體3125與長條導體3128可以具有類似的寬度。長條導體3122、長條導體3123、長條導體3126與長條導體3127可以具有類似的寬度。詳細而言，長條導體3121在方向X的寬度小於長條導體3122在方向Y上的寬度。長條導體3124在方向Y的寬度小於長條導體3123在方向X上的寬度。長條導體3125在方向Y的寬度小於長條導體3126在方向Y上的寬度。長條導體3128在方向X的寬度小於長條導體3127在方向Y上的寬度。

進一步地，在本實施方式中，切割道對準佈局311包括多個導電通孔3161、導電通孔3162、導電通孔3163與導電通孔3164。多個導電通孔3161形成在長條導體3121上。多個導電通孔3162形成在長條導體3124上。多個導電通孔3163形成在長條導體3125上。多個導電通孔3164形成在長條導體3128上。

通過切割道對準佈局311的設計，一旦尺寸小的長條導體(例如長條導體3121、長條導體3124、長條導體3125與長條導體3128)發生非預期的倒線或錯位，將能夠通過導電通孔(例如導電通孔3161、導電通孔3162、導電通孔3163與導電通孔3164)佈局進行電性量測，例如，量測相鄰的不同長條導體3121是否導通。若導通，則發生非預期的倒線或錯位，反映形成的半導體結構200可能存在缺陷。

相似地，第3圖中的晶粒對準標記221也可以對應到類似切割道對準佈局311的佈局，並以類似的方式進行檢驗。

請同時參照第4圖與第5A圖。第5A圖繪示第4圖的局部R2，示意地繪示多個長條導體3125與形成在長條導體3125之上的多個導電通孔3163的局部R2。在第5A圖繪示之切割道對準佈局311的局部R2中，長條導體3125在方向Y上具有寬度W1，長條導體3125在方向Y上彼此以寬度W3等間距排列，且設置於長條導體3125上的導電通孔3163在方向Y上具有寬度W2。

請同時參照第4圖與第5A圖。第5B圖繪示第4圖的局部R3，示意地繪示多個長條導體3128與形成在長條導體3128之上的多個導電通孔3164的局部R3。在第5B圖繪示之切割道對準佈局311的局部R3中，長條導體3128在方向X上具有寬度W4，長條導體3125在方向X上彼此以寬度W6等間距排列，且設置於長條導體3128上的導電通孔3164在方向Y上具有寬度W5。

在一些實施方式中，舉例而不以此為限，寬度W1為350奈米(nm)，寬度W2為250奈米，寬度W3為150奈米，寬度W4為350奈米，寬度W5為250奈米，寬度W6為150奈米。

基於第4圖至第5B圖繪示的切割道對準佈局311，能夠設計出對應切割道對準佈局311的光罩圖案。請參照第6A圖與第6B圖。第6A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案。第6B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案。其中，為了方便說明的目的，第6A圖與第6B圖僅繪示用以形成切割道對準佈局311之長條導體3121~3128的光罩圖案。

舉例而言，在第6A圖中，光罩圖案中的切割道對準圖案包括對應長條導體3125的多個長條圖案4125。長條圖案4125在方向Y上具有寬度W7，且多個長條圖案4125在方向Y上以寬度W8等間距排列。

相似地，在第6B圖中，光罩圖案中的切割道對準圖案包括對應長條導體3128的多個長條圖案4128。長條圖案4128在方向X上具有寬度W9，且多個長條圖案4128在方向X上以寬度W10等間距排列。

在一些實施方式中，舉例而不以此為限，寬度W7為350奈米，寬度W8為150奈米，寬度W9為350奈米，寬度W10為150奈米。

基於第6A圖與第6B圖的光罩圖案，將可以設計實質用以微影的光罩。請參照第7A圖與第7B圖。第7A圖根據本揭露之一實施方式繪示對應第6A圖的局部光罩512。第7B圖根據本揭露之一實施方式繪示對應第6B圖的局部光罩512。

在第7A圖與第7B圖中，分別產生了對應第6A圖之光罩的長條圖案4125與第6B圖之光罩的長條圖案4128的局部光罩512。詳細而言，在第7A圖繪示的光罩512的局部中，對應多個長條圖案4125的開口O1沿方向X形成在光罩512上，且在第7B圖繪示的光罩512的局部中，對應多個長條圖案4128的開口O2沿方向Y形成在光罩512上。

請回到第1圖。如此一來，通過設置光罩512在半導體處理設備100中，即將光罩512設置作為半導體處理設備100中的光罩130，即能夠對基板205執行微影製程，形成對應切割道對準佈局311的切割道對準標記211。

請參照第8A圖與第8B圖。第8A圖根據本揭露之一實施方式繪示切割道對準標記211之長條導體的示意俯視圖，其中第8A圖為示例的光學俯視圖。第8B圖則繪示第8A圖的局部示意剖面圖。

在第8A圖繪示的實施例中，由於第7A圖、第7B圖光罩512設計的景深 (depth of focus，簡稱DOF，為關係到微影製程之解析度的參數)有限，使得形成的切割道對準標記211的多個長條導體發生倒線而產生非預期連接。

詳細而言，在第8A圖繪示的實施例中，長條導體2121對應第4圖中切割道對準佈局311的長條導體3121，長條導體2122對應第4圖中切割道對準佈局311的長條導體3122，長條導體2123對應第4圖中切割道對準佈局311的長條導體3123，長條導體2124對應第4圖中切割道對準佈局311的長條導體3124，長條導體2125對應第4圖中切割道對準佈局311的長條導體3125，長條導體2126對應第4圖中切割道對準佈局311的長條導體3126，長條導體2127對應第4圖中切割道對準佈局311的長條導體3127，以及長條導體2128對應第4圖中切割道對準佈局311的長條導體3128。

第8A圖為示例的光學俯視圖。在第8A圖通過光學拍攝形成的長條導體2121~2128，由於長條導體2121、長條導體2124、長條導體2125、長條導體2128之間間隔的寬度較窄，且第7A圖、第7B圖光罩512設計的DOF有限，長條導體2121、長條導體2124、長條導體2125、長條導體2128在第8A圖上是模糊而無法分辨的。

同時參照第8A圖與第8B圖。在第8B圖繪示的局部示意剖面圖中，多個對應到設計之長條導體2128的長條導體206、長條導體207、長條導體208、長條導體209形成在基板205上。長條導體206、長條導體207、長條導體208、長條導體209在方向X上的寬度並不相同。在一些實施方式中，長條導體206、長條導體207、長條導體208、長條導體209在方向X上彼此間隔也並不相同。這反映由於DOF有限所產生的倒線現象。

舉例而言，由於DOF有限，當半導體處理設備100因非預期事故導致承載的基板205位置上晃動/偏移，導致其中一個長條導體207在方向X上具有較大寬度，則緊鄰長條導體207的長條導體206與長條導體208亦受影響而在方向X上僅具有較少的寬度。

應留意到，在第8B圖的剖面上應僅具有二至三條的長條導體，但長條導體207在方向X上佔據較大寬度，導致在第8B圖上出現四個長條導體206、長條導體207、長條導體208、長條導體209。

接續第8A圖與第8B圖，第9圖根據本揭露之一實施方式繪示形成的切割道對準標記211的局部示意剖面圖。第9圖接續第8B圖的剖面，進一步形成對應切割道對準佈局311中之導電通孔3164的通孔216。通孔216以不同於光罩512的另一光罩形成。氧化層213與下伏層214進一步形成在基板205之上。光阻層215進一步形成在下伏層214的頂面上。通過光罩對光阻層215進行圖案化，形成開口215O。通過光阻層215的開口215O，能夠形成通孔216，通孔216沿方向Z延伸至基板205的頂面。基板205、長條導體206~209、氧化層213、下伏層214與通孔216可以被認為是形成的切割道對準標記211。

如第9圖所示，由於長條導體207在方向X上佔據較大寬度，其中第9圖左邊的通孔216連接到長條導體207，而第9圖右邊的通孔216卻未連接到緊鄰長條導體207的長條導體208。

如此一來，通過通孔216對切割道對準標記211進行量測，即能夠獲得通孔216與長條導體206~209出現缺陷。再通過光學量測對第9圖的切割道對準標記211剖面進行檢驗，即能夠通過切割道對準標記211確認半導體結構200的對準出現問題。

此外，請回到第2圖與第3圖。在本揭露的一或多個實施方式中，晶粒220中的晶粒對準標記221，亦能夠通過設計晶粒對準佈局後(例如如第4圖至第5B圖所示切割道對準佈局311的設計方式)，設計晶粒對準光罩圖案(如第6A圖至第6B圖所示切割道對準圖案的設計)，根據設計的晶粒對準光罩圖案製造對應的另一光罩(如第7A圖至第7B圖所示的光罩512的設計方式)，從而通過光罩形成晶粒對準標記221。晶粒對準標記221可以具有類似於切割道對準標記211的結構，以通過導電通孔確認相應的對準特性。

為改善因DOF有限所導致的對準倒線問題，請參照第10A圖與第10B圖。第10A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案。第10B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案。應留意到，為了清楚說明的目的，相似的元件使用相同的標號。

相比於第6A圖的光罩圖案，在第10A圖中，每一個長條圖案4125進一步設置沿方向X延伸的遮光條S1與遮光條S2。遮光條S1與遮光條S2在方向Y上具有相同的寬度W11。第10A圖可以認為是對第6A圖的光阻圖案做光學鄰近修正，對每一個長條圖案4125都額外設置沿方向X延伸的遮光條S1與遮光條S2，以沿方向X遮擋光線。

在本實施方式中，遮光條S1與遮光條S2在方向X上的長度小於長條圖案4125在方向X上的長度，使得遮光條S1與遮光條S2不會接觸長條圖案4125的任一邊緣。

相似地，相比於第6B圖的光罩圖案，在第10B圖中，每一個長條圖案4128進一步設置沿方向Y延伸的遮光條S3與遮光條S4。遮光條S3與遮光條S4在方向Y上具有相同的寬度W12。第10B圖可以認為是對第6B圖的光阻圖案做光學鄰近修正，對每一個長條圖案4128都額外設置沿方向Y延伸的遮光條S3與遮光條S4，以沿方向Y遮擋光線。

此外，在本實施方式中，遮光條S3與遮光條S4在方向Y上的長度小於長條圖案4128在方向Y上的長度，這使得遮光條S3與遮光條S4不會接觸長條圖案4128的任一邊緣。

在本揭露的一或多個實施方式中，舉例但不以此為限，寬度W11在3奈米至45奈米的範圍內，寬度W12在3奈米至45奈米的範圍內。

接續第10A圖與第10B圖，請參照第11A圖與第11B圖。第11A圖根據本揭露之一實施方式繪示對應第10A圖的局部光罩。第11B圖根據本揭露之一實施方式繪示對應第10B圖的局部光罩。

延續第10A圖在長條圖案4125上設置遮光條S1與遮光條S2，第11A圖的局部光罩依據第10A圖的光罩圖案形成。相比於第7A圖的局部光罩，第11A圖的局部光罩進一步在光罩512對應長條圖案4125的開口O1中設置沿方向X延伸的遮光條C1與遮光條C2。遮光條C1與遮光條C2分別對應第10A圖的遮光條S1與遮光條S2。

在第11A圖繪示的實施例中，每一個開口O1包括沿方向X延伸的相對邊緣E1、邊緣E3以及沿方向Y延伸的邊緣E2，而遮光條C1與遮光條C2不接觸邊緣E1、邊緣E2與邊緣E3中的任何一者。

另一方面，第11B圖的局部光罩係根據第10B圖中經光學鄰近修正的光罩圖案所形成。相比於第7B圖的局部光罩，第11B圖的局部光罩進一步在光罩512對應長條圖案4128的開口O2中設置沿方向Y延伸的遮光條C3與遮光條C4。遮光條C3與遮光條C4分別對應第10B圖的遮光條S3與遮光條S4。

在第11B圖繪示的實施例中，每一個開口O2包括沿方向Y延伸的相對邊緣E4、邊緣E6以及沿方向X延伸的邊緣E5，而遮光條C3與遮光條C4不接觸邊緣E4、邊緣E5與邊緣E6中的任何一者。

第11A圖係示意地繪示沿方向X的遮光條C1、C2設置。而在本實施方式中，不僅對第4圖之切割道對準佈局311中長條導體3125對應的局部光罩設置遮光條C1、遮光條C2，也對第4圖之切割道對準佈局311中長條導體3124對應的局部光罩設置遮光條C1、遮光條C2。進一步地，第11B圖係示意地繪示沿方向Y的遮光條C3、遮光條C4設置。而在本實施方式中，不僅對第4圖之切割道對準佈局311中長條導體3128對應的局部光罩設置遮光條C3、遮光條C4，也對第4圖之切割道對準佈局311中長條導體3121對應的局部光罩設置遮光條C3、遮光條C4。

如此一來，實現對第4圖之切割道對準佈局311所對應的光罩進行全局的光學鄰近修正。這有利於通過第11A圖與第11B圖的光罩512與遮光條C1~C4實現切割道對準佈局311的精確性。如此，能夠增加整體半導體結構200的DOF，提升對基板205對非預期偏移影響微影結果的容忍性。

第12A圖根據本揭露之一實施方式繪示切割道對準標記211之長條導體的示意俯視圖。第12A圖可以認為是切割道對準標記211之長條導體的光學俯視示意圖。第12A圖中的長條標記2121~2128係通過第11A圖與第11B圖的光罩微影所形成。

在第12A圖繪示的光學俯視示意圖中，長條標記2121~2128係通過經光學鄰近修正的光罩512與遮光條C1~C4所微影形成，且長條標記2121~2128符合第4圖之切割道對準佈局311的設計，長條標記2121~2128的相鄰者之間沒有非預期的重疊。

請進一步參照第12B圖。第12B圖繪示第12A圖的局部示意剖面圖。

在第12B圖中，在基板205形成的多個長條導體212(對應第12A圖中的多個長條導體2128)在方向X上能夠具有相似的寬度，且彼此之間以相同的間距間隔。在本揭露的一些實施方式中，每一長條導體212在方向X上具有300奈米至400奈米之間的寬度。在一些實施方式中，長條導體212在基板205的頂面與基板205的內部沿方向X上可以具有不同的寬度，且長條導體212沿方向X上的寬度在300奈米至400奈米範圍之間。舉例而言，沿方向X上，長條導體212在基板205的頂面具有381奈米的寬度，之後往基板205內部內縮地縮減，使得長條導體212的底部具有345奈米的寬度。

在一些實施方式中，長條導體212沿方向X上彼此間隔在100奈米至200奈米之間的間距。在一些實施方式中，每一長條導體212在方向X上例如具有345奈米至之間的寬度，且彼此間隔在121奈米至155奈米之間的間距。

如此一來，延續第12B圖，請參照第13圖。第13圖根據本揭露之一實施方式繪示切割道對準標記211的局部示意剖面圖。類似於第9圖，在第13B圖中，進一步形成對應切割道對準佈局311中之導電通孔3164的通孔216。通孔216以不同於光罩512的另一光罩形成。氧化層213與下伏層214進一步形成在基板205之上。光阻層215進一步形成在下伏層214的頂面上。通過光罩對光阻層215進行圖案化，形成開口215O。通過光阻層215的開口215O，能夠形成通孔216，通孔216沿方向Z延伸至基板205的頂面。基板205、多個長條導體212、氧化層213、下伏層214與通孔216可以被認為是形成的切割道對準標記211。

在第13圖中，每一個導電通孔216都能夠連接到相應的一個長條導體212，如第4圖的切割道對準佈局311所設計的。如此，通過電性量測與光學拍攝，皆能夠檢驗長條導體212符合切割道對準佈局311的設計，進而確保形成的切割道210也是精確的符合所設計的切割道佈局而形成的。

在一些實施方式中，切割道對準標記211可以通過對應切割道對準佈局311之導電通孔3161~3164的通孔216執行電性量測，以實現對長條導體2121、長條導體2124、長條導體2125、長條導體2128的對準量測。

回到第2圖。隨著切割道對準標記211的形成，切割道210也一併微影在基板205之上。隨後，晶粒220與晶粒對準標記221也通過相應的一或多層光罩形成在基板205之上，形成半導體結構200。

綜合以上，對切割道對準佈局311所對應的光罩執行光學鄰近修正，實質上對應對微影切割道210之切割道光罩圖案執行光學鄰近修正。相似地，在本實施方式中，能夠對晶粒220與晶粒對準標記221所對應的光罩進行光學鄰近修正。如此一來，針對切割道210與晶粒220所對應的兩部不同光罩的光罩圖案分別執行光學鄰近修正，能夠提升整體半導體結構200的DOF。

在本揭露的一或多個實施方式中，通過對形成晶粒220與切割道210之光罩的光罩圖案進行光學鄰近修正，能夠顯著的增加形成半導體結構200的DOF的範圍。在一些實施方式中，若僅對形成晶粒220之光罩的光罩圖案進行光學鄰近修正，則形成半導體結構200的DOF約為-0.04微米至-0.1微米的範圍。在一些實施方式中，若同時對形成晶粒220與切割道210之光罩的光罩圖案進行光學鄰近修正，則形成半導體結構200的DOF約為-0.02微米至-0.14微米的範圍，明顯提升了容忍基板205非預期偏移的能力。

應留意到，第11A圖至第11B圖係示意地繪示其中一種對光罩圖案的光學鄰近修正方式。請參照第14A圖與第14B圖，以說明光學鄰近修正的另一實施例。第14A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案。第14B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案。

相比於第6A圖的光罩圖案，在第14A圖中，每一個長條圖案4125進一步設置沿方向X延伸的遮光條S5、遮光條S7以及沿方向Y延伸的遮光條S6。第14A圖同樣可以認為是對第6A圖的光阻圖案做光學鄰近修正，對每一個長條圖案4125都額外設置沿方向X延伸的遮光條S5與遮光條S7以沿方向X遮擋光線，並額外設置沿方向Y延伸的遮光條S6以沿方向Y遮擋光線。如第14A圖所示，遮光條S5、S6與S7是沿長條圖案4125的邊緣設置，但遮光條S5、S6與S7不延伸至長條圖案4125之邊緣交界處。

換言之，遮光條S5與遮光條S7在方向X上的長度小於長條圖案4125在方向X上的長度，且遮光條S6在方向Y上的長度小於長條圖案4125在方向Y上的長度，使得遮光條S5、遮光條S6與遮光條S7不會接觸長條圖案4125的任一邊緣的交界處。

相似地，相比於第6B圖的光罩圖案，在第14B圖中，每一個長條圖案4128進一步設置沿方向Y延伸的遮光條S8、遮光條S10以及沿方向Y延伸的遮光條S9。第14B圖同樣可以認為是對第6B圖的光阻圖案做光學鄰近修正，對每一個長條圖案4128都額外設置沿方向Y延伸的遮光條S8與遮光條S10以沿方向X遮擋光線，並額外設置沿方向X延伸的遮光條S9以沿方向X遮擋光線。如第14B圖所示，遮光條S8、S9與S10是沿長條圖案4128的邊緣設置，但遮光條S8、S9與S10不延伸至長條圖案4128之邊緣交界處。

換言之，遮光條S8與遮光條S10在方向Y上的長度小於長條圖案4128在方向Y上的長度，且遮光條S9在方向X上的長度小於長條圖案4128在方向X上的長度，使得遮光條S8、遮光條S9與遮光條S10不會接觸長條圖案4128的任一邊緣的交界處。

接續第14A圖與第14B圖，請參照第15A圖與第15B圖。第15A圖根據本揭露之一實施方式繪示對應第14A圖的局部光罩。第15B圖根據本揭露之一實施方式繪示對應第14B圖的局部光罩。

延續第14A圖在長條圖案4125上設置遮光條S5~S7，第15A圖的局部光罩依據第14A圖的光罩圖案形成。相比於第7A圖的局部光罩，第15A圖的局部光罩進一步在光罩512對應長條圖案4125的開口O1中設置沿方向X延伸的遮光條C5、C6與C7。在第15A圖繪示的實施例中，每一個開口O1包括沿方向X延伸的相對邊緣E1、邊緣E3以及沿方向Y延伸的邊緣E2，遮光條C5、C7分別沿邊緣E1、E3設置，遮光條C6沿邊緣E2設置，但遮光條C5~C7任一者都不接觸邊緣E1、邊緣E2與邊緣E3中任兩者的交界處。遮光條C5、C6與C7分別對應第14A圖的遮光條S5、S6與S7。

另一方面，第15B圖的局部光罩係根據第14B圖中經光學鄰近修正的光罩圖案所形成。相比於第7B圖的局部光罩，在第15B圖繪示的實施例中，每一個開口O2包括沿方向Y延伸的相對邊緣E4、邊緣E6以及沿方向X延伸的邊緣E5，遮光條C8、遮光條C10分別沿邊緣E4、E6設置，遮光條C9沿邊緣E5設置，但遮光條C8~C10任一者都不接觸邊緣E4、邊緣E5與邊緣E6中任兩者的交界處。遮光條C8、C9與C10分別對應第14B圖的遮光條S8、S9與S10。

如此一來，能夠實現對第4圖之切割道對準佈局311所對應的光罩進行全局的光學鄰近修正。這有利於通過第14A圖與第14B圖的光罩512與遮光條C5~C10實現切割道對準佈局311的精確性，依照第4圖之切割道對準佈局311形成類似於第12A圖精確的長條導體設置，從而實現類似第13圖切割道對準標記211的精確對位。

總結本揭露的一或多個形成半導體裝置的方法，請參照第16圖。第16圖根據本揭露之一實施方式繪示形成半導體裝置的方法600的流程圖。方法600包括流程601至流程606，並可以通過半導體處理設備100實現。

在流程601，設計晶圓佈局。為了形成半導體結構200，設計晶圓佈局，其中晶圓佈局包括對應晶粒220的晶粒佈局以及對應切割道210的切割道佈局。

同時參照第2圖。如第2圖所示，在一些實施方式中，晶粒220具有晶粒對準標記221，且切割道210具有切割道對準標記211。多個晶粒220可以具有由不同功能元件形成的積體電路，例如晶粒220可以為集成的記憶體晶片。為了簡單說明的目的，第2圖僅繪示其中一個晶粒220及其晶粒對準標記221。

在晶圓佈局中具有切割道210之切割道對準標記211的對應切割道對準佈局311，如第4圖、第5A圖與第5B圖所示。

在一些實施方式中，流程601可以通過佈局設計的軟體來實現。舉例而言，半導體處理設備100可以具有佈局設計室(未繪示於第1圖上)。佈局設計室可包括處理器、儲存裝置、通訊介面、輸入與輸出介面，以供相關人員設計晶圓佈局。相關人員通過輸入與輸出介面執行於儲存裝置儲存的佈局設計軟體，設計晶圓佈局。在一些實施方式中，晶圓佈局能夠以GDS格式儲存。

回到第16圖。在流程602，基於設計的晶圓佈局設計光罩圖案。光罩圖案包括對應晶粒220之晶粒佈局的晶粒圖案以及對應切割道210之切割道佈局的切割道圖案，其中切割道圖案包括對應切割道對準佈局311的切割道對準圖案。如第6A圖與第6B圖所示，第6A圖與第6B圖繪示光罩圖案之切割道對準圖案中的長條圖案4125與長條圖案4128。

在一些實施方式中，半導體處理設備100可以具有光罩準備室(未繪示於第1圖上)。光罩準備室可包括處理器、儲存裝置、通訊介面、輸入與輸出介面。光罩準備室藉由通訊介面接收來自佈局設計室設計的晶圓佈局，並通過儲存裝置的內部資料庫與相關程式轉換為光罩圖案。光罩圖案的格式例如為MEBES。

在流程603，對光罩圖案中對應晶粒佈局的晶粒圖案與對應切割道佈局的切割道圖案做光學鄰近修正，其中對切割道圖案的切割道對準圖案做光學修正例如第10A圖、第10B圖所示額外設置遮光條S1~S4，或是例如第14A圖、第14B圖所示額外設置遮光條S5~S10。

在本揭露的一或多個實施方式中，實質上是對光罩圖案中對應晶粒佈局的晶粒圖案與對應切割道佈局的切割道圖案的兩組不同光罩圖案做光學鄰近修正，從而能夠提升形成之半導體結構200整體的DOF。

在一些實施方式中，可以通過半導體處理設備100的光罩準備室對光罩圖案執行光學鄰近修正，藉以使用微影術增強技術來補償影像誤差，諸如可產生自繞射、干涉、其他製程效應及類似者的影像誤差，如第10A圖至第10B圖、第14A圖至第14B圖所示。在一切實施方式中，可以通過半導體處理設備100的光罩準備室修改光罩圖案，例如修改光罩圖案的MEBES格式檔案，實現光學鄰近修正的執行。

在流程604，基於光學鄰近修正後的光罩圖案製造光罩。在一個實施例中，切割道對準圖案依據第10A圖與第10B圖所形成，對應的光罩例如第11A圖、第11B所示，具有光罩512以及額外設置的遮光條C1~C4。在另一個實施例中，切割道對準圖案依據第14A圖與第14B圖所形成，對應的光罩例如第15A圖、第15B所示，具有光罩512以及額外設置的遮光條C5~C10。

在一些實施方式中，可以通過半導體處理設備100的光罩準備室製造光罩。隨後，製造出的光罩設置為半導體處理設備100的光罩130。

在流程605，通過光罩在晶圓上形成多個晶粒220與圍繞多個晶粒220的切割道210，如第2圖所示，形成半導體結構200。

在一些實施方式中，光學微影製程包括圖案化光阻劑，諸如正光阻或負光阻。在一些實施方式中，光學微影製程包括形成光罩、抗反射結構、或其他適合的光學微影用結構。在一些實施方中，材料移除製程可包括適合的蝕刻製程。接著用導電材料（例如金屬或其他適合的導電材料）來填充開口，例如使用沉積製造或其他適合的形成製程來填充開口，例如形成導體212與通孔216。

在一些實施方式中，晶粒220具有晶粒對準標記221，切割道210具有切割道對準標記211。進一步地，形成的切割道對準標記211如第12A圖至第12B圖所示，各個長條導體2121~2128符合切割道對準佈局311的長條導體3121~3128設計彼此不重疊。在第13圖中，導電通孔216對應到切割道對準佈局311的通孔3161~3164，能夠分別連接到對應的長條導體212。在一些實施方式中，晶粒對準標記221可以具有類似切割道對準標記211的結構。

在流程606，在形成半導體結構200之後，通過晶粒對準標記221與切割道對準標記211執行對準量測。舉例而言，例如可以針對第13圖中的導電通孔216進行電性量測。

在一些實施方式中，於流程606執行對準量測確保晶粒220的良率之後，可以沿切割道210分割晶粒220。之後，可以將晶粒220封裝在其他的半導體基板上，形成封裝結構。

綜上所述，能夠改善因應微影製程尺寸縮小，半導體結構製程DOF很小，從而使得整個製程易受半導體晶圓不平坦或黃光機台狀況影響，導致切割道內導體圖形導線失焦倒線而產生通孔與導體的對準問題。針對形成的半導體結構中線寬較小的導體與一些較粗的圖形例如對準圖形，適用於高數值孔徑的黃光製程，能夠使用光學鄰近修正做修飾，在圖形內部或邊界設置遮光條，使圖形整體的DOF明顯增加，提升製程穩定性。通過本揭露的形成半導體結構的方式，通過對切割道的光罩圖案與晶粒圖案都執行光學鄰近修正，將能夠使整體的DOF明顯增加。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

對本領域技術人員來說顯而易見的是，在不脫離本公開的範圍或精神的情況下，可以對本揭露的實施例的結構進行各種修改和變化。 鑑於前述，本揭露旨在涵蓋本發明的修改和變化，只要它們落入所附的保護範圍內。

100:半導體處理設備 110:光源 120:光源處理室 130:光罩 140:晶圓台 200:半導體結構 205:基板 206~209:導體 210:切割道 211:切割道對準標記 212:導體 213:氧化層 214:下伏層 215:光阻層 215O:開口 216:通孔 220:晶粒 221:晶粒對準標記 230:晶粒 311:切割道對準佈局 3121~3128:長條導體 3161~3164:導電通孔 4125,4128 :長條圖案 512:光罩 600:方法 601~606:流程 C1~C10 :遮光條 E1,E2,E3,E4,E5,E6:邊緣 L1,L2,L3:光線 O1,O2:開口 S1~S10:遮光條 W1~W12:寬度 X,Y,Z:方向

本揭露的優點與圖式，應由接下來列舉的實施方式，並參考附圖，以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式，因此不該認為是限制了個別實施方式，或是限制了發明申請專利範圍的範圍。 第1圖根據本揭露之一實施方式繪示半導體處理設備的示意圖； 第2圖根據本揭露之一實施方式繪示半導體結構的示意圖； 第3圖繪示第2圖的局部； 第4圖繪示一切割道對準佈局的一示意俯視圖； 第5A圖繪示第4圖的局部； 第5B圖繪示第4圖的局部； 第6A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案； 第6B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案； 第7A圖根據本揭露之一實施方式繪示對應第6A圖的局部光罩； 第7B圖根據本揭露之一實施方式繪示對應第6B圖的局部光罩； 第8A圖根據本揭露之一實施方式繪示切割道對準標記之長條導體的示意俯視圖； 第8B圖繪示第8A圖的局部示意剖面圖； 第9圖根據本揭露之一實施方式繪示切割道對準標記的局部示意剖面圖； 第10A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案； 第10B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案； 第11A圖根據本揭露之一實施方式繪示對應第10A圖的局部光罩； 第11B圖根據本揭露之一實施方式繪示對應第10B圖的局部光罩； 第12A圖根據本揭露之一實施方式繪示切割道對準標記之長條導體的示意俯視圖； 第12B圖繪示第12A圖的局部示意剖面圖； 第13圖根據本揭露之一實施方式繪示切割道對準標記的局部示意剖面圖； 第14A圖根據本揭露之一實施方式繪示對應第5A圖的局部光罩圖案； 第14B圖根據本揭露之一實施方式繪示第5B圖對應的局部光罩圖案； 第15A圖根據本揭露之一實施方式繪示對應第14A圖的局部光罩； 第15B圖根據本揭露之一實施方式繪示對應第14B圖的局部光罩；以及 第16圖根據本揭露之一實施方式繪示形成半導體裝置的方法的流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

600:方法

601~606:流程

Claims (10)

1. 一種形成半導體結構的方法，包括： 設計一晶圓佈局，其中該晶圓佈局包括具有一切割道對準佈局的一切割道佈局與具有一晶粒對準佈局的一晶粒佈局； 基於該晶圓佈局設計一光罩圖案，其中該光罩圖案包括對應該切割道佈局的一切割道圖案與對應該晶粒佈局的一晶粒圖案，該切割道圖案具有對應該切割道對準佈局的一切割道對準圖案，且該晶粒圖案具有對應該晶粒對準佈局的一晶粒對準圖案； 對該光罩圖案的該晶粒圖案與該切割道圖案做光學鄰近修正； 基於光學鄰近修正後的該光罩圖案製造一光罩；以及 基於該光罩在一半導體晶圓上形成對應該切割道圖案的一切割道與對應該晶粒圖案且被該切割道圍繞的複數個晶粒。
2. 如請求項1所述之方法，其中： 對該光罩圖案的該切割道圖案做光學鄰近修正包括對該切割道圖案的該切割道對準圖案做光學鄰近修正；以及 在該半導體晶圓上形成該切割道包括在該切割道中形成對應該切割道對準圖案的一切割道對準標記。
3. 如請求項2所述之方法，其中： 對該光罩圖案的該晶粒圖案做光學鄰近修正包括對該晶粒圖案的該晶粒對準圖案做光學鄰近修正；以及 在該半導體晶圓上形成該些晶粒包括在形成該切割道對準標記之後形成該些晶粒，其中該些晶粒中的至少一者包括對應該晶粒對準圖案的一晶粒對準標記。
4. 如請求項2所述之方法，進一步包括： 在形成該切割道對準標記之後與在形成該些晶粒之前，對該切割道對準標記進行電性量測。
5. 如請求項2所述之方法，其中該切割道對準標記包括沿一第一方向延伸的一第一長條導體與一第二長條導體、在該第一長條導體上的一第一導電通孔與在該第二長條導體上的一第二導電通孔，該方法進一步包括： 通過該第一導電通孔與該第二導電通孔對該第一長條導體與該第二長條導體進行電性量測。
6. 如請求項5所述之方法，其中該切割道對準標記包括沿垂直該第一方向的一第二方向延伸的一第三長條導體與一第四長條導體、在該第三長條導體上的一第三導電通孔與在該第四長條導體上的一第四導電通孔，該方法進一步包括： 通過該第三導電通孔與該第四導電通孔對第三長條導體與該第四導電通孔進行電性量測。
7. 如請求項5所述之方法，其中該光罩圖案的該切割道對準圖案包括對應該第一長條導體的一第一長條圖案與對應該第二長條導體的一第二長條圖案，該第一長條圖案與該第二長條圖案沿該第一方向延伸，對該切割道對準圖案做光學鄰近修正進一步包括： 在該第一長條圖案與該第二長條圖案中每一者之內形成沿該第一方向延伸的一遮光條。
8. 如請求項5所述之方法，其中該光罩圖案的該切割道對準圖案包括對應該第一長條導體的一第一長條圖案與對應該第二長條導體的一第二長條圖案，該第一長條圖案與該第二長條圖案沿該第一方向延伸，對該切割道對準圖案做光學鄰近修正進一步包括： 在該第一長條圖案與該第二長條圖案沿該第一方向上的複數個第一邊緣上設置沿該第一方向延伸的複數個第一遮光條；以及 在該第二長條圖案與該第二長條圖案沿垂直該第一方向的一第二方向上的複數個第二邊緣上設置沿該第二方向延伸的複數個第二遮光條。
9. 如請求項8所述之方法，其中該些第一遮光條與該些第二遮光條不延伸至該些第一邊緣與該些第二邊緣的複數個交界處。
10. 如請求項1所述之方法，進一步包括： 沿該切割道切割該晶圓，以將該些晶粒彼此分離。

Images